JPH09153521A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09153521A JPH09153521A JP7312123A JP31212395A JPH09153521A JP H09153521 A JPH09153521 A JP H09153521A JP 7312123 A JP7312123 A JP 7312123A JP 31212395 A JP31212395 A JP 31212395A JP H09153521 A JPH09153521 A JP H09153521A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- distance
- center
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体素子が回路基板にフリップチップ実装
され、信頼性の高い半導体装置を提供する。 【解決手段】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との間隙及び半導体素子の周囲に樹脂が配置
された半導体装置である。前記バンプ電極は、最外周の
バンプ電極の中心から素子端面までの距離（Ｘ）が下記
式１で表わされる関係を満たすように配置される。 （上記式（１）中、Ｄはバンプ電極の直径、Ｌは半導体
素子の中心から端面までの距離、Ａは下記式（２）で表
わされる変数である。） （上記式（２）中、Ｇは封止樹脂の剪断弾性率であり、
ｈR 、ｈ1 及びｈ2 は夫々封止樹脂、半導体素子及び回
路基板の厚さであり、Ｅ1 及びＥ2 は、夫々半導体素子
及び回路基板のヤング率である。）
され、信頼性の高い半導体装置を提供する。 【解決手段】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との間隙及び半導体素子の周囲に樹脂が配置
された半導体装置である。前記バンプ電極は、最外周の
バンプ電極の中心から素子端面までの距離（Ｘ）が下記
式１で表わされる関係を満たすように配置される。 （上記式（１）中、Ｄはバンプ電極の直径、Ｌは半導体
素子の中心から端面までの距離、Ａは下記式（２）で表
わされる変数である。） （上記式（２）中、Ｇは封止樹脂の剪断弾性率であり、
ｈR 、ｈ1 及びｈ2 は夫々封止樹脂、半導体素子及び回
路基板の厚さであり、Ｅ1 及びＥ2 は、夫々半導体素子
及び回路基板のヤング率である。）
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にバンプ電極部分の接続信頼性を高くするために、半
導体素子と回路配線基板との間隙部分に樹脂を封入した
フリップチップ構造の半導体装置に関する。
特にバンプ電極部分の接続信頼性を高くするために、半
導体素子と回路配線基板との間隙部分に樹脂を封入した
フリップチップ構造の半導体装置に関する。
【０００２】
【従来の技術】半導体チップを回路基板上に高密度に実
装する方法として、半導体チップの能動素子形成面と回
路基板とを向かい合わせて、バンプ電極を用いてこれら
を接続するフリップチップ実装方式が用いられている。
この実装方式は、多数の入出力電極を有する半導体チッ
プに対しても、実装外形を大型化せずに回路基板上に実
装可能であるという利点を有している。しかしながら、
例えば、“Microelectronic Packaging Handbook(Van N
ostrand Reinhold,1989)”に示されているように、フリ
ップチップ実装においては、半導体チップの熱膨張係数
と回路基板の熱膨脹係数との差による相対変形によっ
て、バンプ電極の接続部に大きな歪みが生じる。このた
め、熱膨脹係数が半導体チップに比べて大きく異なる基
板材料を用いた場合には、接続信頼性が低下してしま
う。特に、樹脂基板の熱膨脹係数は半導体チップの４倍
から６倍程度と大きいので、樹脂基板上にフリップチッ
プ接続を行なう際にバンプ接続部に発生する歪みは著し
く大きくなってしまう。
装する方法として、半導体チップの能動素子形成面と回
路基板とを向かい合わせて、バンプ電極を用いてこれら
を接続するフリップチップ実装方式が用いられている。
この実装方式は、多数の入出力電極を有する半導体チッ
プに対しても、実装外形を大型化せずに回路基板上に実
装可能であるという利点を有している。しかしながら、
例えば、“Microelectronic Packaging Handbook(Van N
ostrand Reinhold,1989)”に示されているように、フリ
ップチップ実装においては、半導体チップの熱膨張係数
と回路基板の熱膨脹係数との差による相対変形によっ
て、バンプ電極の接続部に大きな歪みが生じる。このた
め、熱膨脹係数が半導体チップに比べて大きく異なる基
板材料を用いた場合には、接続信頼性が低下してしま
う。特に、樹脂基板の熱膨脹係数は半導体チップの４倍
から６倍程度と大きいので、樹脂基板上にフリップチッ
プ接続を行なう際にバンプ接続部に発生する歪みは著し
く大きくなってしまう。
【０００３】この熱膨張係数の差に起因した歪みの問題
を解決するために、例えば、特開昭５９−４３５５３に
は、半導体チップ外周部のボンディングパッドより内側
にバンプを配置して、半導体チップ中心からバンプまで
の距離を小さくすることによって、バンプ接続部に生ず
る歪みを小さくし、信頼性の向上を図ることが記載され
ている。
を解決するために、例えば、特開昭５９−４３５５３に
は、半導体チップ外周部のボンディングパッドより内側
にバンプを配置して、半導体チップ中心からバンプまで
の距離を小さくすることによって、バンプ接続部に生ず
る歪みを小さくし、信頼性の向上を図ることが記載され
ている。
【０００４】しかしながら、上述の例ではバンプの歪み
は、半導体チップ中心からバンプまでの距離に比例する
ため、バンプの歪みを大幅に減少させるためには、半導
体チップのほぼ中央の領域のみにバンプを配置しなけれ
ばならない。このような配置では、フリップチップ接続
する際に半導体チップが傾きやすくなる。しかも、半導
体チップ上のバンプを配置可能な領域が、大幅に制限さ
れてしまうため、接続電極数の増加に対応しきれない。
特に、樹脂基板を用いた場合の信頼性を確保するために
は、半導体チップの中心から０．８ｍｍ以内の範囲に全
バンプを配置する必要があり、実現が困難であった。
は、半導体チップ中心からバンプまでの距離に比例する
ため、バンプの歪みを大幅に減少させるためには、半導
体チップのほぼ中央の領域のみにバンプを配置しなけれ
ばならない。このような配置では、フリップチップ接続
する際に半導体チップが傾きやすくなる。しかも、半導
体チップ上のバンプを配置可能な領域が、大幅に制限さ
れてしまうため、接続電極数の増加に対応しきれない。
特に、樹脂基板を用いた場合の信頼性を確保するために
は、半導体チップの中心から０．８ｍｍ以内の範囲に全
バンプを配置する必要があり、実現が困難であった。
【０００５】また、例えば、特開平４−２１９９４４に
は、半導体チップと樹脂基板との間隙に封止樹脂を封入
して、半導体チップと樹脂基板とを封止樹脂によって固
定することが提案されている。樹脂を配置することによ
って、半導体チップの熱膨張係数と回路基板の熱膨脹係
数との差によって生じる変形を緩和することができるも
のの、バンプ電極の接続信頼性を十分に高めることは困
難であった。
は、半導体チップと樹脂基板との間隙に封止樹脂を封入
して、半導体チップと樹脂基板とを封止樹脂によって固
定することが提案されている。樹脂を配置することによ
って、半導体チップの熱膨張係数と回路基板の熱膨脹係
数との差によって生じる変形を緩和することができるも
のの、バンプ電極の接続信頼性を十分に高めることは困
難であった。
【０００６】
【発明が解決しようとする課題】以上述べたように、バ
ンプの歪みは半導体チップ中心からバンプまでの距離に
比例するため、半導体チップ外周部のボンディングパッ
ドより内側にバンプを配置した場合には、バンプの歪み
を大幅に減少させて、十分な信頼性を得ることが困難で
あった。また、半導体チップと回路基板との間隙を樹脂
で封止することによって熱膨張係数の差を緩和しても、
バンプ接続部の信頼性は、十分に高められていないのが
現状である。
ンプの歪みは半導体チップ中心からバンプまでの距離に
比例するため、半導体チップ外周部のボンディングパッ
ドより内側にバンプを配置した場合には、バンプの歪み
を大幅に減少させて、十分な信頼性を得ることが困難で
あった。また、半導体チップと回路基板との間隙を樹脂
で封止することによって熱膨張係数の差を緩和しても、
バンプ接続部の信頼性は、十分に高められていないのが
現状である。
【０００７】そこで、本発明は、半導体チップがフリッ
プチップ実装され、半導体チップと回路基板との間隙に
樹脂が配置された構造において、バンプ接続部分の信頼
性を向上させた半導体装置を提供することを目的とす
る。
プチップ実装され、半導体チップと回路基板との間隙に
樹脂が配置された構造において、バンプ接続部分の信頼
性を向上させた半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との間隙および半導体素子の周囲に樹脂が配
置された半導体装置であって、前記バンプ電極は、最外
周のバンプ電極の中心から半導体素子端面までの距離
（Ｘ）が下記式（１）で表わされる関係を満たすように
配置されていることを特徴とする半導体装置を提供す
る。
に、本発明は、回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との間隙および半導体素子の周囲に樹脂が配
置された半導体装置であって、前記バンプ電極は、最外
周のバンプ電極の中心から半導体素子端面までの距離
（Ｘ）が下記式（１）で表わされる関係を満たすように
配置されていることを特徴とする半導体装置を提供す
る。
【０００９】
【数３】 （上記式（１）中、Ｄはバンプ電極の直径であり、Ｌは
半導体素子中心から半導体素子端面までの距離であり、
Ａは下記式（２）で表わされる変数である。）
半導体素子中心から半導体素子端面までの距離であり、
Ａは下記式（２）で表わされる変数である。）
【００１０】
【数４】 （上記式（２）中、Ｇは封止樹脂の剪断弾性率であり、
ｈR は封止樹脂の厚さであり、ｈ1 およびｈ2 は、それ
ぞれ半導体素子および回路基板の厚さであり、Ｅ1 およ
びＥ2 は、それぞれ半導体チップおよび回路基板のヤン
グ率である。） 本発明の半導体装置においては、半導体チップ、回路基
板、および封止樹脂等の条件に応じた特定の領域に、最
外周のバンプ電極を配置している。したがって、半導体
チップ端部における封止樹脂の剪断変形の集中を避け
て、バンプ電極への歪みの発生を防止することが可能と
なった。
ｈR は封止樹脂の厚さであり、ｈ1 およびｈ2 は、それ
ぞれ半導体素子および回路基板の厚さであり、Ｅ1 およ
びＥ2 は、それぞれ半導体チップおよび回路基板のヤン
グ率である。） 本発明の半導体装置においては、半導体チップ、回路基
板、および封止樹脂等の条件に応じた特定の領域に、最
外周のバンプ電極を配置している。したがって、半導体
チップ端部における封止樹脂の剪断変形の集中を避け
て、バンプ電極への歪みの発生を防止することが可能と
なった。
【００１１】
【発明の実施の態様】本発明者らは、半導体チップと回
路基板との間隙およびチップの周囲に配置された樹脂の
剪断歪み（γ）を、半導体チップの端面から最外周のバ
ンプの中心までの距離（Ｘ）の関数として、下記式
（３）で近似し得ることを見出だした。
路基板との間隙およびチップの周囲に配置された樹脂の
剪断歪み（γ）を、半導体チップの端面から最外周のバ
ンプの中心までの距離（Ｘ）の関数として、下記式
（３）で近似し得ることを見出だした。
【００１２】
【数５】
【００１３】上記式（３）中、α1 およびα2 は、それ
ぞれ半導体チップおよび回路基板の熱膨張係数であり、
ΔＴは温度差、ｈR は封止樹脂の厚さ、Ｌは半導体チッ
プ中心と端面との距離であり、Ａは、下記式（２）で表
わされる係数である。
ぞれ半導体チップおよび回路基板の熱膨張係数であり、
ΔＴは温度差、ｈR は封止樹脂の厚さ、Ｌは半導体チッ
プ中心と端面との距離であり、Ａは、下記式（２）で表
わされる係数である。
【００１４】
【数６】
【００１５】上記式（２）中、ｈ1 およびｈ2 は、それ
ぞれ半導体チップおよび回路基板の厚さであり、Ｅ1 お
よびＥ2 は、それぞれ半導体チップおよび回路基板のヤ
ング率であり、Ｇは封止樹脂の剪断弾性率である。
ぞれ半導体チップおよび回路基板の厚さであり、Ｅ1 お
よびＥ2 は、それぞれ半導体チップおよび回路基板のヤ
ング率であり、Ｇは封止樹脂の剪断弾性率である。
【００１６】すなわち、封止樹脂の剪断歪みは、半導体
チップの端部において極大値をとるが、半導体チップの
中心に近付くにしたがって急激に減少することがわか
る。本発明者らは、さらに鋭意検討を重ねた結果、半導
体チップ中心から最外周バンプ中心までの距離の変化に
対する、温度サイクルに起因した半導体チップと基板と
の剪断変位の関係を得て、図１のグラフに示した。な
お、基板は、ＦＲ−４製の基板とし、チップの寸法は、
４ｍｍ□、７ｍｍ□および１０ｍｍ□の３種類とした。
図１中、曲線ａ、ｂおよびｃは、それぞれ４ｍｍ□、７
ｍｍ□および１０ｍｍ□のチップについての曲線であ
る。
チップの端部において極大値をとるが、半導体チップの
中心に近付くにしたがって急激に減少することがわか
る。本発明者らは、さらに鋭意検討を重ねた結果、半導
体チップ中心から最外周バンプ中心までの距離の変化に
対する、温度サイクルに起因した半導体チップと基板と
の剪断変位の関係を得て、図１のグラフに示した。な
お、基板は、ＦＲ−４製の基板とし、チップの寸法は、
４ｍｍ□、７ｍｍ□および１０ｍｍ□の３種類とした。
図１中、曲線ａ、ｂおよびｃは、それぞれ４ｍｍ□、７
ｍｍ□および１０ｍｍ□のチップについての曲線であ
る。
【００１７】従来、最外周のバンプが形成されていた距
離は、半導体チップの端面から１００〜１５０μｍの距
離であり、曲線ａ、ｂおよびｃのそれぞれについて、ａ
2 、ｂ2 およびｃ2 に相当する。この場合、基板と半導
体チップとの剪断変位は０．７４μｍにも及んでいる。
離は、半導体チップの端面から１００〜１５０μｍの距
離であり、曲線ａ、ｂおよびｃのそれぞれについて、ａ
2 、ｂ2 およびｃ2 に相当する。この場合、基板と半導
体チップとの剪断変位は０．７４μｍにも及んでいる。
【００１８】半導体チップと基板との剪断変位は、０．
３６μｍ以下に抑える必要があり、このときの半導体チ
ップ中心から最外周バンプ中心までの距離は、曲線ａ、
ｂおよびｃのそれぞれについて、ａ1 、ｂ1 およびｃ1
である。
３６μｍ以下に抑える必要があり、このときの半導体チ
ップ中心から最外周バンプ中心までの距離は、曲線ａ、
ｂおよびｃのそれぞれについて、ａ1 、ｂ1 およびｃ1
である。
【００１９】半導体チップの中心から端部までの距離を
Ｌとすると、チップの寸法が変化しても、チップの端面
から最外周バンプ中心までの距離（Ｌ−ａ1 ）、（Ｌ−
ｂ1）、および（Ｌ−ｃ1 ）は、いずれも同等の値であ
ることに注目される。すなわち、剪断変位を許容範囲に
抑えるための半導体チップの端部から最外周バンプまで
の距離の最小値は、チップの寸法によらず、規則性を有
していることがわかった。さらに、バンプの直径によっ
て、バンプ外端からチップ端部までの距離も変化するこ
とから、このバンプの直径Ｄを考慮に入れて前述の式
（１）を得た。
Ｌとすると、チップの寸法が変化しても、チップの端面
から最外周バンプ中心までの距離（Ｌ−ａ1 ）、（Ｌ−
ｂ1）、および（Ｌ−ｃ1 ）は、いずれも同等の値であ
ることに注目される。すなわち、剪断変位を許容範囲に
抑えるための半導体チップの端部から最外周バンプまで
の距離の最小値は、チップの寸法によらず、規則性を有
していることがわかった。さらに、バンプの直径によっ
て、バンプ外端からチップ端部までの距離も変化するこ
とから、このバンプの直径Ｄを考慮に入れて前述の式
（１）を得た。
【００２０】すなわち、（Ｌ−ａ1 ）、（Ｌ−ｂ1 ）お
よび（Ｌ−ｃ1 ）は、それぞれのチップ寸法について、
式（１）の関係を満たすＸの値である。なお、図１のグ
ラフから、半導体チップの中央部にバンプを配置するこ
とによって、半導体チップと基板との剪断変位を著しく
抑制されることがわかる。しかしながら、この場合に
は、バンプを形成可能な面積が低減されることになり、
実装後にはチップの傾きが生じるおそれがある。したが
って、半導体チップの端部と最外周バンプの中心との距
離は、最大でもチップの対角距離の１／２とすることが
好ましい。
よび（Ｌ−ｃ1 ）は、それぞれのチップ寸法について、
式（１）の関係を満たすＸの値である。なお、図１のグ
ラフから、半導体チップの中央部にバンプを配置するこ
とによって、半導体チップと基板との剪断変位を著しく
抑制されることがわかる。しかしながら、この場合に
は、バンプを形成可能な面積が低減されることになり、
実装後にはチップの傾きが生じるおそれがある。したが
って、半導体チップの端部と最外周バンプの中心との距
離は、最大でもチップの対角距離の１／２とすることが
好ましい。
【００２１】さらに、基板と半導体チップとの剪断変位
を、温度サイクルに起因するバンプの相当歪みに置き換
えて、チップの中心から最外周バンプの中心までの距離
（Ｌ）との関係を図２に示した。
を、温度サイクルに起因するバンプの相当歪みに置き換
えて、チップの中心から最外周バンプの中心までの距離
（Ｌ）との関係を図２に示した。
【００２２】図２中、曲線ｄ、ｅおよびｆは、それぞれ
図１の曲線ａ、ｂおよびｃに対応しており、４ｍｍ□、
７ｍｍ□および１０ｍｍ□の寸法の半導体チップについ
ての曲線である。
図１の曲線ａ、ｂおよびｃに対応しており、４ｍｍ□、
７ｍｍ□および１０ｍｍ□の寸法の半導体チップについ
ての曲線である。
【００２３】いずれの曲線も、半導体チップの内側で
は、バンプの歪みはチップ中心からの距離によらず一定
の値を示しているが、半導体チップの端部では歪みの集
中が起こって、半導体チップ端部からの距離が小さいほ
ど、この歪みが大きくなっている。なお、バンプの歪み
は、主にバンプの上下方向の成分と、剪断方向の成分と
から構成されるものである。歪みの上下方向の成分は、
バンプの熱膨張係数と封止樹脂の熱膨張係数との差に依
存するため、バンプが配置された位置によらず一定の値
であるが、剪断方向の成分は、前述の図１に示したよう
に、半導体チップの端部で急激に増加する。
は、バンプの歪みはチップ中心からの距離によらず一定
の値を示しているが、半導体チップの端部では歪みの集
中が起こって、半導体チップ端部からの距離が小さいほ
ど、この歪みが大きくなっている。なお、バンプの歪み
は、主にバンプの上下方向の成分と、剪断方向の成分と
から構成されるものである。歪みの上下方向の成分は、
バンプの熱膨張係数と封止樹脂の熱膨張係数との差に依
存するため、バンプが配置された位置によらず一定の値
であるが、剪断方向の成分は、前述の図１に示したよう
に、半導体チップの端部で急激に増加する。
【００２４】したがって、バンプの歪みは、剪断方向の
成分の影響を受けて、半導体チップの端部で急激に増加
している。なお、従来、最外周バンプが配置されていた
距離ａ2 、ｂ2 およびｃ2 において、バンプの相当歪み
は、いずれも約１．７２％である。
成分の影響を受けて、半導体チップの端部で急激に増加
している。なお、従来、最外周バンプが配置されていた
距離ａ2 、ｂ2 およびｃ2 において、バンプの相当歪み
は、いずれも約１．７２％である。
【００２５】これに対して、ａ1 、ｂ1 およびｃ1 の距
離に最外周バンプが配置されている場合には、いずれの
寸法のチップについてもこの歪みは１．４％に抑えられ
ている。すなわち、式（１）の関係を満たす距離に最外
周バンプを配置することによって、バンプの相当歪みが
約２０％減少することがわかった。
離に最外周バンプが配置されている場合には、いずれの
寸法のチップについてもこの歪みは１．４％に抑えられ
ている。すなわち、式（１）の関係を満たす距離に最外
周バンプを配置することによって、バンプの相当歪みが
約２０％減少することがわかった。
【００２６】さらに、基板をアルミナ基板に換えて、前
述と同様にして、半導体チップ中心から最外周バンプ中
心までの距離の変化に対する、温度サイクルに起因した
半導体チップと基板との剪断変位の関係を得た。前述と
同様に４ｍｍ□、７ｍｍ□および１０ｍｍ□の３種類の
寸法の基板について、得られた結果を図３のグラフに示
す。図３中、曲線ｇ、ｉおよびｊは、それぞれ４ｍｍ
□、７ｍｍ□および１０ｍｍ□のチップについての曲線
である。
述と同様にして、半導体チップ中心から最外周バンプ中
心までの距離の変化に対する、温度サイクルに起因した
半導体チップと基板との剪断変位の関係を得た。前述と
同様に４ｍｍ□、７ｍｍ□および１０ｍｍ□の３種類の
寸法の基板について、得られた結果を図３のグラフに示
す。図３中、曲線ｇ、ｉおよびｊは、それぞれ４ｍｍ
□、７ｍｍ□および１０ｍｍ□のチップについての曲線
である。
【００２７】従来、最外周のバンプが形成されていた距
離は、半導体チップの端面から１００〜１５０μｍの距
離であり、曲線ｇ、ｉおよびｊのそれぞれについて、ｇ
2 、ｉ2 およびｊ2 に相当する。この場合、基板と半導
体チップとの剪断変位は約０．５２μｍにも及んでい
る。
離は、半導体チップの端面から１００〜１５０μｍの距
離であり、曲線ｇ、ｉおよびｊのそれぞれについて、ｇ
2 、ｉ2 およびｊ2 に相当する。この場合、基板と半導
体チップとの剪断変位は約０．５２μｍにも及んでい
る。
【００２８】樹脂基板の場合と同様に、半導体チップと
基板との剪断変位は０．３６μｍ以下に抑える必要があ
り、このときの半導体チップ中心から最外周バンプ中心
までの距離は、曲線ｇ、ｉおよびｊのそれぞれについ
て、ｇ1 、ｉ1 およびｊ1 である。
基板との剪断変位は０．３６μｍ以下に抑える必要があ
り、このときの半導体チップ中心から最外周バンプ中心
までの距離は、曲線ｇ、ｉおよびｊのそれぞれについ
て、ｇ1 、ｉ1 およびｊ1 である。
【００２９】前述のガラスエポキシ基板の場合と同様
に、半導体チップの中心から端部までの距離をＬとする
と、（Ｌ−ｇ1 ）、（Ｌ−ｉ1 ）および（Ｌ−ｊ1 ）
は、それぞれのチップ寸法について、式（１）の関係を
満たすＸの値となる。
に、半導体チップの中心から端部までの距離をＬとする
と、（Ｌ−ｇ1 ）、（Ｌ−ｉ1 ）および（Ｌ−ｊ1 ）
は、それぞれのチップ寸法について、式（１）の関係を
満たすＸの値となる。
【００３０】さらに、基板と半導体チップとの剪断変位
を、温度サイクルに起因するバンプの相当歪みに置き換
えて、チップの中心から最外周バンプの中心までの距離
との関係を図４に示した。
を、温度サイクルに起因するバンプの相当歪みに置き換
えて、チップの中心から最外周バンプの中心までの距離
との関係を図４に示した。
【００３１】図４中、曲線ｋ、ｍおよびｎは、それぞれ
図３の曲線ｇ、ｉおよびｊに対応しており、４ｍｍ□、
７ｍｍ□および１０ｍｍ□の寸法の半導体チップについ
ての曲線である。
図３の曲線ｇ、ｉおよびｊに対応しており、４ｍｍ□、
７ｍｍ□および１０ｍｍ□の寸法の半導体チップについ
ての曲線である。
【００３２】従来、最外周バンプが配置されていた距離
ｇ2 、ｉ2 およびｊ2 において、バンプの相当歪みは、
いずれも約１．５％である。これに対して、ｇ1 、ｉ1
およびｊ1 の距離に最外周バンプが配置されている場合
には、いずれの寸法のチップについてもこの歪みは１．
４％に抑えられている。すなわち、式（１）の関係を満
たす距離に最外周バンプを配置することによって、バン
プの相当歪みが約７％減少することがわかった。
ｇ2 、ｉ2 およびｊ2 において、バンプの相当歪みは、
いずれも約１．５％である。これに対して、ｇ1 、ｉ1
およびｊ1 の距離に最外周バンプが配置されている場合
には、いずれの寸法のチップについてもこの歪みは１．
４％に抑えられている。すなわち、式（１）の関係を満
たす距離に最外周バンプを配置することによって、バン
プの相当歪みが約７％減少することがわかった。
【００３３】このように、本発明においては、最外周の
バンプの配置位置を特定の範囲に限定することによっ
て、バンプの相当歪みに及ぼす封止樹脂の剪断変位の影
響を抑制している。なお、この最外周のバンプの位置を
決定するに当たっては、半導体チップが実装される基板
のヤング率が特に大きな影響を及ぼすものであり、例え
ば、ヤング率が１８ＧＰａのガラスエポキシ基板の場合
には、半導体チップの端面から最外周バンプの中心まで
の距離は約０．５ｍｍであり、ヤング率が７１ＧＰａの
アルミナ基板の場合には約１ｍｍであることが、上述の
式および考察からわかった。
バンプの配置位置を特定の範囲に限定することによっ
て、バンプの相当歪みに及ぼす封止樹脂の剪断変位の影
響を抑制している。なお、この最外周のバンプの位置を
決定するに当たっては、半導体チップが実装される基板
のヤング率が特に大きな影響を及ぼすものであり、例え
ば、ヤング率が１８ＧＰａのガラスエポキシ基板の場合
には、半導体チップの端面から最外周バンプの中心まで
の距離は約０．５ｍｍであり、ヤング率が７１ＧＰａの
アルミナ基板の場合には約１ｍｍであることが、上述の
式および考察からわかった。
【００３４】以下、図面を参照して、本発明を詳細に説
明する。図５は、本発明の半導体装置の一例を示す断面
図である。図５に示すように、本発明の半導体装置１０
においては、半導体チップ１１は、接続電極１２上に形
成されたバンプ電極１５によって、回路基板１３の接続
電極１４に接続されている。さらに、半導体チップ１１
と回路基板１３との間隙１８および半導体チップの周囲
には、封止樹脂１７が配置されている。
明する。図５は、本発明の半導体装置の一例を示す断面
図である。図５に示すように、本発明の半導体装置１０
においては、半導体チップ１１は、接続電極１２上に形
成されたバンプ電極１５によって、回路基板１３の接続
電極１４に接続されている。さらに、半導体チップ１１
と回路基板１３との間隙１８および半導体チップの周囲
には、封止樹脂１７が配置されている。
【００３５】半導体チップ１１としては、任意の寸法お
よび厚さのものを使用することができ、この裏面に配置
される接続電極１２は、例えば、チタンと銅との積層構
造、チタンと銅と金との積層構造、またはチタンと銅と
パラジウムとの積層構造とすることができる。
よび厚さのものを使用することができ、この裏面に配置
される接続電極１２は、例えば、チタンと銅との積層構
造、チタンと銅と金との積層構造、またはチタンと銅と
パラジウムとの積層構造とすることができる。
【００３６】また、バンプ１５は、錫と鉛とを任意の組
成で含有するはんだバンプとすることができ、錫と鉛と
の比率は、回路基板の材料等によって適宜選択すること
ができる。また、バンプの直径および高さも、チップの
寸法等に応じて適宜選択することができるが、通常、バ
ンプの直径は０．１２μｍであり、その高さは、４０〜
８０μｍである。
成で含有するはんだバンプとすることができ、錫と鉛と
の比率は、回路基板の材料等によって適宜選択すること
ができる。また、バンプの直径および高さも、チップの
寸法等に応じて適宜選択することができるが、通常、バ
ンプの直径は０．１２μｍであり、その高さは、４０〜
８０μｍである。
【００３７】半導体チップ１１が実装される回路基板１
３としては、ガラスエポキシ、アラミドエポキシ、ＢＴ
レジン・ポリフェニルエーテル等からなる樹脂基板；ア
ルミナ、窒化アルミニウム、サファイア、およびムライ
ト等のセラミック基板；またはガラス基板の任意の基板
を使用することができる。この基板上に配置される接続
電極１４は、例えば、銅、または銅とニッケルと金を順
次積層した構造とすることができる。
３としては、ガラスエポキシ、アラミドエポキシ、ＢＴ
レジン・ポリフェニルエーテル等からなる樹脂基板；ア
ルミナ、窒化アルミニウム、サファイア、およびムライ
ト等のセラミック基板；またはガラス基板の任意の基板
を使用することができる。この基板上に配置される接続
電極１４は、例えば、銅、または銅とニッケルと金を順
次積層した構造とすることができる。
【００３８】半導体チップ１１と回路基板１３との間隙
およびチップの周囲に配置される封止樹脂１７は、間隙
寸法等に応じて適宜選択することができ、例えば、ビス
フェノール系エポキシ、イミダゾール硬化触媒、酸無水
物硬化剤および石英フィラーを配合した樹脂が挙げられ
る。樹脂は、配合するフィラーの直径および配合量を変
化させることによって、その粘度を調節することができ
る。
およびチップの周囲に配置される封止樹脂１７は、間隙
寸法等に応じて適宜選択することができ、例えば、ビス
フェノール系エポキシ、イミダゾール硬化触媒、酸無水
物硬化剤および石英フィラーを配合した樹脂が挙げられ
る。樹脂は、配合するフィラーの直径および配合量を変
化させることによって、その粘度を調節することができ
る。
【００３９】この樹脂を基板１３と半導体チップ１１と
の間隙に配置するに当たっては、半導体チップ１１をバ
ンプ１５を介して基板１３上に実装した後、例えば、チ
ップの端部から毛細管現象によって間隙１８内に含浸さ
せることができる。その後、例えば、１００〜１６０℃
で２〜６時間加熱することによって、硬化させることが
できる。
の間隙に配置するに当たっては、半導体チップ１１をバ
ンプ１５を介して基板１３上に実装した後、例えば、チ
ップの端部から毛細管現象によって間隙１８内に含浸さ
せることができる。その後、例えば、１００〜１６０℃
で２〜６時間加熱することによって、硬化させることが
できる。
【００４０】図５に示されているバンプ電極１５は、半
導体チップ１１の最外周に配置されたバンプであり、こ
の中心から半導体チップ１１の端面１６までの距離１９
は、前述の式（１）で表わされる関係を満たすように決
定されている。
導体チップ１１の最外周に配置されたバンプであり、こ
の中心から半導体チップ１１の端面１６までの距離１９
は、前述の式（１）で表わされる関係を満たすように決
定されている。
【００４１】例えば、ガラスエポキシ基板上に１０．２
ｍｍ×１０．１２ｍｍの寸法の半導体チップを実装する
場合には、最外周のバンプの中心からチップ端面までの
距離は、０．５ｍｍ以上とすることが好ましい。
ｍｍ×１０．１２ｍｍの寸法の半導体チップを実装する
場合には、最外周のバンプの中心からチップ端面までの
距離は、０．５ｍｍ以上とすることが好ましい。
【００４２】図６に、この場合の半導体装置の上部透視
図を示す。図６に示す例においては、バンプはアレイ状
に半導体チップの裏面に形成されており、全てのバンプ
の中心は半導体チップの端面から０．５ｍｍ以上内側の
領域に形成されている。半導体チップのバンプ形成可能
領域は、 （１０．２−０．５／２）×（１０．１２−０．５／
２）ｍｍ であり、チップ面積全体の８１％にのぼる。したがっ
て、半導体チップ上のほとんどの領域を接続電極の領域
として使用することができるので、接続電極数の増加に
容易に対応することができる。
図を示す。図６に示す例においては、バンプはアレイ状
に半導体チップの裏面に形成されており、全てのバンプ
の中心は半導体チップの端面から０．５ｍｍ以上内側の
領域に形成されている。半導体チップのバンプ形成可能
領域は、 （１０．２−０．５／２）×（１０．１２−０．５／
２）ｍｍ であり、チップ面積全体の８１％にのぼる。したがっ
て、半導体チップ上のほとんどの領域を接続電極の領域
として使用することができるので、接続電極数の増加に
容易に対応することができる。
【００４３】次に、具体例を示して、本発明をさらに詳
細に説明する。 （実施例１）半導体チップとして、１０．２ｍｍ×１
０．１２ｍｍ、厚さ０．６２５ｍｍのシリコンからなる
チップ（ヤング率１７０ＧＰａ）を用い、ガラスエポキ
シ基板（厚さ０．８ｍｍ、ヤング率１８ＧＰａ）上にバ
ンプにより実装した。なお、この半導体チップ１１に
は、１４４個のバンプが形成されており、これらのバン
プは、２５０μｍのピッチで４辺に一列ずつ配置されて
いる。
細に説明する。 （実施例１）半導体チップとして、１０．２ｍｍ×１
０．１２ｍｍ、厚さ０．６２５ｍｍのシリコンからなる
チップ（ヤング率１７０ＧＰａ）を用い、ガラスエポキ
シ基板（厚さ０．８ｍｍ、ヤング率１８ＧＰａ）上にバ
ンプにより実装した。なお、この半導体チップ１１に
は、１４４個のバンプが形成されており、これらのバン
プは、２５０μｍのピッチで４辺に一列ずつ配置されて
いる。
【００４４】はんだとしては、錫と鉛との比が６対４の
はんだを使用して、高さ８０μｍ、直径０．１２ｍｍの
はんだバンプ１５を形成した。また、半導体チップ端面
１６と最外周のバンプ１５との距離１９は、０．５６ｍ
ｍとした。
はんだを使用して、高さ８０μｍ、直径０．１２ｍｍの
はんだバンプ１５を形成した。また、半導体チップ端面
１６と最外周のバンプ１５との距離１９は、０．５６ｍ
ｍとした。
【００４５】半導体チップ１１と回路基板１３との間隙
に配置する樹脂１７としては、ビスフェノール系エポキ
シとイミダゾール硬化触媒、酸無水物硬化剤、および球
状の石英フィラー（平均粒径７μｍ、最大粒径２０μ
ｍ）を４０重量％の割合で配合したものを使用した。な
お、この樹脂は、未硬化の状態では室温で４０ポイズの
粘度を示した。
に配置する樹脂１７としては、ビスフェノール系エポキ
シとイミダゾール硬化触媒、酸無水物硬化剤、および球
状の石英フィラー（平均粒径７μｍ、最大粒径２０μ
ｍ）を４０重量％の割合で配合したものを使用した。な
お、この樹脂は、未硬化の状態では室温で４０ポイズの
粘度を示した。
【００４６】封止樹脂１７は、半導体チップ１１を半田
バンプ１５を介して回路基板１３上に実装した後、半導
体チップ１１の端部からの間隙１８に毛細管現象により
含浸させ、１２０℃で４時間加熱することによって硬化
させた。なお、硬化後の樹脂１７の剪断弾性率は５．０
ＧＰａであり、その厚さは７５μｍであった。
バンプ１５を介して回路基板１３上に実装した後、半導
体チップ１１の端部からの間隙１８に毛細管現象により
含浸させ、１２０℃で４時間加熱することによって硬化
させた。なお、硬化後の樹脂１７の剪断弾性率は５．０
ＧＰａであり、その厚さは７５μｍであった。
【００４７】本実施例の半導体装置においては、前述の
式（１）の左辺の値は０．２８であり、０．３以下とい
う条件を満たしている。さらに、最外周のバンプ中心か
ら半導体チップ端部までの距離を０．０７ｍｍにした以
外は、前述と同様の半導体チップを同様の基板上に実装
して比較例の半導体装置を得た。この半導体装置におい
ては、前述の式（１）の左辺の値は０．７４である。
式（１）の左辺の値は０．２８であり、０．３以下とい
う条件を満たしている。さらに、最外周のバンプ中心か
ら半導体チップ端部までの距離を０．０７ｍｍにした以
外は、前述と同様の半導体チップを同様の基板上に実装
して比較例の半導体装置を得た。この半導体装置におい
ては、前述の式（１）の左辺の値は０．７４である。
【００４８】次に、上述のような本発明の半導体装置と
比較例の半導体装置とを、−５５℃／１２５℃、３０分
／３０分の温度サイクル試験に供して、その信頼性を調
べた。得られた結果を下記表１に示す。
比較例の半導体装置とを、−５５℃／１２５℃、３０分
／３０分の温度サイクル試験に供して、その信頼性を調
べた。得られた結果を下記表１に示す。
【００４９】
【表１】
【００５０】表１から明らかなように、従来の構造の半
導体装置は、２５００サイクルで不良が発生し、３５０
０サイクルでは全て不良となっている。これに対して、
本発明の半導体装置は、５０００サイクルで初めて不良
が発生しており、バンプ接続部の寿命が約６０％向上し
たことがわかる。
導体装置は、２５００サイクルで不良が発生し、３５０
０サイクルでは全て不良となっている。これに対して、
本発明の半導体装置は、５０００サイクルで初めて不良
が発生しており、バンプ接続部の寿命が約６０％向上し
たことがわかる。
【００５１】すなわち、最外周のバンプを、本発明で規
定した領域に配置することによって、半導体チップの端
部に近い領域に形成されたバンプの熱歪みが大きくなる
という従来の問題が解決され、バンプの熱歪みが小さ
く、信頼性の高い半導体装置が得られた。 （実施例２）半導体チップとして、９．３ｍｍ×９．５
４ｍｍ、厚さ０．６２５ｍｍのシリコンからなるチップ
（ヤング率１７０ＧＰａ）を用い、酸化アルミニウム基
板（厚さ０．６ｍｍ、ヤング率２９０ＧＰａ）上にバン
プにより実装した。なお、この半導体チップ１１には、
３８４個のバンプが形成されており、これらのバンプ
は、２５０μｍのピッチで４辺に三列ずつ配置されてい
る。
定した領域に配置することによって、半導体チップの端
部に近い領域に形成されたバンプの熱歪みが大きくなる
という従来の問題が解決され、バンプの熱歪みが小さ
く、信頼性の高い半導体装置が得られた。 （実施例２）半導体チップとして、９．３ｍｍ×９．５
４ｍｍ、厚さ０．６２５ｍｍのシリコンからなるチップ
（ヤング率１７０ＧＰａ）を用い、酸化アルミニウム基
板（厚さ０．６ｍｍ、ヤング率２９０ＧＰａ）上にバン
プにより実装した。なお、この半導体チップ１１には、
３８４個のバンプが形成されており、これらのバンプ
は、２５０μｍのピッチで４辺に三列ずつ配置されてい
る。
【００５２】はんだとしては、錫と鉛との比が１対１９
のはんだを使用して、高さ７５μｍ、直径０．１２ｍｍ
のはんだバンプ１５を形成した。また、半導体チップ端
面１６と最外周のバンプ１５との距離１９は、１．２７
ｍｍとした。
のはんだを使用して、高さ７５μｍ、直径０．１２ｍｍ
のはんだバンプ１５を形成した。また、半導体チップ端
面１６と最外周のバンプ１５との距離１９は、１．２７
ｍｍとした。
【００５３】封止樹脂１７としては、前述の実施例１と
同様の樹脂を、前述と同様の方法にて半導体チップと基
板との間隙およびチップの周囲に配置した。本実施例の
半導体装置においては、前述の式（１）の左辺の値は
０．２７であり、０．３以下という条件を満たしてい
る。
同様の樹脂を、前述と同様の方法にて半導体チップと基
板との間隙およびチップの周囲に配置した。本実施例の
半導体装置においては、前述の式（１）の左辺の値は
０．２７であり、０．３以下という条件を満たしてい
る。
【００５４】さらに、最外周のバンプ中心から半導体チ
ップ端部までの距離を０．０７ｍｍにした以外は、前述
と同様の半導体チップを同様の基板上に実装して比較例
の半導体装置を得た。この半導体装置においては、前述
の式（１）の左辺の値は０．８８である。
ップ端部までの距離を０．０７ｍｍにした以外は、前述
と同様の半導体チップを同様の基板上に実装して比較例
の半導体装置を得た。この半導体装置においては、前述
の式（１）の左辺の値は０．８８である。
【００５５】次に、上述のような本発明の半導体装置と
比較例の半導体装置とを、−５５℃／１２５℃、３０分
／３０分の温度サイクル試験に供して、その信頼性を調
べた。得られた結果を下記表２に示す。
比較例の半導体装置とを、−５５℃／１２５℃、３０分
／３０分の温度サイクル試験に供して、その信頼性を調
べた。得られた結果を下記表２に示す。
【００５６】
【表２】
【００５７】表２から明らかなように、従来の構造の半
導体装置は、３０００サイクルで不良が発生し、４００
０サイクルでは全て不良となっている。これに対して、
本発明の半導体装置は、５０００サイクルで初めて不良
が発生しており、バンプ接続部の寿命が約６５％向上し
たことがわかる。
導体装置は、３０００サイクルで不良が発生し、４００
０サイクルでは全て不良となっている。これに対して、
本発明の半導体装置は、５０００サイクルで初めて不良
が発生しており、バンプ接続部の寿命が約６５％向上し
たことがわかる。
【００５８】すなわち、最外周のバンプを、本発明で規
定した領域に配置することによって、半導体チップの端
部に近い領域に形成されたバンプの熱歪みが大きくなる
という従来の問題が解決され、バンプの熱歪みが小さ
く、信頼性の高い半導体装置が得られた。
定した領域に配置することによって、半導体チップの端
部に近い領域に形成されたバンプの熱歪みが大きくなる
という従来の問題が解決され、バンプの熱歪みが小さ
く、信頼性の高い半導体装置が得られた。
【００５９】
【発明の効果】以上に詳述したように、本発明によれ
ば、最外周のバンプを半導体チップの特定の領域に形成
したので、バンプの剪断変形を著しく低減して、バンプ
接続部の信頼性の高い半導体装置が提供される。しか
も、基板の材質、封止樹脂の種類等に応じて、バンプの
剪断変形を抑制する最適の領域に最外周のバンプを形成
することができる。かかる半導体装置は、種々の機器に
適用することができ、その工業的価値は絶大である。
ば、最外周のバンプを半導体チップの特定の領域に形成
したので、バンプの剪断変形を著しく低減して、バンプ
接続部の信頼性の高い半導体装置が提供される。しか
も、基板の材質、封止樹脂の種類等に応じて、バンプの
剪断変形を抑制する最適の領域に最外周のバンプを形成
することができる。かかる半導体装置は、種々の機器に
適用することができ、その工業的価値は絶大である。
【図１】温度サイクルによる半導体チップと回路基板と
の剪断変位を示すグラフ図。
の剪断変位を示すグラフ図。
【図２】温度サイクルによるバンプの相対歪みを示すグ
ラフ図。
ラフ図。
【図３】温度サイクルによる半導体チップと回路基板と
の剪断変位を示すグラフ図。
の剪断変位を示すグラフ図。
【図４】温度サイクルによるバンプの相対歪みを示すグ
ラフ図。
ラフ図。
【図５】本発明の半導体装置の一例を示す断面図
【図６】本発明の半導体装置の一例を示す上面透視図。
【符号の説明】 １０…半導体装置，１１…半導体チップ，１２…接続電
極，１３…回路基板，１４…接続電極，１５…はんだバ
ンプ，１６…半導体チップ端面 １７…封止樹脂，１８…間隙 １９…半導体チップ端面と最外周バンプの中心との距
離。
極，１３…回路基板，１４…接続電極，１５…はんだバ
ンプ，１６…半導体チップ端面 １７…封止樹脂，１８…間隙 １９…半導体チップ端面と最外周バンプの中心との距
離。
フロントページの続き (72)発明者 斉藤 雅之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (2)
- 【請求項１】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との間隙および半導体素子の周囲に樹脂が配
置された半導体装置であって、 前記バンプ電極は、最外周のバンプ電極の中心から半導
体素子端面までの距離（Ｘ）が下記式（１）で表わされ
る関係を満たすように配置されていることを特徴とする
半導体装置。 【数１】 （上記式（１）中、Ｄはバンプ電極の直径であり、Ｌは
半導体素子中心から半導体素子端面までの距離であり、
Ａは下記式（２）で表わされる変数である。） 【数２】 （上記式（２）中、Ｇは封止樹脂の剪断弾性率であり、
ｈR は封止樹脂の厚さであり、ｈ1 およびｈ2 は、それ
ぞれ半導体素子および回路基板の厚さであり、Ｅ1 およ
びＥ2 は、それぞれ半導体素子および回路基板のヤング
率である。） - 【請求項２】 前記最外周のバンプの中心と、半導体素
子端面との距離が、半導体素子の対角距離の１／２以下
である請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7312123A JPH09153521A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7312123A JPH09153521A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153521A true JPH09153521A (ja) | 1997-06-10 |
Family
ID=18025533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7312123A Pending JPH09153521A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118459A (ja) * | 1997-06-16 | 1999-01-12 | Pfu Ltd | 表面実装部品のプリント配線板への実装構造 |
| US7119003B2 (en) | 2001-06-20 | 2006-10-10 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
-
1995
- 1995-11-30 JP JP7312123A patent/JPH09153521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118459A (ja) * | 1997-06-16 | 1999-01-12 | Pfu Ltd | 表面実装部品のプリント配線板への実装構造 |
| US7119003B2 (en) | 2001-06-20 | 2006-10-10 | International Business Machines Corporation | Extension of fatigue life for C4 solder ball to chip connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130111A (en) | Packaged semiconductor device and method of manufacturing the same | |
| JP3445641B2 (ja) | 半導体装置 | |
| JP3383398B2 (ja) | 半導体パッケージ | |
| JPH09306954A (ja) | 半導体装置及びその実装方法並びに実装構造体 | |
| JPH09260533A (ja) | 半導体装置及びその実装構造 | |
| US5895976A (en) | Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same | |
| US6562663B2 (en) | Microelectronic assembly with die support and method | |
| JPH04152642A (ja) | 接着用ペースト | |
| EP0504669A1 (en) | Semiconductor device comprising a substrate | |
| JPH11284097A (ja) | 半導体装置 | |
| JPH09153521A (ja) | 半導体装置 | |
| KR100215687B1 (ko) | 반도체용 패키지 | |
| JPH0639563B2 (ja) | 半導体装置の製法 | |
| JPS6340352A (ja) | 電子部品用リ−ドフレ−ム | |
| JP2004128364A (ja) | 半導体パッケージおよび半導体パッケージの実装構造体 | |
| JPH09293755A (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JPH0210757A (ja) | 印刷配線板 | |
| JPS60154643A (ja) | 半導体装置 | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JPH11340387A (ja) | 半導体装置及びその実装方法並びに電子装置 | |
| JPS6197932A (ja) | 圧着型半導体パツケ−ジ | |
| JP3031330B2 (ja) | セラミック・パッケージ | |
| JPH03196534A (ja) | 半導体装置及びその製造方法 | |
| JP2000031314A (ja) | バンプを備えたｃｓｐ及びその実装構造 | |
| JPH09139404A (ja) | 半導体装置およびその製造方法 |