JP2010283245A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010283245A JP2010283245A JP2009136773A JP2009136773A JP2010283245A JP 2010283245 A JP2010283245 A JP 2010283245A JP 2009136773 A JP2009136773 A JP 2009136773A JP 2009136773 A JP2009136773 A JP 2009136773A JP 2010283245 A JP2010283245 A JP 2010283245A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- component
- bump
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体素子(1)は、第一の電極(2)が配置されている面と同一面上で第一の電極(2)とは離れて搭載された部品(4)と、第一の電極(2)が配置されている面と同一面上で第一の電極(2)と部品(4)との間に搭載されたダミー電極(5)とを備えており、半導体素子(1)を配線基板(7)にフリップチップ接合する際の配線基板(7)に対する半導体素子(1)の傾きを補正する支持体(6)がダミー電極(5)と配線基板(7)との間に介装されている。
【選択図】図1
Description
これは、半導体素子と配線基板を接続するバンプが半導体素子の外周部に配列されておらず、半導体素子の中心付近に集中して設けられているような場合には、接合時に半導体素子が傾き、特定のバンプが必要以上に変形して信頼性が損なわれる。
本発明は、このような課題を鑑みてなされたものであり、部品が搭載された半導体素子であっても、半導体素子を配線基板にフリップチップ接合する際に、半導体素子に作用するダメージを緩和できる構造の半導体装置を提供することを目的とする。
本発明の請求項9記載の半導体装置は、請求項1または請求項2において、前記支持体は、スタッドバンプもしくはめっきバンプであることを特徴とする。
本発明の請求項11記載の半導体装置は、請求項1または請求項2において、前記バンプは、スタッドバンプもしくはめっきバンプであることを特徴とする。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置を示し、図2は比較例1の半導体装置を示している。
図2(a)は接合前の半導体素子の平面図、図2(b)は半導体素子のバンプ3が配線基板7の第一の電極としての電極2に当接した状態の側面図である。
実施の形態1では半導体素子1に実装された部品4が、前記中心P1を境に図1(a)において複数のバンプ3とは反対側に設けられていて、部品4の半導体素子1における位置は、図1(a)における紙面の上下方向に片寄っていなかったが、実施の形態2では、図3(a)(b)(c)に示すように部品4の半導体素子1における位置が片寄っている。
先ず、図3(a)(b)の比較例2を説明する。
(実施の形態3)
実施の形態1では複数のパンプ3が、半導体素子1の中心P1に対して部品4が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態3では、図4(a)(b)に示すようにバンプ3の半導体素子1における位置が均等ではなく片寄っている。
先ず、図3(a)の比較例3を説明する。
半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を保持して、例えば超音波振動を用いてフリップチップ接合する際には、半導体素子1は、前記中心P1を通る破線J1を境に図2(b)に仮想線J2で示すように半導体素子1の部品4が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子1に傾きが発生する。
実施の形態2では複数のパンプ3が、半導体素子1の中心P1に対して部品4が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態4では、図5(a)(b)に示すようにバンプ3の半導体素子1における位置が均等ではなく片寄っている。
先ず、図5(a)の比較例4を説明する。
実施の形態1では、半導体素子1のダミー電極5と配線基板7の電極8との間に、スタッドバンプもしくはめっきバンプからなる支持体6を介装して、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを補正するように構成したが、図6(a)(b)に示す実施の形態5では、配線基板7の上で、ダミー電極5の位置に対応する位置に実施の形態1の電極8よりも高い電極9を配置しておき、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを、電極9の段差によって、電極9がダミー電極5に当接して補正するように構成されている。その他は実施の形態1と同じである。
2 電極(第一の電極)
3 バンプ
4 部品
5 ダミー電極
6 支持体
7 配線基板
8,9 電極(第二の電極)
P1 半導体素子1の中心
P2 部品4の中心
P3 バンプ3が配置されている領域の中心
C1,C2 半導体素子1の角
Claims (11)
- 半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が前記ダミー電極と前記配線基板との間に介装されている
半導体装置。 - 半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
前記ダミー電極と前記配線基板に設けられた第二の電極との間に支持体が介装されている
半導体装置。 - 前記支持体は、前記部品の中心と、前記半導体素子上に前記バンプが配置されている領域の中心を結んだ線分に対して、前記部品が前記半導体素子の中心から片寄っている側の領域に配置されている
請求項2に記載の半導体装置。 - 前記半導体素子の平面形状が四辺形であり、前記部品は、前記半導体素子の中心から垂直方向にも水平方向にも片寄って配置されて前記半導体素子の一つの角に近付けて配置されている
請求項3に記載の半導体装置。 - 前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されている
請求項2に記載の半導体装置。 - 前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品と前記支持体との距離:L1、前記部品に最も近いバンプと前記支持体との距離:L2としたときに、L1=L2である
請求項2に記載の半導体装置。 - 前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品の中心と前記部品に最も近いバンプの中心を結んだ線分の上に配置されている
請求項2に記載の半導体装置。 - 前記支持体の径は、前記バンプの径よりも大きい
請求項1または請求項2に記載の半導体装置。 - 前記支持体は、スタッドバンプもしくはめっきバンプである
請求項1または請求項2に記載の半導体装置。 - 前記支持体は、前記配線基板上の前記第二の電極の段差による凸部である
請求項1に記載の半導体装置。 - 前記バンプは、スタッドバンプもしくはめっきバンプである
請求項1または請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136773A JP5250874B2 (ja) | 2009-06-08 | 2009-06-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136773A JP5250874B2 (ja) | 2009-06-08 | 2009-06-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283245A true JP2010283245A (ja) | 2010-12-16 |
JP5250874B2 JP5250874B2 (ja) | 2013-07-31 |
Family
ID=43539714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009136773A Active JP5250874B2 (ja) | 2009-06-08 | 2009-06-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5250874B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005094A (ja) * | 2015-06-10 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02129955A (ja) * | 1988-11-09 | 1990-05-18 | Shimadzu Corp | 半導体チップの実装構造 |
JPH09115910A (ja) * | 1995-10-16 | 1997-05-02 | Oki Electric Ind Co Ltd | フリップチップの接続構造 |
JPH10189653A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体素子およびこの半導体素子を有する回路モジュール |
JP2004128258A (ja) * | 2002-10-03 | 2004-04-22 | Canon Inc | 実装基板の接合部 |
JP2005203413A (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 電子部品、電子部品保持方法および実装済基板 |
-
2009
- 2009-06-08 JP JP2009136773A patent/JP5250874B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02129955A (ja) * | 1988-11-09 | 1990-05-18 | Shimadzu Corp | 半導体チップの実装構造 |
JPH09115910A (ja) * | 1995-10-16 | 1997-05-02 | Oki Electric Ind Co Ltd | フリップチップの接続構造 |
JPH10189653A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体素子およびこの半導体素子を有する回路モジュール |
JP2004128258A (ja) * | 2002-10-03 | 2004-04-22 | Canon Inc | 実装基板の接合部 |
JP2005203413A (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 電子部品、電子部品保持方法および実装済基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005094A (ja) * | 2015-06-10 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5250874B2 (ja) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI499017B (zh) | 用於懸垂晶粒之環氧基凸塊 | |
US10607964B2 (en) | Semiconductor device | |
JP5040746B2 (ja) | 電子部品及びその製造方法 | |
JPWO2007037055A1 (ja) | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP2006196874A (ja) | 半導体装置 | |
JP5104315B2 (ja) | 半導体パッケージ、電子部品、及び電子機器 | |
JP5250874B2 (ja) | 半導体装置 | |
JP2001068511A (ja) | 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 | |
JP5151878B2 (ja) | 半導体装置 | |
JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
JP2002237549A (ja) | 半導体装置 | |
JP2006294665A (ja) | 半導体装置及びその製造方法 | |
US20150069602A1 (en) | Chip-on-film device | |
JP2010098129A (ja) | 半導体装置およびその製造方法 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3168987B2 (ja) | 表面実装型半導体装置の実装構造 | |
JP2007317754A (ja) | 半導体装置 | |
JP2004273617A (ja) | 半導体装置 | |
JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
JP2005167074A (ja) | 半導体装置 | |
JP2000216198A (ja) | 半導体装置およびその製造方法 | |
JP2005268299A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5250874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |