JP4056492B2 - 回路基板の製造法 - Google Patents

Description

本発明は、両面回路基板の製造法に関し、特には、有底のビアホールによって両面導通が成される両面回路基板の製造法に関する。

従来の有底のビアホールによって両面導通が成される両面回路基板の為の製造法は図５に（１）から（５）に示す方法であって、先ず、同図（１）に示すように、絶縁ベース材３１の両面に導電性金属層３２及び３３を有する金属張積層板を用意する。

次に、同図（２）に示すように、一方の導電性金属層３３、絶縁ベース材３１に対して、他方の導電性金属層３２の絶縁ベース材３１側に接する側の面が露出するように導通用孔３４を形成する。そこで、同図（３）に示すように導通用孔３４形成時の残渣を除去する。

次に、同図（４）に示すように導電性物質３５の付与を行い電解メッキにより両面の導電性金属層３２、及び３３を導通させる為の導電性金属３６を形成する。

最後に、同図（５）に示すように、図示しないが、レジスト層形成、露光、現像、エッチング、レジスト層剥離除去の一連のフォトファブリケーション手法により回路配線パターンを形成して両面回路基板を製造していた。

上記従来手法による製造方法においては、図６に示すように、上記図５（４）に示した工程における導電性物質３５の付与処理不足によりメッキ析出不良箇所３７が発生し、両面の導電性金属層３２及び３３間の導通不良の発生原因となる。

また、図５（４）に示すように導通用孔３４の底部周縁部において、導電性金属３６の厚さが薄くなる傾向があり、導通信頼性を低下させる原因となることがある。この様な場合、両面の導電性金属層３２及び３３間の導通信頼性を確保するためには導電性金属層３６を厚く形成する必要があるが、同時に導電性金属層３６は回路形成部の導電性金属層３２及び３３も覆ってしまうため、図７に示すように、回路形成工程でエッチングして回路とする導電性金属層が厚くなってしまい、高密度の回路配線パターン形成が困難となる。

それらを改善する工法として特許文献１乃至特許文献３などに示されるような有底ビアホール内部をメッキで充填する工法がある。

しかし、従来の有底ビアホール内部をメッキで充填する工法では有底ビアホール配置の粗密により各孔単位での電流密度が孔位置により変化し、図８に示すように導通用孔３４が疎な領域３８では充填度が高くなる一方で、導通用孔３４が密な領域３９では充填度が低くなるというメッキ析出速度差の発生により、メッキ析出速度の早いものが一方の導電性金属層３３に接触した場合にはメッキ面積が急激に増大し、該一方の導電性金属層３３に導通用孔３４を充填する為の導電性金属４０がメッキ形成されることから、他の有底ビアホール内でのメッキ析出が抑制され、極端に析出速度が遅くなることを防止することが困難であった。これにより依然として導電性物質付与処理不足による両面導電性金属層間の導通不良が発生するという問題がある。

また、特許文献４で示すような有底ビアホール内部をメッキで充填した後に、メッキレジスト皮膜除去を行わない方式では、部品実装回路配線部の最終表面メッキ処理に対し、あらかじめメッキレジストを開口させると、有底ビアホール内部のメッキ充填時に回路配線への不要なメッキ析出を抑制することが困難であった。
特開２００２−１５１６２３号公報 特開２００２−２３２１３５号公報 特開２００３−２７３１７０号公報 特開平１０−２０９５９３号公報

本発明は、有底のビアホールによって両面の回路の導電路を形成する回路基板におけるメッキ析出不良によって引き起こされる導通不良を解消するために、従来手法で行われる厚メッキによる微細回路形成の困難化、および、導通用孔を導電性金属のメッキ処理にて充填する方法を採用した際に発生する、導通用孔配置が疎な領域と密な領域とでのビアホール充填メッキ皮膜のメッキ速度差に起因する導通不良を解消するものである。

上記課題を解決する為、本発明においては、絶縁ベース材の一方の面には、有底ビアホール形成後のエッチングに対し貫通しない厚みをもった第一の導電性金属層を有するとともに、絶縁ベース材の他方の面には、第一の導電性金属層よりも層厚が薄い第二の導電性金属層を有する両面型金属張積層板を用意し、第二の導電性金属層に対しレジスト皮膜を形成する工程、上記レジスト皮膜、導電性金属層、絶縁ベース材に対して、第二の導電性金属層の側から第一の導電性金属層の絶縁ベース材側に接する側の面が露出する様に導通用孔を形成する工程、上記導通用孔が開口する側から、開口を有する第二の導電性金属層に対してエッチング処理を行い、該導電性金属層に形成された上記開口を拡大する工程、
上記導通用孔の底部に位置する上記第一の導電性金属層を陰極とする電解メッキ手法にて、上記導通用孔に対して、開口を有する上記第二の導電性金属層と電気的に接続されない範囲で、導電性金属をメッキ充填する工程、上記レジスト皮膜を剥離除去した後、導通用孔開口側の面に対して導電性物質層を付与する工程、上記導電性物質層上に電解メッキにより導電性金属層を形成する工程、第二の導電性金属層と導電性物質層とメッキ形成された導電性金属層からなる開口側導電性金属層、および第一の導電性金属層に対するフォトフォブリケーション手法により回路配線パターンを形成する工程、を有する回路基板の製造法が提供される。

また、より微細な回路を形成するためには、上記導電性物質付与後に第二の導電性金属層上に回路配線パターン形成部を除いてメッキレジスト皮膜を形成する工程、電解メッキにより回路配線パターンを形成した後、上記メッキレジストを剥離除去する工程、メッキレジストを剥離した事によって露出された第二の導電性金属層を除去して回路配線パターンを電気的に分離することにより回路配線パターンを形成する工程が採用される。

ここで、開口の拡大寸法は、その全周にわたり、１μｍ以上１５μｍ以下、望ましくは２μｍがよく、導電性物質付与後に電解メッキにより導電性金属層を形成する工程にて形成される導電性金属層の厚さ、および電解メッキにより形成される回路配線パタ−ンの厚さは、１μｍ以上２０μｍ以下であり望ましくは４μｍ以上１２μｍ以下とするとよい。

本発明において、導電性物質の付与は、導電性物質の蒸着、スパッタによる薄膜によるか、ダイレクトプレーティング等の導電化処理、無電解メッキ処理の何れかを採用することが出来る。

本発明による回路基板の製造法によれば、導電性物質付与処理不足などによるメッキ析出不良による両面導電性金属層間の導電不良発生や有底ビアホール内壁、特に底部周縁のメッキ信頼性を確保するための十分な厚み確保に対しては、有底ビアホール内部を孔底から析出させるメッキにより充填することで改善する方式を採用することにより回避できる。

また有底ビアホール内壁のメッキ信頼性を確保のためのメッキが回路形成部も覆ってしまうことによる高密度の回路形成が困難性に対しては、第二の通電性金属層を薄くすること、及び導電性物質付与後にメッキの手法により形成される導電性金属層は厚みを１μｍ以上２０μｍ以下であり望ましくは４μｍ以上１２μｍ以下とすることにより、導電性金属層厚み全体を低減することが出来るため高密度の回路形成が容易となる。

さらに有底ビアホールをメッキで充填するに対し、孔配置による他の孔内でのメッキ析出が抑制されることには、有底ビアホールをメッキで充填する工程の際には、第二の導電性金属層上面にはメッキレジスト皮膜が形成されているので、第二の導電性金属層に有底ビアホール内部を充填するメッキが接した場合でも、メッキ面積には急激な変化は発生せず、孔配置による他の孔内でのメッキ析出が抑制されることは低減できる。

また、有底ビアホール内部をメッキで充填する前にエッチングにより第二の導電性金属層を１μｍ以上１５μｍ以下であり望ましくは２μｍ程度後退させることで、第二の導電性金属層に、有底ビアホール内部を充填するメッキが接すること自体をも低減でき、またメッキレジストによる遮蔽効果により、第二の導電性金属層部分へのメッキ析出も抑制することができる。

本発明の回路基板の製造法に関して、図を用いてさらに詳述する。

図１、図２は回路配線パターンをレジスト層の形成、露光、エッチング、レジスト層の剥離除去などの一連工程からなるフォトフォブリケーションによって形成を行う場合であって、
先ず、図１（１）に示すようにポリイミドフィルム等の絶縁ベース材１の一方の面には、有底ビアホール形成後のエッチングに対し貫通しない為の厚み８μｍ厚さの銅箔を第一の導電性金属層２として用い、絶縁ベース材１の他方の面には、第一の導電性金属層２よりも層厚が薄い厚さ４μｍの銅箔を第二の導電性金属層３として用いた両面型金属張積層板を用意する。

次に、同図（２）に示すように導電性金属層厚の薄い第二の導電性金属層３に対し、感光性ドライフィルム型レジストをラミネートし、全面露光してレジスト皮膜４を形成する。

次に、同図（３）に示すように上記レジスト皮膜４、第二の導電性金属層３、絶縁ベース材１に対して、第二の導電性金属層３の側から第一の導電性金属層２の絶縁ベース材１側に接する側の面が露出する様に、ＵＶ−ＹＡＧレーザーを照射して、導通用孔５を形成する。

次に、同図（４）に示すように上記導通用孔５が開口する側から第二の導電性金属層３に対して、硫酸と過酸化水素水の混合溶液によりエッチング処理を行い、該導電性金属層３に形成された上記開口を全周に渡って２μｍ拡大する。
次に、図２（１）に示すように上記導通用孔５の底部に位置する上記第一の導電性金属層２を陰極６とする電解メッキ手法にて、上記導通用孔５に対して、上記第二の導電性金属層３と電気的に接続されない範囲で、硫酸銅メッキにより導電性金属７をメッキ充填する。ここで、図中８はメッキの為の陽極を示す。

次に、同図（２）に示すように上記レジスト皮膜４を剥離除去した後、導通用孔開口側の面に対してコンダクトロン処理による導電性物質９を付与する。

次に、同図（３）に示すように上記導電性物質９付与後に、第二の導電性金属層３側に対し、硫酸銅メッキ液を用いた電解メッキ処理により導電性金属層１０を形成する。

最後に、同図（４）に示すように上記導通用孔の開口側および底側に位置する導電性金属層に対するフォトフォブリケーション手法により回路配線パターン１１を形成して回路基板を形成するというものである。

また、より微細な回路を形成するためには図３、図４に示す方法を採用することが出来る。

先ず、図３（１）に示す様に、上記図１、図２で示した工程の、図１（１）から図２（２）までを上記工程と同じに実施し、導通用孔開口側の面に対して導電性物質９を付与した基板を用意する。

次に、同図(２)に示すように上記導電性物質９付与後に第二の導電性金属３側の面に対し、回路配線パターン形成部を除いてメッキレジスト皮膜１２を形成する。このメッキレジスト皮膜は、レジスト層の被着、露光、現像等の一連の工程により形成される。

次に、同図（３）に示すように硫酸銅メッキ液を用いた電解メッキ手法を用いて回路配線パターン１３を形成する。

次に、同図（４）に示すように、上記レジスト皮膜１２を剥離除去する。

次に、図４（１）に示すようにレジスト皮膜１２を剥離した事によって露出された導電性物質層９および第二の導電性金属層３を除去して回路配線パターンを電気的に分離する。

最後に、同図（２）に示すように第一の導電性金属層２に対しフォトフォブリケーションの手法にて回路配線パターン１４を形成して回路基板を形成するというものである。

厚さ２５μｍのポリイミドフィルムの両面に銅箔を有する両面無接着型銅張積層板として、新日鉄化学製エスパネックスを用意し、第一の導電性金属層を厚さ８（μｍ）、第二の導電性金属層として厚さ４（μｍ）となるように、ハーフエッチング処理を行った。
次に、メッキレジスト皮膜として厚さ２０（μｍ）のネガ型感光性ドライフィルムをラミネートし、全面露光して、ＵＶ−ＹＡＧレーザーにより、開口径５０（μｍ）の有底ビアホールを形成した。

続いて、硫酸及び過酸化水素水混合液にて、第二の導電性金属として用いた厚さ４（μｍ）の銅箔に形成された開口を開口全周にわたり、２（μｍ）エッチング拡大した。

次に、硫酸銅メッキ液を用いて、第一の導電性金属層を陰極とする電解メッキ手法にて有底ビアホール内部への銅メッキ皮膜を充填処理した。

その後、苛性ソーダによりメッキレジストを剥離し、導電性物質付与としてコンダクトロン処理を行った。

さらに、硫酸銅メッキ処理を行い第二の導電性金属側に６μｍ銅メッキ皮膜を析出させた。この後、通常のフォトファブリケーション手法で回路をエッチング形成し、回路配線基板を得た。

上記実施例１と同じに、厚さ２５μｍのポリイミドフィルムの両面に銅箔を有する両面無接着型銅張積層板として、新日鉄化学製エスパネックスを用意し、第一の導電性金属層を厚さ８（μｍ）、第二の導電性金属層として厚さ４（μｍ）となるように、ハーフエッチング処理を行った。

次に、メッキレジスト皮膜として厚さ２０（μｍ）のネガ型感光性ドライフィルムをラミネートし、全面露光して、ＵＶ−ＹＡＧレーザーにより、開口径５０（μｍ）の有底ビアホールを形成した。

続いて、硫酸及び過酸化水素水混合液にて、第二の導電性金属として用いた厚さ４（μｍ）の銅箔に形成された開口を開口全周にわたり、２（μｍ）エッチング拡大した。

次に、硫酸銅メッキ液を用いて、第一の導電性金属層を陰極とする電解メッキ手法にて有底ビアホール内部への銅メッキ皮膜を充填処理した。

その後、苛性ソーダによりメッキレジストを剥離し、導電性物質付与としてコンダクトロン処理を行った。

次に、第二の導電性金属層側の面に対して、２０μｍ厚さの感光性ドライフィルムをラミネートし、露光、現像して、回路形成部を除き、メッキレジスト皮膜を形成した。

次に、硫酸銅メッキ液を用いた電解銅メッキにより、回路配線パターンを６μｍ厚さで形成した。

次に、上記メッキレジスト皮膜を剥離除去し、剥離除去にて露出されたコンダクトロン皮膜および第二の導電性金属層をエッチング除去した。

その後、第一の導電性金属層に対してフォトファブリケーション手法にて、回路配線パターンを形成して回路基板を得た。

本発明の一実施例を示す製造工程図。 図１に続く製造工程図。 本発明の他の実施例を示す製造工程図。 図３に続く製造工程図。 従来の製造方法を示す工程図。 従来の製造方法による回路基板の概念的断面図。 従来の製造方法による回路基板の概念的断面図。 従来の製造方法による回路基板の概念的断面図。

符号の説明

１：絶縁ベース材
２：第一の通電性金属層
３：第二の通電性金属層
４：レジスト皮膜
５：導通用孔
６：メッキ用陰極
７：導電性金属
８：メッキ用陽極
９： 導電性物質
１０：導電性金属層
１１：回路配線パターン
１２：レジスト皮膜(メッキによる回路配線パターン形成用)
１３：回路配線パターン(めっきにより形成されたもの)
１４：回路配線パターン
３１：絶縁ベース材
３２：導電性金属層
３３：導電性金属層
３４：導通用孔
３５：導電性物質
３６：導電性金属
３７：メッキ析出不良箇所
３８：導通用孔配置が疎な領域
３９：導通用孔配置が密な領域
４０：導電性金属

Claims (5)

1. 有底ビアホールによる導通構造を有する回路基板の製造方法において、
   絶縁ベース材の一方の面には、有底ビアホール形成後のエッチングに対し貫通しない厚みをもった第一の導電性金属層を有するとともに、絶縁ベース材の他方の面には、第一の導電性金属層よりも層厚が薄い第二の導電性金属層を有する両面型金属張積層板を用意し、
   第二の導電性金属層に対しレジスト皮膜を形成する工程、
   上記レジスト皮膜、導電性金属層、絶縁ベース材に対して、第二の導電性金属層の側から第一の導電性金属層の絶縁ベース材側に接する側の面が露出する様に導通用孔を形成する工程、
   上記導通用孔が開口する側から、開口を有する第二の導電性金属層に対してエッチング処理を行い、該導電性金属層に形成された上記開口を拡大する工程、
   上記導通用孔の底部に位置する上記第一の導電性金属層を陰極とする電解メッキ手法にて、上記導通用孔に対して、開口を有する上記第二の導電性金属層と電気的に接続されない範囲で、導電性金属をメッキ充填する工程、
   上記レジスト皮膜を剥離除去した後、導通用孔開口側の面に対して導電性物質を付与する工程、
   上記導電性物質付与後に第二の導電性金属層面側に対し電解メッキにより導電性金属層を形成する工程、
   第二の導電性金属層と導電性物質層とメッキ形成された導電性金属層からなる開口側導電性金属層、および第一の導電性金属層に対するフォトフォブリケーション手法により回路配線パターンを形成する工程、
   を有する回路基板の製造法。
2. 有底ビアホールによる導通構造を有する回路基板の製造方法において、
   絶縁ベース材の一方の面には、有底ビアホール形成後のエッチングに対し貫通しない厚みをもった第一の導電性金属層を有するとともに、絶縁ベース材の他方の面には、第一の導電性金属層よりも層厚が薄い第二の導電性金属層を有する両面型金属張積層板を用意し、
   第二の導電性金属層に対しレジスト皮膜を形成する工程、
   上記レジスト皮膜、導電性金属層、絶縁ベース材に対して、第二の導電性金属層の側から第一の導電性金属層の絶縁ベース材側に接する側の面が露出する様に導通用孔を形成する工程、
   上記導通用孔が開口する側から、開口を有する第二の導電性金属層に対してエッチング処理を行い、該導電性金属層に形成された上記開口を拡大する工程、
   上記導通用孔の底部に位置する上記第一の導電性金属層を陰極とする電解メッキ手法にて、上記導通用孔に対して、開口を有する上記第二の導電性金属層と電気的に接続されない範囲で、導電性金属をメッキ充填する工程、
   上記レジスト皮膜を剥離除去した後、導通用孔開口側の面に対して導電性物質を付与する工程、
   上記導電性物質付与後に第二の導電性金属層面側に対し回路配線パターン形成部を除いてレジスト皮膜を形成する工程、
   電解メッキにより回路配線パターンを形成した後、上記レジスト皮膜を剥離除去する工程、
   レジスト皮膜を剥離した事によって露出された第二の導電性金属層を除去して回路配線パターンを電気的に分離することにより回路配線パターンを形成する工程、
   を有する回路基板の製造法。
3. 上記請求項１、２に記載の、導通用孔が開口する側から、開口を有する第二の導電性金属層に対してエッチング処理を行い、該導電性金属層に形成された上記開口を拡大する工程における、開口の拡大寸法は、その全周にわたり、１μｍ以上１５μｍ以下、望ましくは２μｍである事を特徴とする請求項１乃至２に記載の回路基板の製造法。
4. 上記請求項１、２に記載のレジスト皮膜を剥離除去した後、導通用孔開口側の面に対して導電性物質を付与する工程において形成される導電性物質層は、導電性物質の蒸着またはスパッターによる薄膜層であるか、ダイレクトプレーティングなどの導電化処理層、あるいは、無電解メッキ層の何れかである事を特徴とする請求項１乃至２に記載の回路基板の製造法。
5. 上記請求項１に記載の導電性物質付与後に電解メッキにより導電性金属層を形成する工程にて形成される導電性金属層の厚さ、および上記請求項２に記載の電解メッキにより形成される回路配線パタ−ンの厚さは、１μｍ以上２０μｍ以下であり望ましくは４μｍ以上１２μｍ以下である事を特徴とする請求項１乃至２に記載の回路基板の製造法。

Images