KR100870645B1 - 배선 기판 및 배선 기판 모듈 - Google Patents

배선 기판 및 배선 기판 모듈 Download PDF

Info

Publication number
KR100870645B1
KR100870645B1 KR1020077005187A KR20077005187A KR100870645B1 KR 100870645 B1 KR100870645 B1 KR 100870645B1 KR 1020077005187 A KR1020077005187 A KR 1020077005187A KR 20077005187 A KR20077005187 A KR 20077005187A KR 100870645 B1 KR100870645 B1 KR 100870645B1
Authority
KR
South Korea
Prior art keywords
mounting
land
wiring board
area
pieces
Prior art date
Application number
KR1020077005187A
Other languages
English (en)
Other versions
KR20070041611A (ko
Inventor
카츠히코 후지카와
코지 타나카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20070041611A publication Critical patent/KR20070041611A/ko
Application granted granted Critical
Publication of KR100870645B1 publication Critical patent/KR100870645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

배선 기판 모듈(10)은 다층배선 기판(11)을 구비하고, 이 다층배선 기판(11)의 실장면(11a) 상에는, 수정진동자(1)나 IC부품(2) 등이 탑재되어 있다. 실장면(11a)에는 IC부품(2)의 실장용 랜드(12), 수정진동자(1)의 실장용 랜드(13) 및 기타 표면 실장 부품의 실장용 랜드(14)가 형성되어 있다. 특히, 수정진동자(1)의 실장용 랜드(13)는 종래의 단일의 면적이 큰 것이 아니고, 서로 인접한 4개의 랜드 피스(13a)가 수정진동자(1)의 하나의 외부단자(1a)을 통해 전기적으로 접속됨으로써, 외부단자(1a)의 실장용 랜드로서 기능하도록 구성되어 있다. 즉, 수정진동자(1)의 각 외부단자(1a)의 각각 대응하는 위치에 형성되어 있는 복수의 실장용 랜드(13)가 4개의 랜드 피스(13a)로 분할되어서 구성되어 있다.
배선 기판, 배선 기판 모듈

Description

배선 기판 및 배선 기판 모듈{WIRING BOARD AND WIRING BOARD MODULE}
본 발명은 배선 기판, 특히, IC 등의 전자부품을 표면에 실장하는 배선 기판 및 배선 기판 모듈에 관한 것이다.
종래부터, 세라믹 배선 기판의 실장면에, IC부품, 수정진동자, 기타 표면 실장 부품 등의 여러가지 부품을 실장해서 구성한 고주파 모듈이 알려져 있다(예를 들면, 특허문헌1 참조). 그리고, 이 배선 기판의 실장면에는 가지가지인 실장용 랜드(land)가, 통상, 탑재 부품의 외부단자마다에 하나씩 형성되어 있다. 일반적으로는, 이것들의 실장용 랜드의 크기는, 탑재 부품의 외부단자의 크기에 맞춰서 설계되어 있다. 사이즈가 큰 탑재 부품의 실장에는, 그만큼의 다량의 땜납이 필요해서, 큰 면적의 랜드가 필요하기 때문이다.
도 8은 종래의 세라믹 배선 기판 모듈(50)의 일례를 나타낸 평면도이다. 배선 기판(51)의 실장면(51a) 상에는, 일점쇄선으로 표시한 수정진동자(1)나 IC부품(2), 기타 표면 실장 부품(도시 안됨)이 탑재되어 있다. 실장면(51a)에는, IC부품(2)의 실장용 랜드(52), 수정진동자(1)의 실장용 랜드(53) 및 기타 표면 실장 부품의 실장용 랜드(54)가 형성되어 있다. 특히, 실장용 랜드(53)의 면적은, 다른 실장용 랜드(52, 54)에 비해 상당히 크다.
그러나, 큰 면적의 실장용 랜드(53)가 배치되어 있는 경우는, 소성시에 있어서의 배선 기판 본체와 실장용 랜드의 수축률 차이에 의해, 배선 기판(51)의 실장면(51a)인 실장용 랜드(53)의 위치에 국소적인 큰 스웰(swell)(돌출)이 발생되어 있었다. 일반적으로, 소성시에는, 세라믹으로 이루어지는 기판 본체가 수축되는 것에 비해, 실장용 랜드는 수축되기 어려우므로, 면적이 큰 실장용 랜드가 배치되어 있으면, 실장용 랜드 표면측이 융기하기 때문이다.
도 9는 종래의 배선 기판(51)의 X방향의 스웰량을, 소정의 피치 간격으로 배선 기판(51) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 도 10은 종래의 배선 기판(51)의 Y방향의 스웰량을, 소정의 피치 간격으로 배선 기판(51) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 도 9 및 도 10에 있어서, 종축에는 스웰량(㎛)을 나타내고, 횡축에는 측정 포인트 위치를 나타낸다.
그런데, 도 9의 그래프의 원(P1, P2)에는, 실장용 랜드(53)에 의한 국소적인 큰 스웰이 발생되고 있다. 이 스웰은 특히 작은 사이즈의 전자부품을 실장할 때에 실장 위치가 벗어나거나, 또는, 전자부품이 기울어진 상태로 실장되거나 하는 등의 불량을 일으키고 있었다.
특허문헌1 : 일본 특허 공개 제2002-9225호 공보
본 발명의 목적은, 기판 본체의 스웰을 저감시킬 수 있는 배선 기판 및 배선 기판 모듈을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 제 1 발명에 의한 배선 기판은, 표면이 탑재 부품의 실장면이 되어 있는 기판 본체와, 기판 본체의 표면에 형성되어 있는 복수의 실장용 랜드를 구비하고, 실장용 랜드의 적어도 하나는, 서로 인접한 복수의 랜드 피스(land piece)가, 실장된 탑재 부품의 하나의 단자를 통해 전기적으로 접속됨으로써, 해당 단자의 실장용 랜드로서 기능하도록 구성되어 있는 것을 특징으로 한다.
제 2 발명에 의한 배선 기판은, 표면이 탑재 부품의 실장면이 되어 있는 기판 본체와, 기판 본체의 표면에서, 또한 탑재 부품의 각 단자의 각각 대응하는 위치에 형성되어 있는 복수의 실장용 랜드를 구비하고, 실장용 랜드의 적어도 하나가, 복수의 랜드 피스로 분할되어서 구성되어 있는 것을 특징으로 한다.
여기서, 기판 본체는, 세라믹으로 이루어지는 단판구조이거나, 복수의 세라믹층과 복수의 내부전극을 적층한 다층구조이다.
제 1 및 제 2 발명에 있어서는, 비교적 면적이 큰 실장용 랜드는, 비교적 면적이 작은 랜드 피스로 구성되기 때문에, 소성시에 있어서의 배선 기판과 실장용 랜드의 수축률 차이가 국소적으로 집중하기 어려워진다. 한편, 비교적 면적이 작은 랜드 피스가 모여서 실질적으로 면적이 큰 실장용 랜드가 형성되기 때문에, 사이즈가 큰 탑재 부품이어도, 땜납은 충분히 공급된다.
제 1 및 제 2 발명에 있어서는, 실장된 탑재 부품의 하나의 단자를 통해 전기적으로 접속되는 복수의 랜드 피스 중 적어도 하나는, 해당 단자의 기판 본체 실장면에 있어서의 투영 면적의 1/2 이하의 면적이 되도록 형성되어 있는 것이 바람직하다. 이것에 의해, 랜드 피스의 면적이 불필요하게 커지지 않고, 적정한 면적으로 설정된다.
또한, 복수의 랜드 피스로 구성된 실장용 랜드를 제외한 실장용 랜드의 면적 및 복수의 랜드 피스의 면적 중 최대면적(A)과 최소면적(a)의 면적비 A/a가 3 이하인 것이 바람직하다. 이것에 의해, 기판 본체와 실장용 랜드의 수축률 차이에 기인하는 실장면의 스웰량(돌출량)을 일정하게 하고, 실장용 랜드간에 있어서의 고저차이를 저감할 수 있다.
또한, 기판 본체의 표면상의 실장용 랜드가 형성되어 있지 않은 영역에, 스웰 보정용 패턴을 형성해도 좋다. 스웰 보정용 패턴에 의해 의도적으로 스웰(돌출)을 발생시켜, 실장용 랜드가 형성되어 있는 영역과 동등한 스웰량으로 함으로써, 보다 평활한 실장면이 된다.
제 3 발명에 의한 배선 기판 모듈은, 전술한 특징을 가진 배선 기판과, 배선 기판의 표면에, 복수의 랜드 피스를 하나의 단자로 전기적으로 접속하도록 실장된 탑재 부품을 구비한 것을 특징으로 한다.
<발명의 효과>
본 발명에 의하면, 비교적 면적이 큰 실장용 랜드가, 비교적 면적이 작은 랜드 피스로 구성되어 있으므로, 소성시에 있어서의 배선 기판과 실장용 랜드의 수축률 차이가 국소적으로 집중하기 어려워져서, 배선 기판의 실장면에 발생되고 있었던 국소적인 큰 스웰을 저감할 수 있다. 한편, 비교적 면적이 작은 랜드 피스가 모여서 실질적으로 면적이 큰 실장용 랜드가 형성되기 때문에, 사이즈가 큰 탑재 부품이어도, 땜납을 충분히 공급할 수 있다.
도 1은 본 발명에 의한 배선 기판 및 배선 기판 모듈의 제 1 실시예를 나타내는 평면도이다.
도 2는 도 1에 도시된 배선 기판 모듈의 실장 상태를 설명하기 위한 단면도이다.
도 3은 도 1에 도시된 배선 기판의 X방향의 스웰량을 나타내는 그래프이다.
도 4는 도 1에 도시된 배선 기판의 Y방향의 스웰량을 나타내는 그래프이다.
도 5는 본 발명에 의한 배선 기판 및 배선 기판 모듈의 제 2 실시예를 나타내는 평면도이다.
도 6은 도 5에 도시된 배선 기판의 X방향의 스웰량을 나타내는 그래프이다.
도 7은 도 5에 도시된 배선 기판의 Y방향의 스웰량을 나타내는 그래프이다.
도 8은 종래의 배선 기판 및 배선 기판 모듈을 나타내는 평면도이다.
도 9는 도 8에 도시된 배선 기판의 X방향의 스웰량을 나타내는 그래프이다.
도 10은 도 8에 도시된 배선 기판의 Y방향의 스웰량을 나타내는 그래프이다.
이하, 본 발명에 의한 배선 기판 및 배선 기판 모듈의 실시예에 대해서 첨부의 도면을 참조해서 설명한다.
(제 1 실시예, 도 1 ~ 도 4)
도 1에 도시된 바와 같이, 배선 기판 모듈(10)은 다층배선 기판(11)을 구비하고, 이 다층배선 기판(11)의 실장면(11a) 상에는, 일점쇄선으로 표시한 수정진동 자(1)나 IC부품(2), 기타 표면 실장 부품(도시 안됨)이 탑재되어 있다. 실장면(11a)에는, IC부품(2)의 실장용 랜드(12), 수정진동자(1)의 실장용 랜드(13), 및 기타 표면 실장 부품의 실장용 랜드(14)가 형성되어 있다.
특히, 수정진동자(1)의 실장용 랜드(13)는, 도 8에 도시된 종래의 단일의 면적이 큰 것이 아니고, 서로 인접한 4개의 랜드 피스(13a)가, 수정진동자(1)의 하나의 외부단자(1a)를 통해 전기적으로 접속됨으로써, 해당 외부단자(1a)의 실장용 랜드로서 기능하도록 구성되어 있다. 즉, 수정진동자(1)의 각 외부단자(1a)의 각각 대응하는 위치에 형성되어 있는 복수의 실장용 랜드(13)가, 4개의 랜드 피스(13a)로 분할되어서 구성되어 있다.
다층배선 기판(11)은, 실장용 랜드(12~14)를 표면에 형성한 세라믹 그린 시트나 내부전극을 표면에 형성한 세라믹 그린 시트 등을 겹쳐 포개어서 압착한 후, 일체적으로 소성시킨 것이다. 실장용 랜드(12~14)나 내장 전극은, Ag, Pd, Cu, Au나 이것들의 합금 등으로 이루어지고, 스크린 인쇄 방법에 의해 형성된다.
이 다층배선 기판(11)의 표면에, 수정진동자(1)나 IC부품(2)이나 다른 표면 실장 부품이 납땜된다. 특히 수정진동자(1)는, 도 2에 도시된 바와 같이, 그 외부단자(1a)의 각각이 실장용 랜드(13)의 4개의 랜드 피스(13a)에 걸쳐 납땜되어 있다. 따라서, 4개의 랜드 피스(13a) 상호간은 수정진동자(1)의 외부단자(1a)에 의해 전기적으로 접속되게 된다.
이상의 구성에 의해, 비교적 면적이 큰 실장용 랜드(13)가, 비교적 면적이 작은 랜드 피스(13a)로 구성되어 있으므로, 소성시에 있어서의 다층배선 기판(11) 과 실장용 랜드(13)의 수축률 차이가 국소적으로 집중하기 어려워져서, 다층배선 기판(11)의 실장면(11a)에 발생되고 있었던 국소적인 큰 스웰(주로 돌출)을 저감할 수 있다. 이 결과, 탑재 부품(1, 2) 등의 실장 불량을 저감할 수 있다. 한편, 비교적 면적이 작은 랜드 피스(13a)가 모여서 실질적으로 면적이 큰 실장용 랜드(13)가 형성되기 때문에, 사이즈가 큰 수정진동자(1)이어도, 땜납을 충분히 공급할 수 있다.
도 3은 도 1에 도시된 다층배선 기판(11)의 X방향의 스웰량을, 소정의 피치 간격으로 다층배선 기판(11) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 마찬가지로 도 4는 다층배선 기판(11)의 Y방향의 스웰량을, 소정의 피치 간격으로 배선 기판(11) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 도 3 및 도 4에 있어서, 종축에는 스웰량(㎛)을 나타내고, 횡축에는 측정 포인트 위치를 나타낸다.
도 3과 도 9를 비교함으로써 명확한 바와 같이, 다층배선 기판(11)에서는, 종래의 배선 기판(51)에 발생되고 있었던 국소적인 큰 스웰(돌출)이 발생되어 있지 않는 것이 인지된다.
또한, 수정진동자(1)의 하나의 외부단자(1a)를 통해 전기적으로 접속되는 4개의 랜드 피스(13a)는, 해당 외부단자(1a)의 기판 본체 실장면(11a)에 있어서의 투영 면적의 1/2 이하의 면적이 되도록 형성되어 있다. 본 제 1 실시예의 경우, 1/4 이하로 설정했다. 이것에 의해, 랜드 피스(13a)의 면적이 불필요하게 커지지 않고, 적정한 면적으로 설정된다.
또한, 복수의 랜드 피스(13a)로 구성된 실장용 랜드(13)를 제외한 실장용 랜 드(12, 14)의 면적 및 복수의 랜드 피스(13a)의 면적 중 최대면적(A)을 가진 랜드 피스(13a)와 최소면적(a)을 가진 실장용 랜드(12)의 면적비 A/a가 3 이하가 되도록 설정하는 것이 바람직하다. 이것에 의해, 랜드 피스(13a)의 면적과 실장용 랜드(12, 14) 각각의 면적이 크게 다르게 되는 것을 방지할 수 있고, 다층배선 기판(11)과 실장용 랜드(12~14)의 수축률 차이에 기인하는 실장면의 스웰량(돌출량)을 일정하게 하고, 실장용 랜드간에 있어서의 고저차이를 한층 더 저감할 수 있다.
(제 2 실시예, 도 5 ~ 도 7)
제 2 실시예의 배선 기판 모듈(10A)은, 도 5에 도시된 바와 같이, 다층배선 기판(11)의 IC부품(2)의 탑재 부분인 빈 영역[실장용 랜드(12)이 형성되고 있지 않고, 실장용 랜드(12)에 둘러싸여진 영역]에, 스웰 보정용 패턴(16)을 형성한 것이다. 스웰 보정용 패턴(16)은 넓은 면적의 패턴이 아니고, 비교적 면적이 작은 패턴을 복수개 근접시켜서 배치한 것이다.
전술한 바와 같이, 일반적으로, 소성시에는, 세라믹으로 이루어지는 기판 본체는 수축되는 것에 비해, 실장용 랜드는 수축되기 어려우므로, 실장용 랜드가 배치되어 있는 부분의 실장용 랜드 표면측이 융기한다. 따라서, 실장용 랜드(12)가 배치되어 있지 않은 부분에는, 상대적으로 웅덩이 형상의 스웰이 발생한다. 그래서, 다층배선 기판(11)의 표면상의 실장용 랜드(12)가 형성되어 있지 않은 영역에, 스웰 보정용 패턴(16)을 형성하고, 이 스웰 보정용 패턴(16)에 의해 의도적으로 스웰(돌출)을 발생시켜서, 실장용 랜드(12)가 형성되어 있는 영역과 동등한 스웰량으로 함으로써, 보다 평활한 실장면을 얻을 수 있다.
도 6은 도 5에 도시된 다층배선 기판(11)의 X방향의 스웰량을, 소정의 피치 간격으로 다층배선 기판(11) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 마찬가지로 도 7은 다층배선 기판(11)의 Y방향의 스웰량을, 소정의 피치 간격으로 배선 기판(11) 전체에 걸쳐 측정한 결과를 나타내는 그래프이다. 도 6 및 도 7에 있어서, 종축에는 스웰량(㎛)을 나타내고, 횡축에는 측정 포인트 위치를 나타낸다.
도 6 및 도 7로부터, 제 2 실시예의 다층배선 기판(11)쪽이, 제 1 실시예와 비교해서 스웰이 저감되어 있는 것을 알 수 있다.
(다른 실시예)
또한, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변경할 수 있다. 특히, 배선 기판은 다층기판 이외에 세라믹 단판이어도 좋다.
이상과 같이 , 본 발명은 IC 등의 전자부품을 표면에 실장한 고주파 모듈에 유용하고, 특히, 기판 본체의 스웰을 저감시킬 수 있는 점에서 우수하다.

Claims (9)

  1. 표면이 탑재 부품의 실장면이 되어 있는 기판 본체와, 상기 기판 본체의 표면에 형성되어 있는 둘 이상의 실장용 랜드를 구비하고, 상기 실장용 랜드의 하나 이상은, 서로 인접한 둘 이상의 랜드 피스가, 실장된 탑재 부품의 하나의 단자를 통해 전기적으로 접속됨으로써, 해당 단자의 실장용 랜드로서 기능하도록 구성되며,
    둘 이상의 랜드 피스로 구성된 실장용 랜드를 제외한 실장용 랜드의 면적 및 둘 이상의 랜드 피스의 면적 중 최대면적(A)과 최소면적(a)의 면적비 A/a가 3 보다 작은 것을 특징으로 하는 배선 기판.
  2. 표면이 탑재 부품의 실장면이 되어 있는 기판 본체와, 상기 기판 본체의 표면에서, 또한, 탑재 부품의 각 단자의 각각 대응하는 위치에 형성되어 있는 둘 이상의 실장용 랜드를 구비하고, 상기 실장용 랜드의 하나 이상이, 둘 이상의 랜드 피스로 분할되어서 구성되며,
    둘 이상의 랜드 피스로 구성된 실장용 랜드를 제외한 실장용 랜드의 면적 및 둘 이상의 랜드 피스의 면적 중 최대면적(A)과 최소면적(a)의 면적비 A/a가 3 보다 작은 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    실장된 탑재 부품의 하나의 단자를 통해 전기적으로 접속되는 둘 이상의 랜드 피스 중 하나 이상이, 해당 단자의 기판 본체 실장면에 있어서의 투영 면적의 1/2 보다 작은 면적이 되도록 형성되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    실장된 탑재 부품의 하나의 단자를 통해 전기적으로 접속되는 둘 이상의 랜드 피스의 모두가, 해당 단자의 기판 본체 실장면에 있어서의 투영 면적의 1/2 보다 작은 면적이 되도록 형성되어 있는 것을 특징으로 하는 배선 기판.
  5. 삭제
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 본체의 표면상의 실장용 랜드가 형성되어 있지 않은 영역에, 스웰 보정용 패턴을 형성한 것을 특징으로 하는 배선 기판
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 본체가 세라믹으로 되는 것을 특징으로 하는 배선 기판.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 본체가 둘 이상의 세라믹층과 둘 이상의 내부전극을 적층한 다층구조인 것을 특징으로 하는 배선 기판.
  9. 제 1 항 또는 제 2 항에 기재된 배선 기판과,
    상기 배선 기판의 표면에, 상기 둘 이상의 랜드 피스를 하나의 단자로 전기적으로 접속하도록 실장된 탑재 부품을 구비한 것을 특징으로 하는 배선 기판 모듈.
KR1020077005187A 2004-09-22 2004-11-02 배선 기판 및 배선 기판 모듈 KR100870645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00275881 2004-09-22
JP2004275881 2004-09-22

Publications (2)

Publication Number Publication Date
KR20070041611A KR20070041611A (ko) 2007-04-18
KR100870645B1 true KR100870645B1 (ko) 2008-11-26

Family

ID=36089937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005187A KR100870645B1 (ko) 2004-09-22 2004-11-02 배선 기판 및 배선 기판 모듈

Country Status (8)

Country Link
US (1) US7679929B2 (ko)
EP (1) EP1793658B1 (ko)
JP (1) JP3876921B2 (ko)
KR (1) KR100870645B1 (ko)
CN (1) CN100586257C (ko)
AT (1) ATE513451T1 (ko)
TW (1) TWI259748B (ko)
WO (1) WO2006033170A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102378484B (zh) * 2010-08-13 2017-02-08 雅达电子有限公司 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112076U (ko) * 1988-01-23 1989-07-27
JPH0377394A (ja) * 1989-08-21 1991-04-02 Oki Electric Ind Co Ltd チップ部品の半田付構造
JPH0361373U (ko) * 1989-10-19 1991-06-17
JPH06260746A (ja) * 1993-03-03 1994-09-16 Tamura Seisakusho Co Ltd はんだ接続部構造
JPH09307022A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
KR20010063057A (ko) * 1999-12-21 2001-07-09 윤종용 인쇄회로기판
JP2004172260A (ja) * 2002-11-19 2004-06-17 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187894A (ja) 1988-01-22 1989-07-27 Seiko Epson Corp プリント基板
JPH0538951U (ja) * 1991-10-28 1993-05-25 ブラザー工業株式会社 表面実装部品の回路基板への実装構造
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JPH1075042A (ja) 1996-09-02 1998-03-17 Matsushita Electric Ind Co Ltd 回路基板および電子部品実装方法
DE19704152C2 (de) * 1997-02-04 1998-11-05 Siemens Ag Steuergerät für ein Antiblockiersystem
JPH10308582A (ja) 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3582460B2 (ja) 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP4248761B2 (ja) 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3472569B2 (ja) * 2001-08-16 2003-12-02 日本特殊陶業株式会社 実装型電子回路部品
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112076U (ko) * 1988-01-23 1989-07-27
JPH0377394A (ja) * 1989-08-21 1991-04-02 Oki Electric Ind Co Ltd チップ部品の半田付構造
JPH0361373U (ko) * 1989-10-19 1991-06-17
JPH06260746A (ja) * 1993-03-03 1994-09-16 Tamura Seisakusho Co Ltd はんだ接続部構造
JPH09307022A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
KR20010063057A (ko) * 1999-12-21 2001-07-09 윤종용 인쇄회로기판
JP2004172260A (ja) * 2002-11-19 2004-06-17 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
CN100586257C (zh) 2010-01-27
WO2006033170A1 (ja) 2006-03-30
TW200611621A (en) 2006-04-01
US7679929B2 (en) 2010-03-16
JP3876921B2 (ja) 2007-02-07
ATE513451T1 (de) 2011-07-15
TWI259748B (en) 2006-08-01
EP1793658A1 (en) 2007-06-06
EP1793658A4 (en) 2007-10-10
EP1793658B1 (en) 2011-06-15
CN101027949A (zh) 2007-08-29
KR20070041611A (ko) 2007-04-18
JPWO2006033170A1 (ja) 2010-01-21
US20070151757A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US7906734B2 (en) Electrical terminal footprints for a printed circuit board
JPH1013078A (ja) 電子部品およびその製造方法
JPH06334298A (ja) 表面実装部品の搭載構造
KR100506030B1 (ko) 배선 기판 및 그 납땜 방법
US6674221B2 (en) Electronic component module and piezoelectric oscillator device
US6344609B1 (en) Electronic unit effectively utilizing circuit board surface
KR100870645B1 (ko) 배선 기판 및 배선 기판 모듈
EP1594353A1 (en) High frequency multilayer printed wiring board
US20010006457A1 (en) Printed-circuit board and method of mounting electric components thereon
US6796807B2 (en) Adapter for surface mount devices to through hole applications
US7218002B2 (en) Electronic device and intermediate product of electronic device
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
US6950315B2 (en) High frequency module mounting structure in which solder is prevented from peeling
EP1416778A2 (en) Small and securely-soldered electronic unit
JPH0766543A (ja) プリント基板
US6683790B1 (en) Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
JP3008887U (ja) Ｉｃピッチ変換基板
JPH0750357A (ja) 面実装ハイブリッドｉｃ
KR20020006442A (ko) 공진기
JPH0144035B2 (ko)
JPH0745927A (ja) プリント配線板
US6801437B2 (en) Electronic organic substrate
JPH01217869A (ja) 混成集積回路装置
JPH10289965A (ja) フリップチップの実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 12