JPWO2006033170A1 - 配線基板および配線基板モジュール - Google Patents

配線基板および配線基板モジュール Download PDF

Info

Publication number
JPWO2006033170A1
JPWO2006033170A1 JP2005518384A JP2005518384A JPWO2006033170A1 JP WO2006033170 A1 JPWO2006033170 A1 JP WO2006033170A1 JP 2005518384 A JP2005518384 A JP 2005518384A JP 2005518384 A JP2005518384 A JP 2005518384A JP WO2006033170 A1 JPWO2006033170 A1 JP WO2006033170A1
Authority
JP
Japan
Prior art keywords
mounting
wiring board
land
area
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005518384A
Other languages
English (en)
Other versions
JP3876921B2 (ja
Inventor
勝彦 藤川
勝彦 藤川
田中 浩二
浩二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP3876921B2 publication Critical patent/JP3876921B2/ja
Publication of JPWO2006033170A1 publication Critical patent/JPWO2006033170A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10075Non-printed oscillator
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

配線基板モジュール(10)は多層配線基板(11)を備え、この多層配線基板(11)の実装面(11a)上には、水晶振動子(1)やIC部品(2)などが搭載されている。実装面(11a)には、IC部品(2)の実装用ランド(12)、水晶振動子(1)の実装用ランド(13)およびその他表面実装部品の実装用ランド(14)が形成されている。特に、水晶振動子(1)の実装用ランド(13)は、従来の一つで大きい面積を有するものではなく、互いに隣接した四つのランド片(13a)が、水晶振動子1の一つの外部端子(1a)を介して電気的に接続されることにより、外部端子(1a)の実装用ランドとして機能するように構成されている。言い換えると、水晶振動子(1)の各外部端子(1a)のそれぞれに対応する位置に設けられている複数の実装用ランド(13)が、四つのランド片(13a)に分割されて構成されている。

Description

本発明は、配線基板、特に、ICなどの電子部品を表面に実装する配線基板および配線基板モジュールに関する。
従来より、セラミック配線基板の実装面に、IC部品、水晶振動子、その他表面実装部品などの様々な部品を実装して構成した高周波モジュールが知られている(例えば、特許文献1参照)。そして、この配線基板の実装面には種々の実装用ランドが、通常、搭載部品の外部端子毎に一つずつ形成されている。一般的には、これらの実装用ランドの大きさは、搭載部品の外部端子の大きさに合わせて設計されている。サイズの大きい搭載部品の実装には、その分だけ多量のはんだが必要であり、大きい面積のランドが必要だからである。
図8は従来のセラミック配線基板モジュール50の一例を示す平面図である。配線基板51の実装面51a上には、一点鎖線で表示した水晶振動子1やIC部品2、その他表面実装部品(図示せず)が搭載されている。実装面51aには、IC部品2の実装用ランド52、水晶振動子1の実装用ランド53およびその他表面実装部品の実装用ランド54が形成されている。特に、実装用ランド53の面積は、他の実装用ランド52,54と比べて極めて大きい。
しかしながら、大きい面積の実装用ランド53が配設されている場合は、焼成時における配線基板本体と実装用ランドとの収縮率の差により、配線基板51の実装面51aの実装用ランド53の位置に局所的な大きなうねり(突出)が生じていた。一般的に、焼成時には、セラミックからなる基板本体は収縮するのに対して、実装用ランドは収縮し難いので、面積が大きい実装用ランドが配設されていると、実装用ランド表面側が隆起するからである。
図9は、従来の配線基板51のX方向のうねり量を、所定のピッチ間隔で配線基板51全体にわたって測定した結果を示すグラフである。図10は、従来の配線基板51のY方向のうねり量を、所定のピッチ間隔で配線基板51全体にわたって測定した結果を示すグラフである。図9および図10において、縦軸にはうねり量(μm)を示し、横軸には測定ポイント位置を示す。
ところで、図9のグラフの円P1,P2には、実装用ランド53による局所的な大きなうねりが発生している。このうねりは、特に小さいサイズの電子部品を実装する際に実装位置がずれたり、あるいは、電子部品が傾いた状態で実装されたりするなどの不具合を起こしていた。
特開2002−9225号公報
そこで、本発明の目的は、基板本体のうねりを低減させることができる配線基板および配線基板モジュールを提供することにある。
前記目的を達成するため、第1の発明に係る配線基板は、表面が搭載部品の実装面となっている基板本体と、基板本体の表面に形成されている複数の実装用ランドとを備え、実装用ランドの少なくとも一つは、互いに隣接した複数のランド片が、実装される搭載部品の一つの端子を介して電気的に接続されることにより、当該端子の実装用ランドとして機能するように構成されていることを特徴とする。
第2の発明に係る配線基板は、表面が搭載部品の実装面となっている基板本体と、基板本体の表面で、かつ、搭載部品の各端子のそれぞれに対応する位置に設けられている複数の実装用ランドとを備え、実装用ランドの少なくとも一つが、複数のランド片に分割されて構成されていることを特徴とする。
ここで、基板本体は、セラミックからなる単板構造であったり、複数のセラミック層と複数の内部電極を積層した多層構造であったりする。
第1および第2の発明において、比較的面積の大きい実装用ランドは、比較的面積の小さいランド片にて構成されるため、焼成時における配線基板と実装用ランドの収縮率の差が局所的に集中しにくくなる。一方、比較的面積の小さいランド片が集まって実質的に面積の大きい実装用ランドが形成されるため、サイズの大きい搭載部品であっても、はんだは充分に供給される。
第1および第2の発明にあっては、実装される搭載部品の一つの端子を介して電気的に接続される複数のランド片のうち少なくとも一つは、当該端子の基板本体実装面における投影面積の1/2以下の面積となるように設けられていることが好ましい。これにより、ランド片の面積が不必要に大きくならず、適正な面積に設定される。
また、複数のランド片にて構成された実装用ランドを除いた実装用ランドの面積および複数のランド片の面積のうち、最大面積Aと最小面積aの面積比A/aが3以下であることが好ましい。これにより、基板本体と実装用ランドとの収縮率の差に起因する実装面のうねり量(突出量)を一定にし、実装用ランド間における高低差を低減することができる。
また、基板本体の表面上の実装用ランドが形成されていない領域に、うねり補正用パターンを設けてもよい。うねり補正用パターンによって意図的にうねり(突出)を発生させ、実装用ランドが形成されている領域と同等のうねり量にすることで、より平滑な実装面となる。
第3の発明に係る配線基板モジュールは、前述の特徴を有する配線基板と、配線基板の表面に、複数のランド片を一つの端子で電気的に接続するように実装された搭載部品とを備えたことを特徴とする。
本発明によれば、比較的面積の大きい実装用ランドが、比較的面積の小さいランド片にて構成されているので、焼成時における配線基板と実装用ランドの収縮率の差が局所的に集中しにくくなり、配線基板の実装面に発生していた局所的な大きなうねりを低減することができる。一方、比較的面積の小さいランド片が集まって実質的に面積の大きい実装用ランドが形成されるため、サイズの大きい搭載部品であっても、はんだを充分に供給することができる。
[図1]本発明に係る配線基板および配線基板モジュールの第1実施例を示す平面図。
[図2]図1に示した配線基板モジュールの実装状態を説明するための断面図。
[図3]図1に示した配線基板のX方向のうねり量を示すグラフ。
[図4]図1に示した配線基板のY方向のうねり量を示すグラフ。
[図5]本発明に係る配線基板および配線基板モジュールの第2実施例を示す平面図。
[図6]図5に示した配線基板のX方向のうねり量を示すグラフ。
[図7]図5に示した配線基板のY方向のうねり量を示すグラフ。
[図8]従来の配線基板および配線基板モジュールを示す平面図。
[図9]図8に示した配線基板のX方向のうねり量を示すグラフ。
[図10]図8に示した配線基板のY方向のうねり量を示すグラフ。
発明を実施するための最良の形態
以下、本発明に係る配線基板および配線基板モジュールの実施例について添付の図面を参照して説明する。
(第1実施例、図1〜図4)
図1に示すように、配線基板モジュール10は多層配線基板11を備え、この多層配線基板11の実装面11a上には、一点鎖線で表示した水晶振動子1やIC部品2、その他表面実装部品(図示せず)が搭載されている。実装面11aには、IC部品2の実装用ランド12、水晶振動子1の実装用ランド13およびその他表面実装部品の実装用ランド14が形成されている。
特に、水晶振動子1の実装用ランド13は、図8で示した従来の一つで大きい面積を有するものではなく、互いに隣接した四つのランド片13aが、水晶振動子1の一つの外部端子1aを介して電気的に接続されることにより、当該外部端子1aの実装用ランドとして機能するように構成されている。言い換えると、水晶振動子1の各外部端子1aのそれぞれに対応する位置に設けられている複数の実装用ランド13が、四つのランド片13aに分割されて構成されている。
多層配線基板11は、実装用ランド12〜14を表面に設けたセラミックグリーンシートや内部電極を表面に設けたセラミックグリーンシートなどを積み重ねて圧着した後、一体的に焼成したものである。実装用ランド12〜14や内蔵電極は、Ag,Pd,Cu,Auやこれらの合金などからなり、スクリーン印刷の方法により形成される。
この多層配線基板11の表面に、水晶振動子1やIC部品2や他の表面実装部品がはんだ付けされる。特に水晶振動子1は、図2に示すように、その外部端子1aのそれぞれが実装用ランド13の四つのランド片13aに跨ってはんだ付けされている。従って、四つのランド片13a相互は、水晶振動子1の外部端子1aによって電気的に接続されることになる。
以上の構成により、比較的面積の大きい実装用ランド13が、比較的面積の小さいランド片13aにて構成されているので、焼成時における多層配線基板11と実装用ランド13の収縮率の差が局所的に集中しにくくなり、多層配線基板11の実装面11aに発生していた局所的な大きなうねり(主として突出)を低減することができる。この結果、搭載部品1,2等の実装不良を低減することができる。一方、比較的面積の小さいランド片13aが集まって実質的に面積の大きい実装用ランド13が形成されるため、サイズの大きい水晶振動子1であっても、はんだを充分に供給することができる。
図3は、図1に示した多層配線基板11のX方向のうねり量を、所定のピッチ間隔で多層配線基板11全体にわたって測定した結果を示すグラフである。同様に図4は、多層配線基板11のY方向のうねり量を、所定のピッチ間隔で配線基板11全体にわたって測定した結果を示すグラフである。図3および図4において、縦軸にはうねり量(μm)を示し、横軸には測定ポイント位置を示す。
図3と図9を比較することにより明らかなように、多層配線基板11では、従来の配線基板51で発生していた局所的な大きなうねり(突出)が生じていないことが認められる。
また、水晶振動子1の一つの外部端子1aを介して電気的に接続される四つのランド片13aは、当該外部端子1aの基板本体実装面11aにおける投影面積の1/2以下の面積となるように設けられている。本第1実施例の場合、1/4以下に設定した。これにより、ランド片13aの面積が不必要に大きくならず、適正な面積に設定される。
さらに、複数のランド片13aにて構成された実装用ランド13を除いた実装用ランド12,14の面積および複数のランド片13aの面積のうち、最大面積Aを有するランド片13aと最小面積aを有する実装用ランド12の面積比A/aが3以下であるように設定することが好ましい。これにより、ランド片13aの面積と実装用ランド12,14のそれぞれの面積とが大きく異なるのを防止でき、多層配線基板11と実装用ランド12〜14との収縮率の差に起因する実装面のうねり量(突出量)を一定にし、実装用ランド間における高低差をより一層低減することができる。
(第2実施例、図5〜図7)
第2実施例の配線基板モジュール10Aは、図5に示すように、多層配線基板11のIC部品2の搭載部分の空き領域(実装用ランド12が形成されておらず、実装用ランド12に囲まれた領域)に、うねり補正用パターン16を設けたものである。うねり補正用パターン16は広面積のパターンではなく、比較的面積の小さいパターンを複数個近接させて配置したものである。
前述したように、一般に、焼成時には、セラミックからなる基板本体は収縮するのに対して、実装用ランドは収縮し難いので、実装用ランドが配設されている部分の実装用ランド表面側が隆起する。従って、実装用ランド12が配設されていない部分には、相対的に窪み形状のうねりが発生する。そこで、多層配線基板11の表面上の実装用ランド12が形成されていない領域に、うねり補正用パターン16を設け、このうねり補正用パターン16によって意図的にうねり(突出)を発生させ、実装用ランド12が形成されている領域と同等のうねり量にすることで、より平滑な実装面を得ることができる。
図6は、図5に示した多層配線基板11のX方向のうねり量を、所定のピッチ間隔で多層配線基板11全体にわたって測定した結果を示すグラフである。同様に図7は、多層配線基板11のY方向のうねり量を、所定のピッチ間隔で配線基板11全体にわたって測定した結果を示すグラフである。図6および図7において、縦軸にはうねり量(μm)を示し、横軸には測定ポイント位置を示す。
図6および図7から、第2実施例の多層配線基板11の方が、第1実施例と比較してうねりが低減されていることがわかる。
(他の実施例)
なお、本発明は、前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。特に、配線基板は、多層基板の他にセラミック単板であってもよい。
以上のように、本発明は、ICなどの電子部品を表面に実装した高周波モジュールに有用であり、特に、基板本体のうねりを低減させることができる点で優れている。
前記目的を達成するため、第1の発明に係る配線基板は、表面が搭載部品の実装面となっている基板本体と、基板本体の表面に形成されている複数の実装用ランドとを備え、実装用ランドの少なくとも一つは、互いに隣接した複数のランド片が、実装される搭載部品の一つの端子を介して電気的に接続されることにより、当該端子の実装用ランドとして機能するように構成され、複数のランド片にて構成された実装用ランドを除いた実装用ランドの面積および複数のランド片の面積のうち、最大面積Aと最小面積aの面積比A/aが3以下であることを特徴とする。
第2の発明に係る配線基板は、表面が搭載部品の実装面となっている基板本体と、基板本体の表面で、かつ、搭載部品の各端子のそれぞれに対応する位置に設けられている複数の実装用ランドとを備え、実装用ランドの少なくとも一つが、複数のランド片に分割されて構成され、複数のランド片にて構成された実装用ランドを除いた実装用ランドの面積および複数のランド片の面積のうち、最大面積Aと最小面積aの面積比A/aが3以下であることを特徴とする。
第1および第2の発明において、比較的面積の大きい実装用ランドは、比較的面積の小さいランド片にて構成されるため、焼成時における配線基板と実装用ランドの収縮率の差が局所的に集中しにくくなる。一方、比較的面積の小さいランド片が集まって実質的に面積の大きい実装用ランドが形成されるため、サイズの大きい搭載部品であっても、はんだは充分に供給される。また、複数のランド片にて構成された実装用ランドを除いた実装用ランドの面積および複数のランド片の面積のうち、最大面積Aと最小面積aの面積比A/aが3以下であるため、基板本体と実装用ランドとの収縮率の差に起因する実装面のうねり量(突出量)を一定にし、実装用ランド間における高低差を低減することができる。

Claims (9)

  1. 表面が搭載部品の実装面となっている基板本体と、
    前記基板本体の表面に形成されている複数の実装用ランドとを備え、
    前記実装用ランドの少なくとも一つは、互いに隣接した複数のランド片が、実装される搭載部品の一つの端子を介して電気的に接続されることにより、当該端子の実装用ランドとして機能するように構成されていること、
    を特徴とする配線基板。
  2. 表面が搭載部品の実装面となっている基板本体と、
    前記基板本体の表面で、かつ、搭載部品の各端子のそれぞれに対応する位置に設けられている複数の実装用ランドとを備え、
    前記実装用ランドの少なくとも一つが、複数のランド片に分割されて構成されていること、
    を特徴とする配線基板。
  3. 実装される搭載部品の一つの端子を介して電気的に接続される複数のランド片のうち少なくとも一つが、当該端子の基板本体実装面における投影面積の1/2以下の面積となるように設けられていることを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  4. 実装される搭載部品の一つの端子を介して電気的に接続される複数のランド片の全てが、当該端子の基板本体実装面における投影面積の1/2以下の面積となるように設けられていることを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  5. 複数のランド片にて構成された実装用ランドを除いた実装用ランドの面積および複数のランド片の面積のうち、最大面積Aと最小面積aの面積比A/aが3以下であることを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  6. 前記基板本体の表面上の実装用ランドが形成されていない領域に、うねり補正用パターンを設けたことを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  7. 前記基板本体がセラミックからなることを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  8. 前記基板本体が複数のセラミック層と複数の内部電極を積層した多層構造であることを特徴とする請求の範囲第1項または第2項に記載の配線基板。
  9. 請求の範囲第1項または第2項に記載の配線基板と、
    前記配線基板の表面に、前記複数のランド片を一つの端子で電気的に接続するように実装された搭載部品と、
    を備えたことを特徴とする配線基板モジュール。
JP2005518384A 2004-09-22 2004-11-02 配線基板および配線基板モジュール Active JP3876921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004275881 2004-09-22
JP2004275881 2004-09-22
PCT/JP2004/016259 WO2006033170A1 (ja) 2004-09-22 2004-11-02 配線基板および配線基板モジュール

Publications (2)

Publication Number Publication Date
JP3876921B2 JP3876921B2 (ja) 2007-02-07
JPWO2006033170A1 true JPWO2006033170A1 (ja) 2010-01-21

Family

ID=36089937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005518384A Active JP3876921B2 (ja) 2004-09-22 2004-11-02 配線基板および配線基板モジュール

Country Status (8)

Country Link
US (1) US7679929B2 (ja)
EP (1) EP1793658B1 (ja)
JP (1) JP3876921B2 (ja)
KR (1) KR100870645B1 (ja)
CN (1) CN100586257C (ja)
AT (1) ATE513451T1 (ja)
TW (1) TWI259748B (ja)
WO (1) WO2006033170A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102378484B (zh) * 2010-08-13 2017-02-08 雅达电子有限公司 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187894A (ja) 1988-01-22 1989-07-27 Seiko Epson Corp プリント基板
JPH01112076U (ja) * 1988-01-23 1989-07-27
JPH0377394A (ja) * 1989-08-21 1991-04-02 Oki Electric Ind Co Ltd チップ部品の半田付構造
JPH0361373U (ja) * 1989-10-19 1991-06-17
JPH0538951U (ja) * 1991-10-28 1993-05-25 ブラザー工業株式会社 表面実装部品の回路基板への実装構造
JPH06260746A (ja) * 1993-03-03 1994-09-16 Tamura Seisakusho Co Ltd はんだ接続部構造
JPH09307022A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JPH1075042A (ja) 1996-09-02 1998-03-17 Matsushita Electric Ind Co Ltd 回路基板および電子部品実装方法
DE19704152C2 (de) * 1997-02-04 1998-11-05 Siemens Ag Steuergerät für ein Antiblockiersystem
JPH10308582A (ja) 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
KR20010063057A (ko) * 1999-12-21 2001-07-09 윤종용 인쇄회로기판
JP3582460B2 (ja) 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP4248761B2 (ja) 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3472569B2 (ja) * 2001-08-16 2003-12-02 日本特殊陶業株式会社 実装型電子回路部品
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
JP2004172260A (ja) * 2002-11-19 2004-06-17 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
CN100586257C (zh) 2010-01-27
WO2006033170A1 (ja) 2006-03-30
TW200611621A (en) 2006-04-01
US7679929B2 (en) 2010-03-16
JP3876921B2 (ja) 2007-02-07
ATE513451T1 (de) 2011-07-15
TWI259748B (en) 2006-08-01
EP1793658A1 (en) 2007-06-06
KR100870645B1 (ko) 2008-11-26
EP1793658A4 (en) 2007-10-10
EP1793658B1 (en) 2011-06-15
CN101027949A (zh) 2007-08-29
KR20070041611A (ko) 2007-04-18
US20070151757A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JPH06334298A (ja) 表面実装部品の搭載構造
US6674221B2 (en) Electronic component module and piezoelectric oscillator device
JP3876921B2 (ja) 配線基板および配線基板モジュール
JP3673417B2 (ja) 多層状ハイブリッド集積回路装置の構造及びその製造方法
US6704209B2 (en) Aggregate of electronic components and mounting method thereof
JP2008186962A (ja) 多層配線基板
JP2833521B2 (ja) 配線基板
JP2005167507A (ja) 表面実装型圧電発振器
JP2011094987A (ja) 回路モジュールおよび回路モジュールの製造方法
US20040095213A1 (en) Dielectric filter, duplexer dielectric filter, and method for manufacturing the same
JP2004356527A (ja) 回路基板及びそれを用いた電子装置並びにその製造方法
JP2008130618A (ja) 多層配線基板
JP2005353826A (ja) セラミックパッケージ
JP7050718B2 (ja) はんだ付け用位置決め治具
JPH10335822A (ja) 積層セラミック回路基板
JP2003174258A (ja) 電子部品及びその実装構造
JP2005057031A (ja) セラミック基板とその製造方法
US6683790B1 (en) Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part
JP2006278808A (ja) 多数個取り配線基板
JP2003283285A (ja) ノイズフィルタおよびその取り付け構造
JP2024039752A (ja) 半導体装置
JPH10200257A (ja) 多層回路基板及びその製造方法
JP2000021677A (ja) 積層セラミックコンデンサ
JP2006086225A (ja) セラミック多層基板
JPH0864458A (ja) 角形チップ部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061023

R150 Certificate of patent or registration of utility model

Ref document number: 3876921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7