TWI475231B - 多軸加速度感測裝置與相關製作方法 - Google Patents

多軸加速度感測裝置與相關製作方法 Download PDF

Info

Publication number
TWI475231B
TWI475231B TW102105910A TW102105910A TWI475231B TW I475231 B TWI475231 B TW I475231B TW 102105910 A TW102105910 A TW 102105910A TW 102105910 A TW102105910 A TW 102105910A TW I475231 B TWI475231 B TW I475231B
Authority
TW
Taiwan
Prior art keywords
acceleration sensing
sensing
wafer
acceleration
pin
Prior art date
Application number
TW102105910A
Other languages
English (en)
Other versions
TW201433795A (zh
Inventor
Wei Chung Wang
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to TW102105910A priority Critical patent/TWI475231B/zh
Priority to US13/962,955 priority patent/US9117871B2/en
Publication of TW201433795A publication Critical patent/TW201433795A/zh
Application granted granted Critical
Publication of TWI475231B publication Critical patent/TWI475231B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)

Description

多軸加速度感測裝置與相關製作方法
本發明係關於半導體封裝技術，尤指一種用以製作一多軸加速度感測裝置的製作方法以及相關多軸加速度感測裝置。
傳統上三軸加速度感測裝置的結構如第1圖所示，其中三軸加速度感測裝置100包含有加速度感測晶片110以及一封裝基板140。加速度感測晶片110是透過接著劑145黏合於封裝基板140上，並且以銲線接合(wire bonding)的方式將本身的接墊132與封裝基板140上的接墊144接合。
由於加速度感測晶片110中的封裝體120需要足以感測三個不同軸的加速度偵測機構與相關積體電路，因此在製造的過程中較為複雜，且有散熱不良與不同軸的感測訊號相互干擾的問題。因此，本領域亟需一種不同的製造方式來改善以上問題。
本發明之一實施例提供一種多軸加速度感測裝置的製作方法，該製作方法包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面垂直；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。較佳地，將該第一加速度感測晶片設置於該引腳平面接合的 步驟包含：透過複數條銲線將該第一加速度感測晶片的該打線接合面上之複數個接墊銲連接至該引腳平面上之複數個接墊。
本發明另一實施例提供一種多軸加速度感測裝置的製作方法，該製作方法包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面平行；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。較佳地，將該第一加速度感測晶片設置於該引腳平面上的步驟包含：將該第一加速度感測晶片的該打線接合面上之複數個可銲接接點銲接至該引腳平面上之複數個接墊。
本發明之又一實施例提供一種多軸加速度感測裝置，該多軸加速度感測裝置包含：一基板、一第一加速度感測晶片以及一第二加速度感測晶片。該基板具有一引腳平面。該第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面垂直。該第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。較佳地，該第一加速度感測晶片的該打線接合面上之複數個接墊與該引腳平面上之複數個接墊透過複數條銲線而電性連接。
本發明之再一實施例提供一種多軸加速度感測裝置，該多軸加速度感測裝置包含：一基板、一第一加速度感測晶片以及一第二加速度感測晶片。該基板具有一引腳平面。該第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面平行。該第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。較佳地，該第一加速度感測晶片的該打線接合面上之複數個可銲接接點與該引腳平面上之複數個接墊之間透過銲錫而電性連接。
本發明的製造方法可有效提供一個製程簡易、成本較低以及性能理想的多軸加速度感測裝置。
100、200、400‧‧‧多軸加速度感測裝置
110、220、270、420、470‧‧‧加速度感測晶片
120、230、280、430、480‧‧‧封裝部
130、210、240、290、410、440、490‧‧‧基板
132、144、242、254、256、292、456、 492‧‧‧接墊
142、252、258、458‧‧‧銲線
145、215、225、425‧‧‧接著劑
第1圖係為習知多軸加速度感測裝置之結構圖。
第2圖係為本發明多軸加速度感測裝置之第一實施例的結構圖。
第3圖係為本發明多軸加速度感測裝置之第一實施例的製作流程圖。
第4圖係為本發明多軸加速度感測裝置之第二實施例的結構圖。
第5圖係為本發明多軸加速度感測裝置之第二實施例的製作流程圖。
請參考第2圖與第3圖，其分別為本發明之多軸加速度感測裝置之第一實施例的結構圖以及其製作方法的流程圖，茲說明如下。首先，在製作流程的第一個步驟310中，提供具有一引腳平面之一封裝基板210，其中該引腳平面係接墊254、256所在之平面。接著，在步驟320中，將第一加速度感測晶片220與封裝基板210之該引腳平面接合。第一加速度感測晶片220可直接置放於該引腳平面上、透過翻轉後再置放於該引腳平面上，或者是以倒置的方式置放於該引腳平面上。第一加速度感測晶片220之基板240之側面與該引腳平面之間可透過任何導電或非導電性接著劑215進行黏合，使得第一加速度感測晶片220可固定於該引腳平面上。再者，第一加速度感測晶片220透過複數條銲線252將第一加速度感測晶片220之一打線接合面上的複數個接墊242，以銲線接合(wire-bonding)的技巧，連接至封裝基板210上之複數個接墊254。其中，第一加速度感測晶片220之該打線接合面垂直於封裝基板210之該引腳平面，或是說複數個接墊254與複數個接墊242分別處在相互垂直的兩個不同平面。
之後，在步驟330中，將第二加速度感測晶片270與該引腳平面接合，第二加速度感測晶片270與該引腳平面之間可透過任何導電或非導電性性接著劑225進行黏合，使得第二加速度感測晶片270可固定於該引腳平面上。第二加速度感測晶片270透過複數條銲線258將其之一打線接合面上的複數個接墊292，以銲線接合(wire-bonding)的技巧，接合至封裝基板210上之複數個接墊256。其中，第二加速度感測晶片270之該打線接合面平行於封裝基板210之該引腳平面。
第一加速度感測晶片220與第二加速度感測晶片270分別由封裝體230與280，以及基板240與290所組成。封裝體內部230與280分別包含有可進行至少一維以上之加速度感測的偵測機構以及相關積體電路。於一實施例中，第一加速度感測晶片220具備兩個感測方向，可用以進行Z軸方向與X軸方向的加速度偵測；而第二加速度感測晶片270則具備一個感測方向，可用以進行Y軸方向的加速度偵測。然而，在本發明其他實施例中，第一加速度感測晶片220可能僅能進行單一方向的加速度偵測，而第二加速度感測晶片270則可用以進行複數個方向的加速度偵測。以上組合與變化均屬本發明之範疇。但不論如何，第一加速度感測晶片220與第二加速度感測晶片270所具備的感測方向各自不同，如此一來，才得以使得多軸加速度感測裝置200具有多軸加速度感測的能力，進而對不同方向的加速度進行偵測。
另外，為了製造上的方便，第一加速度感測晶片220與第二加速度感測晶片270可為相同的晶片，其中，第一加速度感測晶片220與第二加速度感測晶片270同樣為可進行多個方向的加速度偵測的晶片。與接腳平面接合時，僅需透過將其中一加速度感測晶片(如：第一加速度感測晶片220)倒放至封裝基板210上並與該封裝基板210電性連接，且其中一者的部份接墊可不被接合至接腳平面上的接墊。也就是說，雖然第一加速度感測晶片220與第二加速度感測晶片270各自產生對應於 多個方向的加速度偵測結果，但並非有所的加速度偵測結果都是必須的。一般來說，三維加速度感測裝置僅需要三個方向的感測結果即可。
請參考第4圖與第5圖，其分別為本發明之多軸加速度感測裝置之第二實施例的結構圖以及其製作方法的流程圖，說明如下。在本實施例中，製作流程的初始步驟510將提供具有一引腳平面之封裝基板410，其中該引腳平面為接墊456所在之平面。接著，在步驟520中，將第一加速度感測晶片420與封裝基板410之該引腳平面接合。第一加速度感測晶片420可直接置放於該引腳平面上、透過翻轉後再置放於該引腳平面上，或者是以倒置的方式置放於該引腳平面上。再者，第一加速度感測晶片420之基板440的側面445具有複數個可銲接接點(未示出)，這些可銲接接點可透過銲錫，以銲接的方式與封裝基板410之複數個接墊(未示出)接合。第一加速度感測晶片420將透過銲錫而固定於該引腳平面上，封裝基板410之該引腳平面係垂直於第一加速度感測晶片420之基板440。之後，在步驟530中，將第二加速度感測晶片470與引腳平面接合，第二加速度感測晶片470與封裝基板410之該引腳平面可透過任何導電或非導電性性接著劑425進行接合。第二加速度感測晶片470透過複數條銲線458將其基板490上的複數個接墊492，以銲線接合(wire-bonding)的技巧，接合至封裝基板410上之複數個接墊456。其中，該引腳平面平行於第二加速度感測晶片470之基板490。
第一加速度感測晶片420與第二加速度感測晶片470分別由封裝體430與480，以及基板440與490所組成。封裝體430與480分別包含有可進行至少一維以上之加速度感測的偵測機構與相關積體電路。於一實施例中，第一加速度感測晶片420具備兩個感測方向，可用以進行Z軸方向與X軸方向的加速度偵測；而第二加速度感測晶片470具備一個感測方向，可用以進行Y軸方向的加速度偵測。然而，在本發明其他實施例中，第一加速度感測晶片420可能僅能進行單一方向的加速度 偵測，而第二加速度感測晶片470則可用以進行複數個方向的加速度偵測，以上組合與變化均屬本發明之範疇。
另外，為了製造上的方便，第一加速度感測晶片420與第二加速度感測晶片470可能為相同的晶片，其中，第一加速度感測晶片420與第二加速度感測晶片470同樣為可進行多個方向的加速度偵測的晶片。與接腳平面接合時，僅需透過將其中一加速度感測晶片(如：第一加速度感測晶片220)倒放至封裝基板210上並與該封裝基板210電性連接，且其中一者的部份接墊不會被接合至接腳平面上的接墊。也就是說，雖然第一加速度感測晶片420與第二加速度感測晶片470各自產生對應於多個方向的加速度偵測結果，但並非有所的加速度偵測結果都是必須的。一般來說，三維加速度感測裝置僅需要三個方向的加速度感測結果即可。
由以上說明可知，本發明藉由將傳統三軸整合的感測機構與相關積體電路分別實現於不同晶片中，再將這些晶片封裝成一感測裝置。由於感測機構與積體電路不再像傳統架構那般密集，故可解決傳統架構所面臨的問題，但同時又達到相同的技術效果。
200‧‧‧多軸加速度感測裝置
220、270‧‧‧加速度感測晶片
230、280‧‧‧封裝部
210、240、290‧‧‧基板
242、254、256、292‧‧‧接墊
252、258‧‧‧銲線
215、225‧‧‧接著劑

Claims (23)

  1. 一種多軸加速度感測裝置的製作方法，包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面垂直，包含：翻轉該第一加速度感測晶片；以及將翻轉後之該第一加速度感測晶片置放於該引腳平面上；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。
  2. 如申請專利範圍第1項之製作方法，其中將該第一加速度感測晶片設置於該引腳平面接合的步驟包含：透過複數條銲線將該第一加速度感測晶片的該打線接合面上之複數個接墊銲連接至該引腳平面上之複數個接墊。
  3. 如申請專利範圍第2項之製作方法，其中將該第一加速度感測晶片設置於該引腳平面接合的步驟包含：透過該第一加速度感測晶片之一基板的側面與該基板之間的接著劑使該第一加速度感測晶片固定於該基板上。
  4. 如申請專利範圍第1項之製作方法，其中該第一加速度感測晶片具有一第一感測方向與一第二感測方向，以及該第二加速度感測晶片具有一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  5. 如申請專利範圍第1項之製作方法，其中該第一加速度感測晶片具有一第一感測方向，以及該第二加速度感測晶片具有與一第二感測方向與一第三 感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  6. 如申請專利範圍第1項之製作方法，其中該第一加速度感測晶片與該第二加速度感測晶片為相同的晶片。
  7. 一種多軸加速度感測裝置的製作方法，包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面平行，包含：翻轉該第一加速度感測晶片；以及將翻轉後之該第一加速度感測晶片置放於該引腳平面上；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。
  8. 如申請專利範圍第7項之製作方法，其中將該第一加速度感測晶片設置於該引腳平面上的步驟包含：將該第一加速度感測晶片的該打線接合面上之複數個可銲接接點銲接至該引腳平面上之複數個接墊。
  9. 如申請專利範圍第8項之製作方法，其中將該第一加速度感測晶片設置於該引腳平面接合的步驟包含：透過該第一加速度感測晶片之該打線接合與該基板之間的銲錫使該第一加速度感測晶片固定於該基板上。
  10. 如申請專利範圍第7項之製作方法，其中該第一加速度感測晶片具有一 第一感測方向與一第二感測方向，以及該第二加速度感測晶片具有一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  11. 如申請專利範圍第7項之製作方法，其中該第一加速度感測晶片具有一第一感測方向，以及該第二加速度感測晶片具有與一第二感測方向與一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  12. 如申請專利範圍第7項之製作方法，其中該第一加速度感測晶片與該第二加速度感測晶片為相同的晶片。
  13. 一種多軸加速度感測裝置，包含：一基板，具有一引腳平面；一第一加速度感測晶片，設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面垂直；以及一第二加速度感測晶片，設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行，其中該第一加速度感測晶片與該第二加速度感測晶片為相同的晶片，且該第一加速度感測晶片與該第二加速度感測晶片中之一者的該打線接合面上，有部分接墊未與該引腳平面相連。
  14. 如申請專利範圍第13項之多軸加速度感測裝置，其中該第一加速度感測晶片的該打線接合面上之複數個接墊與該引腳平面上之複數個接墊透過複數條銲線而電性連接。
  15. 如申請專利範圍第14項之多軸加速度感測裝置，其中該第一加速度感測之一基板的側面與基板之間具有接著劑。
  16. 如申請專利範圍第13項之多軸加速度感測裝置，其中該第一加速度感測晶片具有一第一感測方向與一第二感測方向，以及該第二加速度感測晶片具有一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  17. 如申請專利範圍第13項之多軸加速度感測裝置，其中該第一加速度感測晶片具有一第一感測方向，以及該第二加速度感測晶片具有與一第二感測方向與一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  18. 一種多軸加速度感測裝置，包含：一基板，具有一引腳平面；一第一加速度感測晶片，設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面平行；以及一第二加速度感測晶片，設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行，其中該第一加速度感測晶片與該第二加速度感測晶片為相同的晶片，且該第一加速度感測晶片與該第二加速度感測晶片中之一者的該打線接合面上，有部分接墊未與該引腳平面相連。
  19. 如申請專利範圍第18項之多軸加速度感測裝置，其中該第一加速度感測晶片的該打線接合面上之複數個可銲接接點與該引腳平面上之複數個接墊之間透過銲錫而電性連接。
  20. 如申請專利範圍第18項之多軸加速度感測裝置，其中該第一加速度感測晶片具有一第一感測方向與一第二感測方向，以及該第二加速度感測晶片具有一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  21. 如申請專利範圍第18項之多軸加速度感測裝置，其中該第一加速度感測晶片具有一第一感測方向，以及該第二加速度感測晶片具有與一第二感測方向與一第三感測方向，該第一感測方向、該第二感測方向以及該第三感測方向彼此不同。
  22. 一種多軸加速度感測裝置的製作方法，包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面垂直，包含：將該第一加速度感測晶片倒置於該引腳平面上；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。
  23. 一種多軸加速度感測裝置的製作方法，包含：提供一基板，其中該基板具有一引腳平面；將一第一加速度感測晶片設置於該引腳平面上，其中該第一加速度感測晶片的一打線接合面與該引腳平面平行，包含：將該第一加速度感測晶片倒置於該引腳平面上；以及將一第二加速度感測晶片設置於該引腳平面上，其中該第二加速度感測晶片的一打線接合面與該引腳平面平行。
TW102105910A 2013-02-20 2013-02-20 多軸加速度感測裝置與相關製作方法 TWI475231B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102105910A TWI475231B (zh) 2013-02-20 2013-02-20 多軸加速度感測裝置與相關製作方法
US13/962,955 US9117871B2 (en) 2013-02-20 2013-08-09 Multi-axial acceleration sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102105910A TWI475231B (zh) 2013-02-20 2013-02-20 多軸加速度感測裝置與相關製作方法

Publications (2)

Publication Number Publication Date
TW201433795A TW201433795A (zh) 2014-09-01
TWI475231B true TWI475231B (zh) 2015-03-01

Family

ID=51350610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105910A TWI475231B (zh) 2013-02-20 2013-02-20 多軸加速度感測裝置與相關製作方法

Country Status (2)

Country Link
US (1) US9117871B2 (zh)
TW (1) TWI475231B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020211741A1 (de) * 2020-09-21 2022-03-24 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanischer Sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050109108A1 (en) * 2003-11-21 2005-05-26 Shyu-Mou Chen Multi-axis solid state accelerometer
TW201037772A (en) * 2008-11-19 2010-10-16 Miradia Inc Method and structure for forming a gyroscope and accelerometer
TW201129119A (en) * 2009-11-18 2011-08-16 Bse Co Ltd MEMS microphone package and packaging method
CN103288044A (zh) * 2011-02-25 2013-09-11 美新半导体（无锡）有限公司 精准集成三轴mems装置到基板的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025599B4 (de) * 2007-05-14 2013-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuste aktive Mikrostrukturen mit Direktkontaktierung zu einem Substrat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050109108A1 (en) * 2003-11-21 2005-05-26 Shyu-Mou Chen Multi-axis solid state accelerometer
TW201037772A (en) * 2008-11-19 2010-10-16 Miradia Inc Method and structure for forming a gyroscope and accelerometer
TW201129119A (en) * 2009-11-18 2011-08-16 Bse Co Ltd MEMS microphone package and packaging method
CN103288044A (zh) * 2011-02-25 2013-09-11 美新半导体（无锡）有限公司 精准集成三轴mems装置到基板的方法

Also Published As

Publication number Publication date
TW201433795A (zh) 2014-09-01
US20140231935A1 (en) 2014-08-21
US9117871B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
JP2014099591A (ja) ブリッジング・ブロックを使用したマルチチップ・モジュール接続
TWI646041B (zh) 微機械感測器裝置
JPS5892230A (ja) 半導体装置
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2008130932A (ja) 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した３次元実装モジュール
JP5131812B2 (ja) 半導体装置
TWI677072B (zh) 半導體裝置
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
TWI475231B (zh) 多軸加速度感測裝置與相關製作方法
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JPWO2009034983A1 (ja) 磁気センサモジュール
JP5154275B2 (ja) 磁気センサパッケージ
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
WO2009119346A1 (ja) 磁気センサパッケージ
TWI442488B (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
JP2013183083A (ja) 電子部品の製造方法
TWI673839B (zh) 矩形半導體封裝及其方法
KR20110124094A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
TWI541920B (zh) 打線結構之製法
US8222722B2 (en) Integrated circuit package and device
CN104034918A (zh) 多轴加速度传感装置与相关制作方法
CN207381402U (zh) 影像芯片的封装结构
TWM553053U (zh) 影像晶片之封裝結構
JP2007059548A (ja) 半導体チップおよび半導体装置
KR20110016017A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지