TWM553053U - 影像晶片之封裝結構 - Google Patents

Description

影像晶片之封裝結構

本創作涉及一種影像晶片之封裝結構。

按，目前的影像晶片封裝結構包括一電路板以及影像晶片，影像晶片利用覆晶技術(flip-chip)安裝於電路板表面上，然後將濾光片封裝於電路板上並相對於影像晶片，然而電路板較為柔軟而容易變形，在封裝製造時，容易導致電路板變形與損壞，因此即有相關業者以軟硬複合式電路板來封裝影像晶片與濾光片，此種作法具有下列缺失：

1、影像晶片為單一進行封裝，無法突破傳統晶片的封裝設計原則及尺寸的重現性，且對於無塵室的無塵等級、濕度與靜電等有著極高的要求，使得封裝良率及精度受到技術所限制，更導致成本無法有效降低。

2、影像晶片與濾光片皆設置於電路板同側，且因影像晶片不是晶圓來料以及覆晶工藝的限制，導致整體的封裝結構無法微型化，即厚度無法縮小。

本創作之主要目的乃在於，利用電路基板一次性的封裝多個影像感測晶片，有效的提高精度以及光學性能，並可大幅降低成本以及方便影像晶片系統化。

為達上述目的，本創作係設置有硬式之電路基板、複數個影像感測晶片與封裝體，電路基板係具有表面以及相對於表面之底面，且電路基板上間隔設置有複數個用以容置濾光片之鏤空部，各鏤空部係貫穿於電路基板之表面與底面；影像感測晶片具有表面與底面，其表面設置有感測區域，各影像感測晶片係位於電路基板之底面，且影像感測晶片之表面係以悍料連接於電路基板之底面，並透過悍料使影像感測晶片與電路基板形成電性連接，而各影像感測晶片之感測區域係正對於電路基板之各鏤空部；封裝體係以絕緣膠填充於電路基板之底面，將影像感測晶片包覆於封裝體內。

前述影像晶片之封裝結構，其中該影像感測晶片之底面設置有電子元件，電子元件包覆於封裝體內，且電子元件電性連接於電路基板。

前述影像晶片之封裝結構，其中該影像感測晶片之底面設置有電路板，電路板上設置有複數個電子元件，電子元件係透過電路板與電路基板形成電性連接。

前述影像晶片之封裝結構，其中該電子元件為微處理器或記憶體。

前述影像晶片之封裝結構，其中該電路基板係為多層式電路基板。

1‧‧‧電路基板

11‧‧‧表面

12‧‧‧底面

13‧‧‧鏤空部

14‧‧‧上焊墊

15‧‧‧下焊墊

2‧‧‧影像感測晶片

21‧‧‧表面

211‧‧‧感測區域

212‧‧‧焊墊

22‧‧‧底面

3‧‧‧封裝體

4‧‧‧濾光片

5‧‧‧悍料

6‧‧‧電子元件

7‧‧‧電路板

第一圖 係為本創作電路基板之外觀圖。

第二圖 係為本創作電路基板之剖面圖。

第三圖 係為本創作電路基板連接影像感測晶片之剖面圖。

第四圖 係為本創作封裝體封裝影像感測晶片後之剖面圖。

第五圖 係為本創作將濾光片設置於電路基板之剖面圖。

第六圖 係為本創作切割後形成單一影像晶片封裝體之剖面圖。

第七圖 係為本創作切割後形成影像晶片組封裝體之剖面圖。

第八圖 係為本創作於封裝後進行研磨之示意圖。

第九圖 係為本創作研磨後之剖面圖。

第十圖 係為本創作另一封裝方式之剖面圖(一)。

第十一圖 係為本創作另一封裝方式之剖面圖(二)。

第十二圖 係為本創作另一封裝方式之剖面圖(三)。

第十三圖 係為本創作再一封裝方式之剖面圖(一)。

第十四圖 係為本創作再一封裝方式之剖面圖(二)。

第十五圖 係為影像感測晶片之外觀圖。

請參閱第一圖至第七圖所示，由圖中可清楚看出，本創作包含有電路基板1、複數個影像感測晶片2以及封裝體3，其中：

該電路基板1為硬式多層電路板，係具有表面11以及相對於表面11之底面12，並於電路基板1上間隔設置有複數個鏤空部13，電路基板1之表面11於鏤空部13周緣設置有複數個上焊墊14，電路基板1之底面12於鏤空部13周緣設置有複數個下悍墊15，各鏤空部13係貫穿於電路基板1之表面11與底面12，且鏤空部13內設置有濾光片4。

該影像感測晶片2具有表面21與底面22，其表面21設置有 感測區域211，影像感測晶片2之表面21於感測區域211周緣設置有複數個焊墊212。

當本創作於實施時，係將影像感測晶片2之表面21以焊料5連接於電路基板1之底面12，並透過悍料5使影像感測晶片2之焊墊212與電路基板1之下焊墊15形成電性連接，且讓各影像感測晶片2之感測區域211分別正對於電路基板1之各鏤空部13；續以絕緣膠填充於電路基板1之底面12形成封裝體3，且使影像感測晶片2包覆於封裝體3內，再將電路基板1進行切割(如第六圖與第七圖)，使電路基板1、影像感測晶片2與封裝體3形成單一或成組(雙色)的影像晶片。再者，濾光片4可於封裝體3進行封裝前或封裝後設置，並不影響封裝進行。

由於利用單一電路基板1同時封裝複數個影像感測晶片2，因此可有效簡化製程以及降低製造成本，並可實現大數據的管理，且封裝體3於封裝影像感測晶片2時，係位於影像感測晶片2遠離感測區域211之另側，而可有效的防止感測區域211受到汙染。再者，藉由電路基板1容置濾光片4，更可降低整體厚度，有利於電子產品薄型化。

請參閱第八圖與第九圖所示，由圖中可清楚看出，由於利用單一電路基板1同時封裝複數個影像感測晶片2，因此容易進行定位，讓電路基板1進行切割前，可以先對封裝體3與影像感測晶片2進行研磨降低整體之厚度，待研磨完成後再進行切割，更加的降低整體厚度。

請參閱第十圖至第十二圖所示，由圖中可清楚看出，本創作在封裝體3對影像感測晶片2進行封裝前，先對影像感測晶片2 之底面22進行研磨，以降低影像感測晶片2之厚度，再於影像感測晶片2之底面22設置電子元件6，電子元件6係以打線方式電性連接電路基板1之下焊墊15，於封裝體3封裝時一起包覆於封裝體3內，而電子元件6可為微處理器、記憶體或散熱體，進而有利於影像晶片系統化。

請參閱第十三圖與第十四圖所示，由圖中可清楚看出，本創作係於影像感測晶片2之底面22設置有電路板7，並於電路板7上設置有複數個電子元件6，電子元件6可以焊接或是打線的方式電性連接於電路板7，電路板7再以打線方式與電路基板1之下焊墊15形成電性連接，同樣有利於影像晶片系統化。

請參閱第十四圖與第十五圖所示，由圖中可清楚看出，本創作影像感測晶片2之表面21所設置的焊墊212，是利用悍料5以焊接方式電性連接電路基板1之下焊墊15，因此影像感測晶片2之焊墊212可大幅縮小，使影像晶片製造廠實現焊墊212縮小至50um²~10um²甚至更小，在大幅度縮小焊墊212尺寸後，晶圓廠的單片晶圓的影像感測晶片2產出量也可獲得大幅度提高，而降低影像晶片成本，同時也使得影像封裝體尺寸超越習知封裝無法達成之尺寸縮小。

1‧‧‧電路基板

11‧‧‧表面

12‧‧‧底面

13‧‧‧鏤空部

14‧‧‧上焊墊

15‧‧‧下焊墊

2‧‧‧影像感測晶片

21‧‧‧表面

211‧‧‧感測區域

212‧‧‧焊墊

22‧‧‧底面

3‧‧‧封裝體

5‧‧‧焊料

Claims (8)

1. 一種影像晶片之封裝結構，包含有：硬式之電路基板1，係具有表面11以及相對於表面11之底面12，且電路基板1上間隔設置有複數個用以容置濾光片4之鏤空部13，各鏤空部13係貫穿於電路基板1之表面11與底面12；複數個影像感測晶片2，影像感測晶片2具有表面21與底面22，其表面21設置有感測區域211，各影像感測晶片2係位於電路基板1之底面12，且影像感測晶片2之表面21係以焊料5連接於電路基板1之底面12，並透過焊料5使影像感測晶片2與電路基板1形成電性連接，而各影像感測晶片2之感測區域211係正對於電路基板1之各鏤空部13；封裝體3，係以絕緣膠填充於電路基板1之底面12，將影像感測晶片2包覆於封裝體3內。
2. 如申請專利範圍第1項所述影像晶片之封裝結構，其中該影像感測晶片2之底面22設置有電子元件6，電子元件6包覆於封裝體3內，且電子元件6電性連接於電路基板1。
3. 如申請專利範圍第2項所述影像晶片之封裝結構，其中該電子元件6為微處理器。
4. 如申請專利範圍第2項所述影像晶片之封裝結構，其中該電子元件6為記憶體。
5. 如申請專利範圍第1項所述影像晶片之封裝結構，其中該影像感測晶片2之底面22設置有電路板7，電路板7上設置有複數個電子元件6，電子元件6係透過電路板7與電路基板1形成電 性連接。
6. 如申請專利範圍第5項所述影像晶片之封裝結構，其中該電子元件6為微處理器。
7. 如申請專利範圍第5項所述影像晶片之封裝結構，其中該電子元件6為記憶體。
8. 如申請專利範圍第1項所述影像晶片之封裝結構，其中該電路基板1係為多層式電路基板。