CN102037369B - 高温陶瓷芯片封装和在测板插座 - Google Patents
高温陶瓷芯片封装和在测板插座 Download PDFInfo
- Publication number
- CN102037369B CN102037369B CN200980118289.4A CN200980118289A CN102037369B CN 102037369 B CN102037369 B CN 102037369B CN 200980118289 A CN200980118289 A CN 200980118289A CN 102037369 B CN102037369 B CN 102037369B
- Authority
- CN
- China
- Prior art keywords
- socket
- bar shaped
- encapsulation
- base plate
- shaped encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
提供了一种能够接纳单块芯片到多块芯片的条形封装。导电路径在其上被印刷(或以其他方式整体成形)至封装的边缘，并且可以提供互补的插座与条形封装相结合以为测试电子设备提供电连接而无需使用封装引脚。条形封装可以由陶瓷或其他耐高温材料制成。条形封装可以具有至少一个“阱”位置，芯片或晶片可以在此被固定至条形封装。条带可以具有凹口，凹口被设置为用作各个芯片外壳(以及相关的整体成形的导电路径)之间的分离器。
Description
技术领域
本发明涉及的技术领域为用于可靠性测试和参数测试的测试芯片封装解决方案。具体地，本发明涉及一种系统，包括用于容纳芯片的条形封装和用于接纳封装的插座以使芯片被机械连接和电连接至用于可靠性测试和参数测试的测试设备。
背景技术
用于可靠性测试和参数测试的常规测试芯片封装解决方案要使用昂贵和复杂的能够与多种工业标准插座解决方案相配的接头。例如，接受300密耳或600密耳宽度封装的常见插座解决方案可能会在从4针到大于40针的范围内任意变化，并且由陶瓷材料构成以用于高温测试以及由塑料材料构成以用于非加温测试。
常规的封装解决方案在绝大多数情况下也只允许在每一个封装内安装单块芯片。这种每一个封装内单块芯片的结构不仅增加了总体测试过程的高成本，而且会造成相对大量的浪费。尽管部分用户会在低温下(例如低于125℃)进行测试时重复使用陶瓷封装，但是很多用户都会由于封装连接和焊接组合未知的可靠性而对此持怀疑态度。在高温测试期间很可能没有用户会重复使用已用过的封装，并且即使是在用户想要并且愿意重复使用封装时，由于封装在使用中可能很容易损坏，因此这样做也并不总是可行的。
我们现在参照图1并介绍使用双列直插式封装结构的常规封装层级测试装置100。封装通常包括单块芯片102，芯片102相应地可以包括多种不同的测试结构或装置。芯片102上的某些点例如通过焊接被电连接至封装105上的导电路径104。封装105上的导电路径104被电连接至封装中的引脚106，引脚106一旦插入插座(图1中未示出)内就成为芯片和插座的焊接之间的正常触点。
其中，插座用作封装和一块被称作“在测板(DUT板)”的测试设备之间的接口。例如，插座可以被永久固定至DUT板，这就使得组装在底板上的封装(例如设置为譬如图1中所示的封装)能够灵活地配装至DUT板或者从DUT板脱离。
图2示出了常规的插座202，被设置用于接纳底板上组装有芯片206的常规双列直插式封装204，例如图1中示出的封装。有多种不同的用于这种类型插座的解决方案。例如，图2中示出的插座202被设置用于接纳300密耳和600密耳类型的封装。尽管有多种不同的常规插座适用于各种温度、高插入力到零插入力、300密耳到600密耳以及无限的针数范围，但是在可靠性测试/参数测试中使用的插座通常都是基于如图所示工业标准的双列直插式封装(DIP)结构。
发明内容
根据一种应用，可以避免使用上述相对昂贵而又复杂的封装，而且可以使用多芯片、牢固并且便宜的封装和插座解决方案。
因此，例如在一个实施例中，提供了一种条形封装，其能够接纳单块芯片到多块芯片。条形封装即使不是比常规的封装解决方案更容易也是可以轻易地进行焊接、轻易地可重复使用也足够便宜以供一次性使用，并且能够在变为不可用之前承受相当程度的滥用。另外，导电路径可以在其上被印刷(或以其他方式整体成形)至封装的边缘，并且可以提供互补的插座与条形封装相结合以为测试电子设备提供电连接而无需使用封装引脚。这就改进了困扰多种现有插座设计的连通性问题，例如插座在接受大范围的条形封装宽度的同时自身仍然保持一致的宽度。
在一个实施例中，条形封装是由陶瓷或其他耐高温材料制成的条带。条形封装可以具有至少一个“阱”位置，芯片或晶片可以在此被固定至条形封装。条带可以具有凹口，凹口被设置为用作各个芯片外壳(以及相关的整体成形的导电路径)之间的分离器。
附图说明
图1示出了使用双列直插式封装结构的常规封装层级测试装置。
图2示出了常规的插座，被设置用于接纳底板上组装有芯片的常规双列直插式封装，例如图1中示出的封装。
图3a和3b示出了具有通往封装边缘的印刷导电路径的条形封装。
图4是示出了焊接或以其他方式连接至DUT板的插座的截面图。
图5a示出了一种系统，其中插座被连接至DUT板，并且条形封装被插入到插座内。
图5b是图5a中的一部分的放大视图，示出了插入到插座内的封装，并且还示出了两块焊接至封装的晶片。
图6示出了具有与其连接的插座并且还具有插入到插座内的条形封装的DUT板的剖面端视图。
具体实施方式
现在我们介绍条形封装和插座的一些详细示例，条形封装和插座相结合被设置用于将一块或多块晶片连接至DUT板用于可靠性测试和参数测试。
图3a和3b示出了条形封装300，具有通往封装300的边缘303的印刷导电路径302。导电路径302的印刷可以是一种作为工业常用过程的过程，并且正如名称所反映出的那样，可以是将导电材料例如黄金印刷到封装300的基底材料表面上的简单过程。取决于所用的材料，封装即使在多次高温循环之后也可以可靠地被重复使用。而且，在使用之后，可以从封装上清除构成导电路径的印刷导电材料并且根据用户定义来印刷新的导电路径。
在图3a和3b的示例中，设有两个阱304a和304b，每一个都被设置用于容纳焊接在其中的芯片。阱304a和304b被成形为使得可以保持一致的“芯片到陶瓷顶部”的高度。这就允许芯片焊接至封装300的位置处的接口保持平行于封装300的表面。在使用时，芯片上的各点例如通过焊接被电连接至封装300的导电路径302。
一个或多个凹口(图3a和3b中示出了一个凹口310)可以被设置用于提高封装300宽度的灵活性。例如，在图3a和3b中，条形封装是两个“单元”宽度，其中由凹口310隔开的单元被标注为306a和306b。每一个单元都包括一个芯片阱(例如单元306a含有芯片阱304a，而单元306b含有芯片阱304b)以及各自连接的导电路径。
如图4的截面图中所示，插座402可以被焊接或以其他方式连接至DUT板404。插座402可以由能够承受高温的材料制成。通常，适合用于插座402的材料是能够反映出给定测试温度需求的需要的一种材料。分离器406a，406b，…，406n以规则的间距对应于条形封装内互补的凹口(例如凹口310)从而形成以上参照图3介绍的“单元”宽度。由此，例如说如果插座被是指用于接纳六个单元的最大封装宽度，那么用户就具有使用在一到六个单元之间的任意宽度的条形封装或者累计不超过六个单元的任意单元组合的灵活性。
条形封装内的凹口被设置为与互补的插座中的分离器相结合有助于将封装上的导电路径与安装插座的DUT上的互补导电路径对齐，特别是在封装单元的总数量小于能够被插座/底板组合容纳的单元最大数量的情况下更是如此。例如，如果插座被设置用于接纳六个单元的最大封装宽度，并且用户希望使用仅具有单个单元宽度的条形封装，那么就可以用六个单一单元的条形封装与插座相配并且封装上的迹线可以与插座上的触点对齐。
图5a示出了一种系统，其中插座502被连接至DUT板504，并且条形封装506被插入到插座502内。DUT板504包括两个这样的插座502和封装506的组合。图5b是图5a中的一部分的放大视图，示出了插入到插座502内的封装506，并且还示出了两块焊接至封装506的晶片508a和508b。
图6示出了DUT板602的剖面端视图，具有与其连接的插座604并且还具有插入到插座604内的条形封装606(例如类似于图5中的封装506)。装在插座604内的弹簧线608不仅有助于封装606以及DUT板602和插座604的组合之间的机械连接，而且弹簧线608还提供了从封装606上的导电路径到DUT板602上对应的导电路径的电路。
借助封装上的导电路径延伸至插入插座内的边缘的结构，就不再需要可能较为脆弱的引脚。而且，更加牢固的边缘连接器触点是封装的连续延长段。
尽管图6示出了“九十度”类型的连接，但是在某些示例中连接也可以是垂直型的连接。因此，例如在垂直型连接的情况下，条形封装垂直于DUT板竖立而不是平行于DUT板平躺。在这两种情况的示例中，弹簧接触机构可以是类似的，正如其他应用中的连接和分隔机构可以采用的那样。采用垂直型连接，因为任何一侧都不会平躺在DUT板上，所以条形封装在两侧均可使用。
上述插座和封装系统实施例的优点包括重复使用陶瓷条带的能力。如果需要，用户可以选择从封装上去除导电路径，在将一块或多块新晶片焊接至封装之前可以重新印刷导电路径。由于整个表面都处于同一高度并且没有与之相关联的引脚，因此重新印刷的能力是有利的。封装边缘连接器部分上的导电路径部分也被包括在可以重新印刷的范围之内。
Claims (7)
1.一种用于至少一块芯片的参数测试的系统，包括：
底板，包括电子设备以将所述至少一块芯片对接至电子测试设备；
固定至底板的插座；和
至少一个条形封装，其中所述至少一个条形封装包括基底，基底具有在其上整体成形的多条导电路径，所述多条导电路径中的每一条都从所述至少一块芯片上的连接点直接连接至封装边缘处的对应点，
其中
插座构造成使所述至少一个条形封装能够以相对于底板基本平行的朝向插入到插座内，并且所述至少一个条形封装平躺在底板上，
所述至少一个条形封装和插座被设置为，在将封装边缘插入到插座的插孔内时，插座的触点不仅用于将封装上的导电路径电连接至底板上相应的导电路径，而且用于将封装机械连接至底板，并且
插座包括多个分离器，每一个分离器都被设置用于容纳所述至少一个条形封装的边缘部分内对应的凹口，以将封装边缘上的所述多条导电路径与底板上的导电路径对齐。
2.如权利要求1所述的系统，其中：
触点包括多个导电弹簧，每一个导电弹簧都用于将所述至少一个条形封装上的电子引脚电连接至底板上相应的导电路径，所述多个导电弹簧共同用于将所述至少一个条形封装机械连接至底板。
3.如权利要求1所述的系统，其中：
所述至少一块芯片是多块晶片；
所述至少一个条形封装是多个条形封装；并且
所述多个条形封装是少于所述多个晶片的封装，以使得所述多个条形封装中的至少一个条形封装被设置成容纳所述多个晶片中的多于一个的晶片。
4.如权利要求1所述的系统，其中：
整体成形在所述至少一个条形封装上的所述多条导电路径被印刷在所述至少一个条形封装上以在其上整体成形。
5.如权利要求1所述的系统，其中：
所述至少一个条形封装由陶瓷构成。
6.一种配置用于至少一块芯片的参数测试的系统的方法，包括：
提供底板，底板包括电子设备以将所述至少一块芯片对接至电子测试设备；
提供固定至底板的插座；和
提供至少一个条形封装，包括在其上整体成形多条导电路径，所述多条导电路径中的每一条都从所述至少一块芯片上的连接点连接至封装边缘处的对应点，
所述方法包括使所述至少一个条形封装和插座被设置为，在将封装边缘插入到插座的插孔内时，插座的触点不仅用于将封装上的导电路径电连接至底板上相应的导电路径，而且用于将封装机械连接至底板，并且插入插座内的所述至少一个条形封装是相对于底板基本平行的朝向，并且所述至少一个条形封装平躺在底板上，
其中插座包括多个分离器，每一个分离器都被设置成容纳所述至少一个条形封装边缘部分内对应的凹口，以将封装边缘上的所述多条导电路径与底板上的导电路径对齐。
7.如权利要求1所述的系统，其中：
插座的特征在于，插座第一侧上有插孔并且插座第二侧上有插孔，插座第二侧与插座第一侧相对；并且
插座被设置为使得条形封装能够被插入到插座第一侧的插孔内并且使得条形封装能够被插入到插座第二侧的插孔内。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/124935 | 2008-05-21 | ||
| US12/124,935 US7598760B1 (en) | 2008-05-21 | 2008-05-21 | High temperature ceramic die package and DUT board socket |
| PCT/US2009/044676 WO2009143243A1 (en) | 2008-05-21 | 2009-05-20 | High temperature ceramic die package and dut board socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102037369A CN102037369A (zh) | 2011-04-27 |
| CN102037369B true CN102037369B (zh) | 2014-08-13 |
Family
ID=41128429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980118289.4A Active CN102037369B (zh) | 2008-05-21 | 2009-05-20 | 高温陶瓷芯片封装和在测板插座 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7598760B1 (zh) |
| JP (1) | JP5199460B2 (zh) |
| KR (1) | KR101157366B1 (zh) |
| CN (1) | CN102037369B (zh) |
| DE (1) | DE112009001252T5 (zh) |
| MY (1) | MY155849A (zh) |
| TW (1) | TWI330255B (zh) |
| WO (1) | WO2009143243A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888951B2 (en) * | 2009-02-10 | 2011-02-15 | Qualitau, Inc. | Integrated unit for electrical/reliability testing with improved thermal control |
| CN103837810A (zh) * | 2012-11-27 | 2014-06-04 | 江苏绿扬电子仪器集团有限公司 | 测试不同封装形式晶体管特性的装置 |
| CN107942223A (zh) * | 2016-10-12 | 2018-04-20 | 肖敏 | 用于芯片测试和编程的装置及其制造方法 |
| KR101885462B1 (ko) * | 2017-02-17 | 2018-08-03 | 한국기술교육대학교 산학협력단 | 회로 시험용 전자키트 |
| KR102511698B1 (ko) | 2017-11-27 | 2023-03-20 | 삼성전자주식회사 | 반도체 패키지의 신호 속도 테스트 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049975A (en) * | 1992-09-16 | 2000-04-18 | Clayton; James E. | Method of forming a thin multichip module |
| US6191474B1 (en) * | 1997-12-31 | 2001-02-20 | Micron Technology, Inc. | Vertically mountable interposer assembly and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917855B2 (ja) | 1977-01-05 | 1984-04-24 | 松下電器産業株式会社 | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 |
| JPS58159360A (ja) | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 半導体装置 |
| JPH0572268A (ja) * | 1991-09-10 | 1993-03-23 | Mitsubishi Electric Corp | テープボンデイング半導体装置の特性検査用治工具 |
| AU4857493A (en) * | 1992-09-16 | 1994-04-12 | James E. Clayton | A thin multichip module |
-
2008
- 2008-05-21 US US12/124,935 patent/US7598760B1/en active Active
-
2009
- 2009-05-20 JP JP2011510679A patent/JP5199460B2/ja active Active
- 2009-05-20 DE DE112009001252T patent/DE112009001252T5/de not_active Ceased
- 2009-05-20 MY MYPI2010005090A patent/MY155849A/en unknown
- 2009-05-20 WO PCT/US2009/044676 patent/WO2009143243A1/en active Application Filing
- 2009-05-20 CN CN200980118289.4A patent/CN102037369B/zh active Active
- 2009-05-20 KR KR1020107025387A patent/KR101157366B1/ko active IP Right Grant
- 2009-05-21 TW TW098116906A patent/TWI330255B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049975A (en) * | 1992-09-16 | 2000-04-18 | Clayton; James E. | Method of forming a thin multichip module |
| US6191474B1 (en) * | 1997-12-31 | 2001-02-20 | Micron Technology, Inc. | Vertically mountable interposer assembly and method |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI330255B (en) | 2010-09-11 |
| CN102037369A (zh) | 2011-04-27 |
| KR20110005261A (ko) | 2011-01-17 |
| JP2011521265A (ja) | 2011-07-21 |
| TW201013190A (en) | 2010-04-01 |
| US7598760B1 (en) | 2009-10-06 |
| MY155849A (en) | 2015-12-15 |
| JP5199460B2 (ja) | 2013-05-15 |
| WO2009143243A1 (en) | 2009-11-26 |
| DE112009001252T5 (de) | 2011-05-26 |
| KR101157366B1 (ko) | 2012-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| KR100295305B1 (ko) | 테스트용ｉｃ 소케트 | |
| US7285848B2 (en) | Carrier for stacked type semiconductor device and method of fabricating the same | |
| KR100393316B1 (ko) | 반도체디바이스시험장치 | |
| JP6478949B2 (ja) | パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット | |
| CN102037369B (zh) | 高温陶瓷芯片封装和在测板插座 | |
| US6255833B1 (en) | Method for testing semiconductor dice and chip scale packages | |
| JPH05196692A (ja) | 集積回路パッケージのテスト用のコネクタ・アセンブリ | |
| WO1998014998A1 (en) | Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication | |
| WO1998014998A9 (en) | Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication | |
| JPH10185947A (ja) | プローブ・アダプタ | |
| KR20090127797A (ko) | 전자 부품의 시험 장치용 부품 및 시험 방법 | |
| KR20170070831A (ko) | 인터페이스 구조 | |
| US5604445A (en) | Apparatus, and corresponding method, for stress testing semiconductor chips | |
| KR101095902B1 (ko) | 켈빈 테스트용 소켓 | |
| US7484968B2 (en) | Socket for an electrical tester | |
| KR101957961B1 (ko) | 소켓 보드 조립체 | |
| CN101009237A (zh) | 具有用于半导体封装的支撑的卡盘及组件 | |
| KR102287237B1 (ko) | 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이 | |
| JP2005539357A (ja) | ダイキャリア | |
| US4767983A (en) | Test fixture for electronic device packages | |
| KR101173948B1 (ko) | 탐침 구조물 | |
| US7968989B2 (en) | Multi-package slot array | |
| KR100844486B1 (ko) | 반도체 칩 테스트 소켓 | |
| KR20000043520A (ko) | 테스트 캐리어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |