KR101157366B1 - 고온 세라믹 다이 패키지 및 ｄｕｔ 보드 소켓 - Google Patents

고온 세라믹 다이 패키지 및 ｄｕｔ 보드 소켓 Download PDF

Info

Publication number
KR101157366B1
KR101157366B1 KR1020107025387A KR20107025387A KR101157366B1 KR 101157366 B1 KR101157366 B1 KR 101157366B1 KR 1020107025387 A KR1020107025387 A KR 1020107025387A KR 20107025387 A KR20107025387 A KR 20107025387A KR 101157366 B1 KR101157366 B1 KR 101157366B1
Authority
KR
South Korea
Prior art keywords
package
socket
board
edge
dies
Prior art date
Application number
KR1020107025387A
Other languages
English (en)
Other versions
KR20110005261A (ko
Inventor
토마스 지. 벤싱
아달베르토 엠. 라미레즈
젠스 울만
쟈콥 허쉬만
로버트 제이. 실비아
마우리스 씨. 에반스
Original Assignee
퀘리타우, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀘리타우, 인크. filed Critical 퀘리타우, 인크.
Publication of KR20110005261A publication Critical patent/KR20110005261A/ko
Application granted granted Critical
Publication of KR101157366B1 publication Critical patent/KR101157366B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Abstract

하나의 다이에서 복수의 다이까지를 수용할 수 있는 스트립-형상의 패키지(strip-shaped package)가 제공된다. 패키지 상에 전도 경로(conduction path)가 패키지의 에지까지 인쇄(또는 그 밖의 다른 방식으로 패키지 상에 일체로 형성)될 수 있으며, 상기 스트립-형상의 패키지와 조합되어, 패키지의 도선(lead)을 사용하지 않고 테스트 전자소자까지의 전기적 연결을 제공하는 상보적 소켓이 제공될 수 있다. 스트립-형상의 패키지는 세라믹, 또는 그 밖의 다른 온도 저항 물질로 만들어진 스트립이다. 상기 스트립-형상의 패키지는 하나 이상의 “웰(well)”을 가질 수 있으며, 상기 “웰”에서 하나 이상의 다이가 스트립-형상의 패키지에 부착될 수 있다. 상기 스트립은 개별 다이 하우징(그리고 관련 일체 형성된 전도 경로) 간 분리기로서 기능하도록 구성된 홈을 가질 수 있다.

Description

고온 세라믹 다이 패키지 및 ＤＵＴ 보드 소켓{HIGH TEMPERATURE CERAMIC DIE PACKAGE AND DUT BOARD SOCKET}
본 발명은 신뢰성 및 파라미터 테스트를 위한 테스트 다이 패키징 솔루션 분야에 속한다. 특히, 본 발명은 다이를 고정하기 위한 스트립 형상의 패키지를 포함하는 시스템에 관한 것이며, 상기 다이가 신뢰성 및 파라미터 테스트를 위한 테스트 기기에 기계적으로, 그리고 전자적으로도 연결되도록 상기 패키지를 수용하기 위한 소켓에 관한 것이다.
신뢰성 및 파라미터 테스트를 위한 종래의 테스트 다이 패키징 솔루션은, 많은 산업 표준 소켓 솔루션과 조화될 수 있는 고가의 복잡한 베셀(vessel)을 이용한다. 예를 들어, 일반적인 소켓 솔루션은 300밀(mil), 또는 600밀의 폭을 갖는 패키지를 수용하며, 4-핀에서 40이상의 핀까지 그 범위를 가질 수 있으며, 고온 테스트를 위한 세라믹 물질과 온도 가속 테스트가 아닌 테스트를 위한 플라스틱 물질로 구성된다.
종래의 패키징 솔루션은, 가장 일반적인 경우에서, 패키지 당 하나의 다이(single die per package)의 장착만 가능하게 한다. 이러한 패키지 당 단일 다이 구성은 전체 테스트 프로세스의 높은 비용을 추가시킬 뿐 아니라, 비교적 많은 양의 폐기물을 초래한다. 일부 사용자가 저온(가령, 125℃ 이하의 온도)에서 테스트할 때, 세라믹 패키지를 재활용할 지라도, 많은 사용자가 패키지 연결 및 접합 조합의 알려지지 않은 신뢰성 때문에, 실제 사용에 의심을 품는다. 어떠한 사용자도 고온 테스트 동안 사용된 패키지를 재활용하지 않을 가능성이 높다. 심지어, 사용자가 패키지를 재활용하길 원하고 의도할 때조차, 패키지가 사용 중 손상되기 쉽기 때문에, 패키지를 재활용하는 것이 항상 가능하지도 않다.
지금부터 도 1을 참조하여, 이중 인-라인 패키지(dual in-line package) 구성을 이용하는 종래의 패키지 레벨 테스트 장치(100)에 대해 기재한다. 일반적으로, 상기 패키지는 하나의 단일 다이(102)를 포함하고, 상기 다이(102)는 복수의 서로 다른 테스트 구조물(또는 장치)을 포함할 수 있다. 다이(102) 상의 특정 포인트들은 패키지(105) 상의 전도성 경로(104)에, 전기적으로(예를 들어, 본딩(bonding)에 의해) 연결된다. 상기 패키지(105) 상의 상기 전도 경로(104)는 패키지의 도선(106)으로 전기적으로 연결되며, 소켓(도 1에 도시되지 않음)으로 삽입될 때, 상기 도선(106)은 다이의 본딩부와 소켓 사이의 일반적인 접촉점이 된다.
소켓은, 패키지와 “DUT 보드(Device Under Test board)”라고 불리는 하나의 테스트 기기 간의 인터페이스로서 기능한다. 예를 들어 소켓은 DUT 보드에 영구적으로 부착될 수 있으며, 이로 인해, (가령 도 1에서 도시된 것처럼 구성된) 채워진 패키지도 유연하게, DUT 보드에 접속하고, DUT 보드로부터 분리될 수 있다.
도 2는 다이(206)로 채워진 종래의 이중 인-라인 패키지(204)(가령, 도 1에서 도시된 패키지)를 수용하도록 구성된 종래의 소켓(202)을 도시한다. 이러한 유형의 소켓을 위한 여러 가지 많은 솔루션이 있다. 예를 들어, 도 2에서 도시된 소켓(202)은 300밀(mil)형 패키지와 600밀(mil)형 패키지를 모두 수용하도록 구성된다. 다양한 온도, 고삽입력(high insertion force) 내지 무삽입력(zero insertion force), 300밀(mil) 내지 600밀(mil), 무한 범위의 핀 수에 적합한 여러 다른 종래의 소켓이 존재할지라도, 신뢰성/파라미터 테스트에서 사용되는 소켓은 산업 표준 이중 인-라인 패키지(DIP) 구성을 기초로 하는 것이 일반적이다.
본 발명의 하나의 양태에 따르면, 앞서 언급된 비교적 비싸고 복잡한 패키지가 피해질 수 있으며, 복수의 다이, 견고하고 저렴한 패키지 및 소켓 솔루션이 사용될 수 있다.
따라서 예를 들자면, 하나의 실시예에서, 하나의 다이에서 복수의 다이까지를 수용할 수 있는 스트립-형상의 패키지(strip-shaped package)가 제공된다. 상기 스트립-형상의 패키지는, 종래의 패키지 솔루션만큼 본딩(bonding)하기 용이하고, 쉽게 재활용 가능하지만 폐기하기에 충분히 저렴하며, 사용 불가능 상태가 되기 전까지 사용되는 것을 견딜 수 있다. 덧붙이자면, 패키지 상에 전도 경로(conduction path)가 패키지의 에지까지 인쇄(또는 그 밖의 다른 방식으로 패키지 상에 일체로 형성)될 수 있으며, 상기 스트립-형상의 패키지와 조합되어, 패키지의 도선(lead)을 사용하지 않고 테스트 전자소자까지의 전기적 연결을 제공하는 상보적 소켓이 제공될 수 있다. 이는 대다수의 기존 소켓 설계에서 성가신 연결성 문제를 개선한다. 가령, 소켓이, 자신 자체는 균일한 폭을 유지하면서, 다양한 폭의 스트립-형상의 패키지를 수용함으로써, 개선한다.
본 발명의 하나의 실시예에서, 스트립-형상의 패키지는 세라믹, 또는 그 밖의 다른 온도 저항 물질로 만들어진 스트립이다. 상기 스트립-형상의 패키지는 하나 이상의 “웰(well)”을 가질 수 있으며, 상기 “웰”에서 하나 이상의 다이가 스트립-형상의 패키지에 부착될 수 있다.
상기 스트립은 개별 다이 하우징(그리고 관련 일체 형성된 전도 경로) 간 분리기로서 기능하도록 구성된 홈을 가질 수 있다.
도 1은 이중 인-라인 패키지 구성을 이용하는 종래의 패키지 레벨 테스트 장치를 도시한다.
도 2는 다이로 채워진 종래의 이중 인-라인 패키지(가령, 도 1에서 도시된 것)를 수용하도록 구성된 종래의 소켓 구성을 도시한다.
도 3a 및 3b는 패키지 에지까지 뻗어 있는 인쇄된 전도 경로를 갖는 스트립-형상의 패키지를 도시한다.
도 4는 DUT 보드에 본딩된, 또는 그 밖의 다른 방식으로 연결된 소켓을 도시하는 단면도이다.
도 5a는 소켓이 DUT 보드에 부착되어 있고 스트립-형상의 패키지가 상기 소켓에 삽입된 시스템을 도시한다.
도 5b는 도 5a의 일부분의 확대도이며, 여기서, 소켓으로 삽입된 패키지와 상기 패키지에 본딩된 2개의 다이가 나타난다.
도 6은 부착된 소켓과, 상기 소켓으로 삽입된 스트립-형상의 패키지를 갖는 DUT 보드의 절단면을 도시한다.
지금부터, 신뢰성 및 파라미터 테스트를 위해 하나 이상의 다이를 DUT 보드로 인터페이싱하도록 구성되는 스트립-형상의 패키지와 소켓의 상세한 예시를 기술하겠다.
도 3a 및 3b는 스트립-형상의 패키지(300)를 도시하며, 상기 패키지(300)는 자신의 에지(303)까지 인쇄된 전도 경로(302)를 갖는다. 상기 전도 경로(302)의 인쇄는 공업 분야에서 일반적인 프로세스일 수 있으며, 용어가 의미하는 바와 같이, 단순히 전도 물질(가령, 금)을 패키지(300)의 기판 물질의 표면 위에 인쇄하는 프로세스일 수 있다. 물질에 따라서, 고온 사이클을 여러 번 지난 후에도, 패키지는 신뢰할 만하게 재사용될 수 있다. 덧붙여, 사용 후, 전도 경로를 구성하는 인쇄 전도 물질이 상기 패키지로부터 세정 제거될 수 있고, 사용자 정의에 따라 새로운 전도 경로가 인쇄될 수 있다.
도 3a 및 3b의 예시에서, 각각 본딩될 다이를 수용하도록 구성되는 2개의 웰(304a 및 304b)이 제공된다. 균일한 “다이에서 세라믹의 상부까지” 높이가 유지되도록, 상기 웰(304a 및 304b)은 형성된다. 이로써, 다이가 패키지(300)에 부착되는 부분인 경계부(interface)가 패키지(300)의 표면에 평행하게 유지될 수 있다. 사용 중에, 다이 상의 포인트들은 전기적으로(가령, 본딩에 의해) 패키지(300)의 전도 경로(302)로 연결된다.
패키지(300) 폭의 유연성을 촉진하기 위해 하나 이상의 홈(notch)이 제공될 수 있다. 예를 들면, 도 3a 및 3b에서, 스트립-형상의 패키지는 2 유닛 폭을 가지며, 여기서 유닛들은 도면부호(306a) 및 (306b)으로서 표시되고, 홈(310)에 의해 서로 분리된다. 각각의 유닛은 하나씩의 다이 웰(die well)과(가령, 유닛(306a)은 다이 웰(304a)을 포함하고, 유닛(306b)은 다이 웰(304b)을 포함함), 각각의 연계된 전도 경로를 포함한다.
도 4의 단면도에서 도시된 바와 같이, 소켓(402)은 DUT 보드(404)에 본딩되거나, 그 밖의 다른 방식으로 연결될 수 있다. 소켓(402)은 고온에 견딜 수 있는 물질로 만들어질 수 있다. 일반적으로, 소켓(402)용으로 적합한 물질은 주어진 테스트의 온도 요구사항의 요구를 반영하는 물질이다. 분리기(separator)(406a, 406b, ..., 406n)는 스트립-형상의 패키지의 상보적 홈(가령, 홈(310))에 대응하며, 도 3과 관련하여 앞서 설명된 “유닛” 폭을 형성하기 위해 규칙적인 간격을 두고 위치한다. 따라서 예를 들어, 6 유닛의 최대 패키지 폭을 수용하도록 소켓이 구성되는 경우, 사용자는 1 유닛 폭에서 6 유닛 폭까지 중 임의의 유닛 폭의 스트립-형상의 패키지를 이용하거나, 다 합쳐 6 유닛 이하가 되는 조합의 스트립-형상의 패키지를 유연하게 이용할 수 있다.
스트립-형상의 패키지의 홈이 상보적 소켓의 분리기에 관련하여 구성되어, 특히, 패키지의 유닛의 총 개수가, 소켓/보드 결합물이 수용할 수 있는 유닛의 최대 개수보다 적은 경우에, 패키지 상의 전도 경로를, 소켓이 장착되는 DUT 상의 상보적 전도 경로와 정렬하는 것을 촉진한다. 예를 들어, 소켓이 최대 6 유닛의 패키지 폭을 수용하도록 구성되어 있고 사용자가 단 1 유닛 폭을 갖는 스트립-형상의 패키지를 사용하기를 원하는 경우, 상기 소켓에, 상기 1 유닛 폭의 스트립-형상의 패키지 6개가 맞물릴 수 있으며, 패키지 상의 트레이스(trace)는 소켓 상의 접촉부(contact)와 정렬될 것이다.
도 5a는 소켓(502)이 DUT 보드(504)에 부착되고, 스트립-형상의 패키지(506)가 소켓(502)으로 삽입되는 시스템을 도시한다. 상기 DUT 보드(504)는 이러한 소켓(502)과 패키지(506) 결합물을 2개 포함한다. 도 5b는 도 5a의 일부분의 확대도이며, 여기서 소켓(502)에 삽입된 패키지(506)가 도시되며, 또한 패키지(506)로 본딩된 2개의 다이(508a 및 508b)가 도시된다.
도 6은 소켓(604)이 부착되어 있는 DUT 보드(602)의 절단면을 도시하며, 여기서 DUT 보드(602)는 소켓(604)에 삽입되는 스트립-형상의 패키지(606)(예를 들어, 도 5의 패키지(506))를 갖는다. 소켓(604) 내부에 하우징되는 스프링 와이어(608)는 패키지(606)와 DUT 보드(602)/소켓(604)의 결합물 간의 기계적 연결을 촉진할 뿐 아니라, 상기 스프링 와이어(608)는 패키지(606) 상의 전도 경로로부터 DUT 보드(602) 상의 대응하는 전도 경로까지의 전기적 경로를 제공하기도 한다.
상기 패키지 상의 전도 경로가, 소켓에 삽입되는 에지까지 뻗어 있는 구성에서는, 잠재적으로 파손될 수 있는 도선(lead)이 필요하지 않다. 오히려, 더 견고한 에지 커넥터의 접촉점이 패키지의 연속적 확장이 된다.
도 6은 “90도(ninety degree)”형 연결을 도시하지만, 일부 예에서, 이러한 연결은 수직형 연결일 수 있다. 따라서 예를 들어, 수직형 연결의 경우, 상기 스트립-형상의 패키지는, DUT 보드에 평행하게 놓이기 보다는, DUT 보드와 수직을 이루며 서있게 된다. 어느 경우의 예를 들더라도, 스프링 접촉 메커니즘은, 연결 및 간격유지(spacing) 메커니즘의 또 다른 형태일 수 있기 때문에, 서로 유사할 수 있다. 수직형 연결을 이용하여, 양 측부 상에서 스트립-형상의 패키지가 이용될 수 있다. 어느 측부도 DUT 보드에 평평하게 놓이지 않을 것이기 때문이다.
본원에서 기재된 소켓 및 패키지 시스템의 실시예의 이점의 예로는 세라믹 스트립을 재사용할 수 있다는 것이 있다. 사용자는 원할 때 패키지에서 전도 경로를 제거하기를 선택할 수 있으며, 하나 이상의 새로운 다이를 패키지에 본딩하기 전에 전도 경로가 재-인쇄(re-print)되도록 할 수 있다. 이러한 재-인쇄 능력은 전체 표면이 균일한 높이로 있고, 번거로운 어떠한 도선(lead)도 없다는 것으로 인해 촉진된다. 예를 들어, 패키지의 에지 커넥터 부분 상의 전도 경로의 일부분이 재-인쇄될 수 있다.

Claims (8)

  1. 다이(508a, 508b)의 파라미터 테스트(parametric test)용 시스템에 있어서, 상기 시스템은
    다이(508a, 508b)를 전자소자 테스트 기기로 인터페이싱하기 위한 전자소자를 포함하는 보드(board)(404; 504)와,
    상기 보드(404; 504)에 부착된 소켓(socket)(402; 502)과,
    상기 다이를 포함하는 패키지(package)(300; 506)로서, 상기 패키지는 복수의 전도 경로(302)가 일체로 형성되어 있는 기판을 포함하며, 상기 복수의 전도 경로(302) 각각에 의해, 상기 다이의 접속점(connecting point)이 패키지(300; 506)의 에지(303)에 위치하는 대응점으로 직접 연결되는 특징의 상기 패키지(300; 506)
    를 포함하며,
    패키지(300; 506)가 상기 보드(404; 504)에 평행하게 놓이기 위해, 패키지(300; 506)의 에지(303)가 보드(404)에 평행인 배향으로 상기 소켓(402; 502)의 수용부(receptacle)에 삽입되도록 소켓(402; 402)이 구성되며, 상기 소켓의 수용부에 삽입되는 패키지(300; 506)의 에지(303)에, 다이의 접속점과 직접 연결되는 복수의 전도 경로의 접속점이 위치하고,
    패키지(300; 506)의 에지(303)가 소켓(402; 502)의 수용부(receptacle)로 삽입될 때, 소켓(402; 502)의 접촉부가 패키지(300; 506) 상의 전도 경로(302)를 보드(404) 상의 각각의 전도 경로로 전기적으로 연결하면서, 상기 패키지(300; 506)를 보드(404; 504)에 기계적으로도 연결하도록, 상기 패키지와 소켓이 구성되며,
    상기 소켓(402; 502)은 복수의 분리기(separator)(406)를 포함하는데, 각각의 분리기(406)는 상기 패키지(300; 506)의 에지(303)에 위치하는 대응하는 홈(notch)(310)에 순응하도록 구성되어서, 상기 패키지(300); 506의 에지(303) 상의 복수의 전도 경로가 상기 보드 상의 전도 경로에 대해 정렬되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  2. 제 1 항에 있어서,
    상기 소켓의 접촉부는 복수의 전도성 스프링(608)을 포함하며, 각각의 전도성 스프링(608)은 패키지 상의 전도 경로를, 보드 상의 각각의 전도 경로로 전기적으로 연결하고, 상기 복수의 전도성 스프링(608)은 상기 보드로 패키지를 기계적으로 연결하는 기능을 수행하는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  3. 제 1 항에 있어서,
    상기 다이는 복수의 다이이고,
    상기 패키지는 복수의 패키지이며,
    상기 복수의 패키지는 상기 복수의 다이보다 더 적은 개수로 존재해서, 상기 복수의 패키지 중 하나의 패키지가, 상기 복수의 다이 중 둘 이상의 다이를 수용하도록 구성되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  4. 제 1 항에 있어서,
    상기 소켓은 복수의 분리기(406)를 포함하며, 각각의 분리기(406)는 패키지의 에지의 홈(notch)(310)에 순응하도록 구성되어, 패키지의 에지 상의 복수의 전도 경로가 상기 보드 상의 전도 경로에 정렬되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  5. 제 1 항에 있어서,
    상기 패키지에 일체로 형성된 복수의 전도 경로는, 인쇄에 의해, 상기 패키지에 일체로 형성되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  6. 제 1 항에 있어서,
    상기 패키지는 세라믹으로 이루어지는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
  7. 다이(die)의 파라미터 테스트용 시스템을 구성하는 방법에 있어서, 상기 방법은
    다이(508a, 508b)를 전자소자 테스트 기기로 인터페이싱하기 위한 전자소자(electronics)를 포함하는 보드(board)(404; 504)를 제공하는 단계와,
    상기 보드(404; 504)에 부착된 소켓(socket)(402; 502)을 제공하는 단계와,
    상기 다이(508a, 508b)를 포함하는 패키지(package)(300; 506)를 제공하는 단계로서, 상기 패키지는 복수의 전도 경로(302)가 일체로 형성되어 있는 기판을 포함하며, 상기 복수의 전도 경로(302) 각각에 의해, 상기 다이의 접속점(connecting point)이 패키지(300; 506)의 에지(303)에 위치하는 대응점으로 직접 연결되는 특징의, 상기 패키지(300; 506) 제공 단계
    를 포함하며,
    패키지(300; 506)의 에지(303)가 소켓(402; 502)의 수용부로 삽입될 때, 상기 소켓(402; 502)의 접촉부가 패키지(300; 506) 상의 전도 경로(302)를 보드(404; 504) 상의 각각의 전도 경로로 전기적으로 연결하면서, 패키지(300; 506)를 상기 보드(404; 504)로 기계적으로도 연결하며, 패키지(300; 506)가 보드(404; 504)에 대해 평행하게 놓이도록, 패키지(300; 506)가 보드(404; 504)에 평행한 배향으로 소켓(402; 502)에 삽입되도록, 상기 패키지와 소켓이 구성되고,
    상기 소켓(402; 502)은 복수의 분리기(406)를 포함하며, 각각의 분리기는 패키지의 에지에 있는 대응하는 홈(notch)(310)에 순응하도록 구성되어서, 상기 패키지(300; 506)의 에지(303) 상의 전도 경로가 상기 보드(404; 504) 상의 전도 경로에 정렬되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템을 구성하는 방법.
  8. 제 1 항에 있어서,
    상기 소켓(402; 502)은 자신의 제 1 측부 상에 위치하는 수용부(receptacle)와 자신의 제 2 측부 상에 위치하는 수용부를 포함하며, 상기 제 2 측부는 상기 제 1 측부의 반대편에 위치하고,
    일부 패키지가 상기 소켓의 제 1 측부 상의 수용부로 삽입되고, 일부 패키지는 상기 소켓의 제 2 측부 상의 수용부로 삽입되도록, 상기 소켓이 구성되는 것을 특징으로 하는 다이의 파라미터 테스트용 시스템.
KR1020107025387A 2008-05-21 2009-05-20 고온 세라믹 다이 패키지 및 ｄｕｔ 보드 소켓 KR101157366B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/124,935 2008-05-21
US12/124,935 US7598760B1 (en) 2008-05-21 2008-05-21 High temperature ceramic die package and DUT board socket
PCT/US2009/044676 WO2009143243A1 (en) 2008-05-21 2009-05-20 High temperature ceramic die package and dut board socket

Publications (2)

Publication Number Publication Date
KR20110005261A KR20110005261A (ko) 2011-01-17
KR101157366B1 true KR101157366B1 (ko) 2012-06-15

Family

ID=41128429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025387A KR101157366B1 (ko) 2008-05-21 2009-05-20 고온 세라믹 다이 패키지 및 ｄｕｔ 보드 소켓

Country Status (8)

Country Link
US (1) US7598760B1 (ko)
JP (1) JP5199460B2 (ko)
KR (1) KR101157366B1 (ko)
CN (1) CN102037369B (ko)
DE (1) DE112009001252T5 (ko)
MY (1) MY155849A (ko)
TW (1) TWI330255B (ko)
WO (1) WO2009143243A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888951B2 (en) * 2009-02-10 2011-02-15 Qualitau, Inc. Integrated unit for electrical/reliability testing with improved thermal control
CN103837810A (zh) * 2012-11-27 2014-06-04 江苏绿扬电子仪器集团有限公司 测试不同封装形式晶体管特性的装置
CN107942223A (zh) * 2016-10-12 2018-04-20 肖敏 用于芯片测试和编程的装置及其制造方法
KR101885462B1 (ko) * 2017-02-17 2018-08-03 한국기술교육대학교 산학협력단 회로 시험용 전자키트
KR102511698B1 (ko) 2017-11-27 2023-03-20 삼성전자주식회사 반도체 패키지의 신호 속도 테스트 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5385159A (en) 1977-01-05 1978-07-27 Matsushita Electric Ind Co Ltd Production of using semiconductor support and semiconductor device usingsemiconductor support
US4682207A (en) 1982-03-17 1987-07-21 Fujitsu Limited Semiconductor device including leadless packages and a base plate for mounting the leadless packages
US6049975A (en) 1992-09-16 2000-04-18 Clayton; James E. Method of forming a thin multichip module
US6191474B1 (en) 1997-12-31 2001-02-20 Micron Technology, Inc. Vertically mountable interposer assembly and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572268A (ja) * 1991-09-10 1993-03-23 Mitsubishi Electric Corp テープボンデイング半導体装置の特性検査用治工具
JP3424929B2 (ja) * 1992-09-16 2003-07-07 クレイトン，ジェイムズ，イー． 薄マルチチップ・モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5385159A (en) 1977-01-05 1978-07-27 Matsushita Electric Ind Co Ltd Production of using semiconductor support and semiconductor device usingsemiconductor support
US4682207A (en) 1982-03-17 1987-07-21 Fujitsu Limited Semiconductor device including leadless packages and a base plate for mounting the leadless packages
US6049975A (en) 1992-09-16 2000-04-18 Clayton; James E. Method of forming a thin multichip module
US6191474B1 (en) 1997-12-31 2001-02-20 Micron Technology, Inc. Vertically mountable interposer assembly and method

Also Published As

Publication number Publication date
WO2009143243A1 (en) 2009-11-26
DE112009001252T5 (de) 2011-05-26
JP5199460B2 (ja) 2013-05-15
MY155849A (en) 2015-12-15
TWI330255B (en) 2010-09-11
CN102037369A (zh) 2011-04-27
JP2011521265A (ja) 2011-07-21
CN102037369B (zh) 2014-08-13
US7598760B1 (en) 2009-10-06
KR20110005261A (ko) 2011-01-17
TW201013190A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
US5205741A (en) Connector assembly for testing integrated circuit packages
US4843313A (en) Integrated circuit package carrier and test device
US6435882B1 (en) Socketable flexible circuit based electronic device module and a socket for the same
KR101157366B1 (ko) 고온 세라믹 다이 패키지 및 ｄｕｔ 보드 소켓
US4222622A (en) Electrical connector for circuit board
KR20130111066A (ko) 반도체 칩 패키지 테스트 소켓
CN112154327A (zh) 保护具有电极连接件的纳米孔阵列免受静电放电的影响
US5604445A (en) Apparatus, and corresponding method, for stress testing semiconductor chips
US4629267A (en) Circuit terminating device
KR101003078B1 (ko) 필름형 패키지를 테스트하기 위한 프로브 카드
JP3604233B2 (ja) 検査用ヘッド
US20110223780A1 (en) Electrical connector for connecting an adaptor board or electrical component to a main printed circuit board
JPWO2005069447A1 (ja) 電気的接続装置
CN108029209B (zh) 紧凑型电子系统及包括这种系统的设备
CN104842661A (zh) 打印设备、打印材料容器及其芯片、前两者的电连接结构
US9780470B2 (en) Contact device system
US20110241714A1 (en) Resistive probing tip system for logic analyzer probing system
KR100621180B1 (ko) Ｐｃｂ용 커넥터
CN204820675U (zh) 打印设备、打印材料容器及其芯片、该打印设备与打印材料容器的电连接结构
KR100844486B1 (ko) 반도체 칩 테스트 소켓
US5800185A (en) Adapter with a support having a contacting device
JP5584032B2 (ja) 電気部品用ソケット
US6579106B1 (en) Electrical connecting structure of a tape carrier package for a LCD driver
JPH05288803A (ja) Ｉｃトレー
JPH0422315Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8