JPH05288803A - Ｉｃトレー - Google Patents
ＩｃトレーInfo
- Publication number
- JPH05288803A JPH05288803A JP9413192A JP9413192A JPH05288803A JP H05288803 A JPH05288803 A JP H05288803A JP 9413192 A JP9413192 A JP 9413192A JP 9413192 A JP9413192 A JP 9413192A JP H05288803 A JPH05288803 A JP H05288803A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- housed
- contact
- lead
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
- Packaging Frangible Articles (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ（集積回路装置）の製造工程に使用され
るＩＣトレーに関し、ＩＣの電気的特性試験をＩＣトレ
ーに収容したままの状態で実施し得るようにしてＩＣ試
験作業等の作業効率を向上させることを目的とする。 【構成】 ＩＣトレー20のＩＣ収容部45に収容されたＩ
Ｃ30のリード32に接触するパッド形成部２と当該ＩＣト
レー20の直下に配置される同一形状の他のＩＣトレー20
のＩＣ収容部45に収容されたＩＣ30のリード32に当接す
る電極形成部３をその両端部分に装備してなるコンタク
ト１と、前記パッド形成部２と電極形成部３を電気的か
つ機械的に結合する導電部４を装備してなる当該コンタ
クト１を保持した状態で前記他のＩＣトレー20のＩＣ収
容部45に遊嵌状態で係入する突起部10を装備し、当該Ｉ
Ｃトレー20の突起部10を前記他のＩＣトレー20のＩＣ収
容部45に係入させることにより、当該ＩＣトレー20のＩ
Ｃ収容部45に収容されたＩＣ30のリード32がコンタクト
１を介して前記他のＩＣトレー20のＩＣ収容部45に収容
されたＩＣ30のリード32と直列的に接続される構成を特
徴とする。
るＩＣトレーに関し、ＩＣの電気的特性試験をＩＣトレ
ーに収容したままの状態で実施し得るようにしてＩＣ試
験作業等の作業効率を向上させることを目的とする。 【構成】 ＩＣトレー20のＩＣ収容部45に収容されたＩ
Ｃ30のリード32に接触するパッド形成部２と当該ＩＣト
レー20の直下に配置される同一形状の他のＩＣトレー20
のＩＣ収容部45に収容されたＩＣ30のリード32に当接す
る電極形成部３をその両端部分に装備してなるコンタク
ト１と、前記パッド形成部２と電極形成部３を電気的か
つ機械的に結合する導電部４を装備してなる当該コンタ
クト１を保持した状態で前記他のＩＣトレー20のＩＣ収
容部45に遊嵌状態で係入する突起部10を装備し、当該Ｉ
Ｃトレー20の突起部10を前記他のＩＣトレー20のＩＣ収
容部45に係入させることにより、当該ＩＣトレー20のＩ
Ｃ収容部45に収容されたＩＣ30のリード32がコンタクト
１を介して前記他のＩＣトレー20のＩＣ収容部45に収容
されたＩＣ30のリード32と直列的に接続される構成を特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ（集積回路装置）の
製造工程に使用されるＩＣトレーに係り、特にＩＣの電
気的特性試験をＩＣトレーに収容したままの状態で実施
し得るようにしてＩＣ試験作業等の効率を向上させたＩ
Ｃトレーに関する。
製造工程に使用されるＩＣトレーに係り、特にＩＣの電
気的特性試験をＩＣトレーに収容したままの状態で実施
し得るようにしてＩＣ試験作業等の効率を向上させたＩ
Ｃトレーに関する。
【０００２】
【従来の技術】図４(a) と(b) はＩＣと従来のＩＣトレ
ーの一構造例を示す模式的斜視図である。
ーの一構造例を示す模式的斜視図である。
【０００３】従来のＩＣトレー40は、図４(b) に示すよ
うに、底板41上に直立する形で設けられた仕切壁42によ
って仕切られた複数のＩＣ収容部45を備えており、これ
ら各ＩＣ収容部45の中にＩＣ30を個別に収容する構造に
なっている。
うに、底板41上に直立する形で設けられた仕切壁42によ
って仕切られた複数のＩＣ収容部45を備えており、これ
ら各ＩＣ収容部45の中にＩＣ30を個別に収容する構造に
なっている。
【０００４】このＩＣトレー40は、図４(a) に示すよう
に、フラット形のパッケージ31の側面より平面的にリー
ド32を取り出したＳＯＰ（Small Outline Package ）型
のＩＣ，或いは図示しないＱＦＰ（Quad Frat Package
）型のＩＣを収容対象とするＩＣトレーである。な
お、このＩＣトレー40はプラスチック材（合成樹脂材）
等を用いて製作される。
に、フラット形のパッケージ31の側面より平面的にリー
ド32を取り出したＳＯＰ（Small Outline Package ）型
のＩＣ，或いは図示しないＱＦＰ（Quad Frat Package
）型のＩＣを収容対象とするＩＣトレーである。な
お、このＩＣトレー40はプラスチック材（合成樹脂材）
等を用いて製作される。
【０００５】
【発明が解決しようとする課題】最近のＩＣ30は、リー
ド32のファインピッチ化の影響で脆弱化していることか
ら、ＩＣ30をＩＣトレー40から取り出して試験装置側の
ソケット（図示せず）に実装する際にリード32を変形さ
せる等の２次的障害が屡々発生する。このリード32を変
形させてしまうとＩＣ30をプリント配線板（図示せず）
に実装する時に例えば半田付け不良等の原因となる。
ド32のファインピッチ化の影響で脆弱化していることか
ら、ＩＣ30をＩＣトレー40から取り出して試験装置側の
ソケット（図示せず）に実装する際にリード32を変形さ
せる等の２次的障害が屡々発生する。このリード32を変
形させてしまうとＩＣ30をプリント配線板（図示せず）
に実装する時に例えば半田付け不良等の原因となる。
【０００６】本発明は、ＩＣトレーに収容したままの状
態でＩＣの電気的試験を行い得るようなトレー構造にし
て試験効率を格段に向上させたＩＣトレーを実現しよう
とするものである。
態でＩＣの電気的試験を行い得るようなトレー構造にし
て試験効率を格段に向上させたＩＣトレーを実現しよう
とするものである。
【０００７】
【課題を解決するための手段】本発明によるＩＣトレー
は、図１に示すように、当該ＩＣトレー20のＩＣ収容部
45に収容されたＩＣ30のリード32に接触するパッド形成
部２と、図示しない他のＩＣトレー20のＩＣ収容部45に
収容されたＩＣ30のリード32に接触する電極形成部３を
その両端部分に装備してなるコンタクト１と、前記パッ
ド形成部２と電極形成部３を電気的，かつ機械的に結合
する導電部４を装備してなる当該コンタクト１を保持し
た状態で前記他のＩＣトレー20のＩＣ収容部45内に遊嵌
状態で係入する突起部10とを装備し、当該ＩＣトレー20
の突起部10を前記他のＩＣトレー20のＩＣ収容部45に係
入させることにより、当該ＩＣトレーのＩＣ収容部45に
収容されたＩＣ30のリード32が前記コンタクト１を介し
て前記他のＩＣトレー20のＩＣ収容部45に収容されたＩ
Ｃ30のリード32と直列的に接続される構成になってい
る。
は、図１に示すように、当該ＩＣトレー20のＩＣ収容部
45に収容されたＩＣ30のリード32に接触するパッド形成
部２と、図示しない他のＩＣトレー20のＩＣ収容部45に
収容されたＩＣ30のリード32に接触する電極形成部３を
その両端部分に装備してなるコンタクト１と、前記パッ
ド形成部２と電極形成部３を電気的，かつ機械的に結合
する導電部４を装備してなる当該コンタクト１を保持し
た状態で前記他のＩＣトレー20のＩＣ収容部45内に遊嵌
状態で係入する突起部10とを装備し、当該ＩＣトレー20
の突起部10を前記他のＩＣトレー20のＩＣ収容部45に係
入させることにより、当該ＩＣトレーのＩＣ収容部45に
収容されたＩＣ30のリード32が前記コンタクト１を介し
て前記他のＩＣトレー20のＩＣ収容部45に収容されたＩ
Ｃ30のリード32と直列的に接続される構成になってい
る。
【０００８】
【作用】このＩＣトレー20は、当該ＩＣトレー20のＩＣ
収容部45に収容されているＩＣ30のリード32と他のＩＣ
トレー20のＩＣ収容部45に収容されているＩＣ30のリー
ド32を電気的に接続するコンタクト１を装備しているこ
とから、これら各ＩＣトレー20を順次積み上げて最下段
に位置しているＩＣトレー20のコンタクト１を試験装置
50のテストピン51に接続すれば全てのＩＣトレーに収容
されているＩＣ30のリード32が各コンタクト１を介して
電気的，かつ直列的に試験装置50のテストピン51に接続
される。
収容部45に収容されているＩＣ30のリード32と他のＩＣ
トレー20のＩＣ収容部45に収容されているＩＣ30のリー
ド32を電気的に接続するコンタクト１を装備しているこ
とから、これら各ＩＣトレー20を順次積み上げて最下段
に位置しているＩＣトレー20のコンタクト１を試験装置
50のテストピン51に接続すれば全てのＩＣトレーに収容
されているＩＣ30のリード32が各コンタクト１を介して
電気的，かつ直列的に試験装置50のテストピン51に接続
される。
【０００９】従ってこのＩＣトレー20を使用するとＩＣ
30を収容したままで当該ＩＣ30の電気的試験を実施する
ことができる。
30を収容したままで当該ＩＣ30の電気的試験を実施する
ことができる。
【００１０】
【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図１(a) と(b) と(c) は本発明の一実施例を示す
模式的要部斜視図と要部側断面図と構成部材の一形状例
を示す斜視図、図２は本発明によるＩＣトレーの一使用
例を示す模式的要部側断面図、図３(a) と(b) は本発明
の一変形例を示す模式的要部側断面図と斜視図である
が、前記図４と同一部分にはそれぞれ同一符号を付して
いる。
する。図１(a) と(b) と(c) は本発明の一実施例を示す
模式的要部斜視図と要部側断面図と構成部材の一形状例
を示す斜視図、図２は本発明によるＩＣトレーの一使用
例を示す模式的要部側断面図、図３(a) と(b) は本発明
の一変形例を示す模式的要部側断面図と斜視図である
が、前記図４と同一部分にはそれぞれ同一符号を付して
いる。
【００１１】図１(a) と(b) と(c) に示すように、本発
明によるＩＣトレー20は、当該ＩＣトレー20のＩＣ収容
部45に収容されたＩＣ30のリード32に接触するパッド形
成部２と、当該ＩＣトレー20の直下に配置されている図
示しない同一形状の他のＩＣトレー20のＩＣ収容部45に
収容されたＩＣ30のリード32に接触する電極形成部３を
その両端部分に装備してなるコンタクト１と、前記パッ
ド形成部２と電極形成部３を電気的，かつ機械的に結合
する導電部４を装備してなる当該コンタクト１を保持し
た状態で前記他のＩＣトレー20のＩＣ収容部45内に遊嵌
状態で係入する突起部10とを装備し、当該突起部10を図
示しない他のＩＣトレーのＩＣ収容部45に係入させるこ
とにより、当該ＩＣトレーのＩＣ収容部45に収容されて
いるＩＣ30のリード32が前記コンタクト１を介して前記
他のＩＣトレー20のＩＣ収容部45に収容されているＩＣ
30のリード32と電気的，かつ直列的に接続されるような
構成になっている。
明によるＩＣトレー20は、当該ＩＣトレー20のＩＣ収容
部45に収容されたＩＣ30のリード32に接触するパッド形
成部２と、当該ＩＣトレー20の直下に配置されている図
示しない同一形状の他のＩＣトレー20のＩＣ収容部45に
収容されたＩＣ30のリード32に接触する電極形成部３を
その両端部分に装備してなるコンタクト１と、前記パッ
ド形成部２と電極形成部３を電気的，かつ機械的に結合
する導電部４を装備してなる当該コンタクト１を保持し
た状態で前記他のＩＣトレー20のＩＣ収容部45内に遊嵌
状態で係入する突起部10とを装備し、当該突起部10を図
示しない他のＩＣトレーのＩＣ収容部45に係入させるこ
とにより、当該ＩＣトレーのＩＣ収容部45に収容されて
いるＩＣ30のリード32が前記コンタクト１を介して前記
他のＩＣトレー20のＩＣ収容部45に収容されているＩＣ
30のリード32と電気的，かつ直列的に接続されるような
構成になっている。
【００１２】以下図２に基づいてこのＩＣトレーの一使
用例を説明する。図２に示すようにこのＩＣトレー20
は、試験装置50のテストピン51の上にコンタクト１の電
極形成部３を位置決めする形で第１段目のＩＣトレー20
を載置し、この１段目のＩＣトレー20のＩＣ収容部45の
中に突起部10を係入させる形で第２段目のＩＣトレー20
を載置し、さらにその上に第３段目，第４段目のＩＣト
レー20を順次載置していくこの操作により、第１段目の
ＩＣトレー20に収容されているＩＣ30のリード32は当該
第１段目のＩＣトレー20に設けられているコンタクト１
を介して試験装置50のテストピン51に接続され、第２段
目と第３段目のＩＣトレー20に収容されているＩＣ30の
リード32は、第１段目と第２段目と第３段目のＩＣトレ
ー20にそれぞれ設けられているコンタクト１と第１段目
と第２段目のＩＣトレー20内に収容されているＩＣ30の
リード32を介して試験装置50のテストピン51に接続され
る。
用例を説明する。図２に示すようにこのＩＣトレー20
は、試験装置50のテストピン51の上にコンタクト１の電
極形成部３を位置決めする形で第１段目のＩＣトレー20
を載置し、この１段目のＩＣトレー20のＩＣ収容部45の
中に突起部10を係入させる形で第２段目のＩＣトレー20
を載置し、さらにその上に第３段目，第４段目のＩＣト
レー20を順次載置していくこの操作により、第１段目の
ＩＣトレー20に収容されているＩＣ30のリード32は当該
第１段目のＩＣトレー20に設けられているコンタクト１
を介して試験装置50のテストピン51に接続され、第２段
目と第３段目のＩＣトレー20に収容されているＩＣ30の
リード32は、第１段目と第２段目と第３段目のＩＣトレ
ー20にそれぞれ設けられているコンタクト１と第１段目
と第２段目のＩＣトレー20内に収容されているＩＣ30の
リード32を介して試験装置50のテストピン51に接続され
る。
【００１３】本実施例はＩＣトレー20を４段積み重ねた
（第４段目のＩＣトレー20にはＩＣ30が収容されていな
い）場合を示すが、この方式は各ＩＣトレー20のＩＣ収
容部45に収容されたＩＣ30のリード32が各コンタクト１
を介して電気的，かつ直列的に試験装置50のテストピン
51に接続されることから、その積み重ね段数とは無関係
に各ＩＣトレー20に収容されているＩＣ30の電気的試験
をＩＣトレー20に収容した状態のままで実施することが
できる。
（第４段目のＩＣトレー20にはＩＣ30が収容されていな
い）場合を示すが、この方式は各ＩＣトレー20のＩＣ収
容部45に収容されたＩＣ30のリード32が各コンタクト１
を介して電気的，かつ直列的に試験装置50のテストピン
51に接続されることから、その積み重ね段数とは無関係
に各ＩＣトレー20に収容されているＩＣ30の電気的試験
をＩＣトレー20に収容した状態のままで実施することが
できる。
【００１４】なお、これらＩＣトレー20の本体部（コン
タクト１以外の部分）は電気的絶縁性を有するプラスチ
ック等で構成されていることからかなりの重量があるの
でＩＣ30のリード32とコンタクト１の圧接度，或いはコ
ンタクト１とテストピン51の圧接度が不足する恐れは無
いがその危険性がある時は最上段に位置しているＩＣト
レー20の上に適当な重量物を載せるようにすれば良い。
タクト１以外の部分）は電気的絶縁性を有するプラスチ
ック等で構成されていることからかなりの重量があるの
でＩＣ30のリード32とコンタクト１の圧接度，或いはコ
ンタクト１とテストピン51の圧接度が不足する恐れは無
いがその危険性がある時は最上段に位置しているＩＣト
レー20の上に適当な重量物を載せるようにすれば良い。
【００１５】次は図３(a) と(b) に基づいて本発明の一
変形例について説明する。図３(a) と(b) に示すよう
に、このＩＣトレー20Ａは、パッド形成部２と電極形成
部３上にそれぞれ導電性シート15を配置した変形コンタ
クト1Aを装備している。この導電性シート15は、合成ゴ
ム等の中に例えば銅，銀等の導電体を拡散させて導電性
を付与したものである。なお、この導電性シート15は接
着剤等を用いてパッド形成部２或いは電極形成部３に貼
付される。
変形例について説明する。図３(a) と(b) に示すよう
に、このＩＣトレー20Ａは、パッド形成部２と電極形成
部３上にそれぞれ導電性シート15を配置した変形コンタ
クト1Aを装備している。この導電性シート15は、合成ゴ
ム等の中に例えば銅，銀等の導電体を拡散させて導電性
を付与したものである。なお、この導電性シート15は接
着剤等を用いてパッド形成部２或いは電極形成部３に貼
付される。
【００１６】パッド形成部２と電極形成部３に導電性シ
ート15を備えたこの変形コンタクト1Aは、当該ＩＣトレ
ー20のＩＣ収容部45に収容されているＩＣ30のリード3
2，或いは下段に配置されているＩＣトレー20のコンタ
クト１に対して常に弾力的に接触することから、ＩＣ30
のリード32とコンタクト１間，或いはコンタクト１と試
験装置50のテストピン51間に接触不良を生じる危険性が
ない。
ート15を備えたこの変形コンタクト1Aは、当該ＩＣトレ
ー20のＩＣ収容部45に収容されているＩＣ30のリード3
2，或いは下段に配置されているＩＣトレー20のコンタ
クト１に対して常に弾力的に接触することから、ＩＣ30
のリード32とコンタクト１間，或いはコンタクト１と試
験装置50のテストピン51間に接触不良を生じる危険性が
ない。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によるＩＣトレーは、これを試験装置上に順次積み重ね
ることによって各ＩＣトレーに収容されているＩＣのリ
ードと試験装置のテストピンが直列的に接続される構造
になっていることから、当該ＩＣトレーの積み重ね段数
が増せば増すほど１回当たりのＩＣの試験個数が増加す
る。このため、当該ＩＣトレーを使用してＩＣの電気的
試験を行うと試験効率が著しく向上する。
によるＩＣトレーは、これを試験装置上に順次積み重ね
ることによって各ＩＣトレーに収容されているＩＣのリ
ードと試験装置のテストピンが直列的に接続される構造
になっていることから、当該ＩＣトレーの積み重ね段数
が増せば増すほど１回当たりのＩＣの試験個数が増加す
る。このため、当該ＩＣトレーを使用してＩＣの電気的
試験を行うと試験効率が著しく向上する。
【図１】 本発明の一実施例を示す模式的要部斜視図と
要部側断面図と構成部材の一形状例を示す斜視図であ
る。
要部側断面図と構成部材の一形状例を示す斜視図であ
る。
【図２】 本発明によるＩＣトレーの一使用例を示す模
式的要部側断面図である。
式的要部側断面図である。
【図３】 本発明の一変形例を示す模式的要部側断面図
と斜視図である。
と斜視図である。
【図４】 ＩＣと従来のＩＣトレーの一構造例を示す模
式的斜視図である。
式的斜視図である。
１ コンタクト 1A 変形コン
タクト ２ パッド形成部 ３ 電極形成
部 ４ 導電部 10 突起部 15 導電性シート 20，20Ａ，40
ＩＣトレー 30 ＩＣ 31 パッケー
ジ 32 リード 41 底板 42 仕切壁 45 ＩＣ収容
部 50 試験装置 51 テストピ
ン
タクト ２ パッド形成部 ３ 電極形成
部 ４ 導電部 10 突起部 15 導電性シート 20，20Ａ，40
ＩＣトレー 30 ＩＣ 31 パッケー
ジ 32 リード 41 底板 42 仕切壁 45 ＩＣ収容
部 50 試験装置 51 テストピ
ン
Claims (2)
- 【請求項１】 ＩＣの製造工程に使用されるＩＣトレー
であって、 当該ＩＣトレー(20)のＩＣ収容部(45)に収容されたＩＣ
(30)のリード(32)に接触するパッド形成部(2) と当該Ｉ
Ｃトレー(20)の下方に配置される同一形状の他のＩＣト
レー(20)のＩＣ収容部(45)に収容されたＩＣ(30)のリー
ド(32)に当接する電極形成部(3) をその両端部分に装備
してなるコンタクト(1) と、 前記パッド形成部(2) と電極形成部(3) を電気的，かつ
機械的に結合する導電部(4) を装備してなる当該コンタ
クト(1) を保持した状態で前記他のＩＣトレー(20)のＩ
Ｃ収容部(45)内に遊嵌状態で係入する突起部(10)とを装
備し、 当該ＩＣトレー(20)の突起部(10)を前記他のＩＣトレー
(20)のＩＣ収容部(45)に係入させることにより、当該Ｉ
Ｃトレー(20)のＩＣ収容部(45)に収容されたＩＣ(30)の
リード(32)が前記コンタクト(1) を介して前記他のＩＣ
トレー(20)のＩＣ収容部(45)に収容されたＩＣ(30)のリ
ード(32)と直列的に接続される構成を特徴とするＩＣト
レー。 - 【請求項２】 前記パッド形成部(2) と電極形成部(3)
に導電性と弾力性を有する導電性シート(15)を付設した
変形コンタクト(1A)を装備してなることを特徴とする請
求項１記載のＩＣトレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9413192A JPH05288803A (ja) | 1992-04-14 | 1992-04-14 | Ｉｃトレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9413192A JPH05288803A (ja) | 1992-04-14 | 1992-04-14 | Ｉｃトレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05288803A true JPH05288803A (ja) | 1993-11-05 |
Family
ID=14101854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9413192A Withdrawn JPH05288803A (ja) | 1992-04-14 | 1992-04-14 | Ｉｃトレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05288803A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400633A1 (de) * | 1994-01-12 | 1995-07-13 | Klein Schanzlin & Becker Ag | Mit Entlastungsöffnungen ausgestattetes Kreiselpumpenlaufrad aus Blech |
| WO1998007041A1 (fr) * | 1996-08-09 | 1998-02-19 | Advantest Corporation | Appareil d'essai de dispositifs a semi-conducteur |
| JP2015140205A (ja) * | 2014-01-29 | 2015-08-03 | アキム株式会社 | 搬送キャリア |
-
1992
- 1992-04-14 JP JP9413192A patent/JPH05288803A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400633A1 (de) * | 1994-01-12 | 1995-07-13 | Klein Schanzlin & Becker Ag | Mit Entlastungsöffnungen ausgestattetes Kreiselpumpenlaufrad aus Blech |
| WO1998007041A1 (fr) * | 1996-08-09 | 1998-02-19 | Advantest Corporation | Appareil d'essai de dispositifs a semi-conducteur |
| US6320398B1 (en) | 1996-08-09 | 2001-11-20 | Advantest Corporation | Semiconductor device testing apparatus |
| JP2015140205A (ja) * | 2014-01-29 | 2015-08-03 | アキム株式会社 | 搬送キャリア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5180976A (en) | Integrated circuit carrier having built-in circuit verification | |
| US5049813A (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
| US4688151A (en) | Multilayered interposer board for powering high current chip modules | |
| US3731254A (en) | Jumper for interconnecting dual-in-line sockets | |
| EP0107906B1 (en) | Socket for integrated circuit | |
| US4766371A (en) | Test board for semiconductor packages | |
| KR100393316B1 (ko) | 반도체디바이스시험장치 | |
| JP6478949B2 (ja) | パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット | |
| US6435882B1 (en) | Socketable flexible circuit based electronic device module and a socket for the same | |
| US5247246A (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
| EP0305951B1 (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
| US3447040A (en) | Micro-element carrier-connector | |
| US4629267A (en) | Circuit terminating device | |
| JP5199460B2 (ja) | ダイのパラメトリック試験のためのシステム及び方法 | |
| JPH05288803A (ja) | Ｉｃトレー | |
| US4767983A (en) | Test fixture for electronic device packages | |
| JP2819762B2 (ja) | Ｉｃソケット | |
| US3747046A (en) | Receptacle for large scale integrated circuit (l.s.i) package | |
| US4830622A (en) | Integrated circuit socket and board | |
| EP0051777A1 (en) | A process and apparatus to check the presence and/or efficiency of microcomponents during the assembling thereof on printed circuit boards | |
| KR200147597Y1 (ko) | 테스트 지그 | |
| JP3256455B2 (ja) | ソケット | |
| KR100621180B1 (ko) | Ｐｃｂ용 커넥터 | |
| JPH0422315Y2 (ja) | ||
| JPH06325840A (ja) | コネクタおよびそのコネクタを組み込んだ配線基板モジュールならびに実装モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |