CN118033388A - 失效定位方法以及装置 - Google Patents
失效定位方法以及装置 Download PDFInfo
- Publication number
- CN118033388A CN118033388A CN202211378699.6A CN202211378699A CN118033388A CN 118033388 A CN118033388 A CN 118033388A CN 202211378699 A CN202211378699 A CN 202211378699A CN 118033388 A CN118033388 A CN 118033388A
- Authority
- CN
- China
- Prior art keywords
- package structure
- failure
- chip
- stacked
- hot spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 99
- 238000004806 packaging method and process Methods 0.000 claims abstract description 55
- 238000001514 detection method Methods 0.000 claims abstract description 47
- 239000000523 sample Substances 0.000 claims abstract description 35
- 238000003475 lamination Methods 0.000 claims abstract description 20
- 238000003384 imaging method Methods 0.000 claims abstract description 19
- 238000001931 thermography Methods 0.000 claims description 7
- 230000001066 destructive effect Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 6
- 230000006378 damage Effects 0.000 claims description 3
- 230000004807 localization Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005007 epoxy-phenolic resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请涉及一种失效定位方法以及装置。其中,失效定位方法,用于定位叠层封装结构中的失效芯片,方法包括:对叠层封装结构的至少一个侧面进行开封;将叠层封装结构的被开封的侧面与探测镜头对准;对叠层封装结构中的芯片施加第一测试信号;通过探测镜头对叠层封装结构的被开封的侧面进行成像,定位失效芯片所在叠层位置。本申请实施例能够准确定位失效芯片所在的叠层位置。
Description
技术领域
本申请涉及集成电路测试技术领域,特别是涉及一种失效定位方法以及装置。
背景技术
为了实现芯片封装的小型化和高度集成化的需求,芯片叠层封装方式被越来越多采用。采用芯片叠层封装方式时,多个芯片堆叠设置,形成叠层封装结构,从而可以有效提升封装密度。
但是,芯片的堆叠使得在做失效分析时,很难确定失效发生在具体哪一层叠层上面,即很难确定失效发生在具体哪一个芯片上。
发明内容
基于此,有必要针对上述技术问题,提供一种能够准确定位失效芯片所在的叠层位置的失效定位方法以及装置。
一种失效定位方法,用于定位叠层封装结构中的失效芯片,所述方法包括:
对所述叠层封装结构的至少一个侧面进行开封;
将所述叠层封装结构的被开封的侧面与探测镜头对准;
对所述叠层封装结构中的芯片施加第一测试信号;
通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置。
在其中一个实施例中,所述通过所述探测镜头,对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置,包括:
通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,获取第一热点,所述第一热点为所述失效芯片在所述第一测试信号下生成的热点;
定位所述第一热点所在叠层位置。
在其中一个实施例中,所述定位所述第一热点所在叠层位置之前,还包括:
调整所述探测镜头的参数设置,以使所述第一热点显示于一个叠层上。
在其中一个实施例中,所述叠层封装结构具有多个侧面,
所述对所述叠层封装结构的至少一个侧面进行开封之前,包括:
在所述叠层封装结构的各个侧面中,选取目标侧面;
所述对所述叠层封装结构的至少一个侧面进行开封,包括:
对所述目标侧面进行开封。
在其中一个实施例中,所述在所述叠层封装结构的各个侧面中,选取目标侧面,包括:
将叠层封装结构的第一表面与所述探测镜头对准,所述第一表面为正面或背面;
对所述叠层封装结构中的芯片施加第二测试信号;
通过所述探测镜头对叠层封装结构的第一表面进行成像,获取第二热点,所述第二热点为所述失效芯片在所述第二测试信号下生成的热点;
当获取到的第二热点为一个时,在所述叠层封装结构的各个侧面中,确定与所述第二热点最近的侧面为目标侧面。
在其中一个实施例中,当获取到的第二热点为多个时,在所述叠层封装结构的各个侧面中,确定与其靠近的所述第二热点的数量最多的侧面为目标侧面。
在其中一个实施例中,所述将所述叠层封装结构的被开封的侧面与探测镜头对准,包括:
将所述叠层封装结构安装于竖直放置的测试板上,使得所述叠层封装结构的被开封的侧面朝上放置,而与其上方的所述探测镜头对准。
在其中一个实施例中,
所述将所述叠层封装结构安装于竖直放置的测试板上,包括:
将所述叠层封装结构的管脚插接至所述测试板的插接弹片之间。
在其中一个实施例中,所述通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置之后,包括:
对所述叠层封装结构进行破坏性取样,获取所述失效芯片;
确定所述失效芯片的失效位置。
一种失效定位装置,用于定位叠层封装结构中的失效芯片,包括:
开封设备,用于对叠层封装结构的至少一个侧面进行开封;
测试设备,用于对所述叠层封装结构中的芯片施加测试信号;
探测镜头,用于在将所述叠层封装结构的被开封的侧面对准之后,定位所述失效芯片所在叠层位置。
在其中一个实施例中,所述探测镜头包括红外探测镜头。
在其中一个实施例中,所述失效定位装置包括锁相红外热成像系统,所述锁相红外热成像系统包括所述测试设备与所述红外探测镜头。
在其中一个实施例中,所述失效定位装置还包括:
底座;
测试板,垂直固定于所述底座上,且包括导电安装部、连接器以及电路板,所述导电安装部与所述连接器位于所述电路板上,所述导电安装部用于安装所述叠层封装结构,且电连接所述叠层封装结构与所述连接器,所述连接器连接所述测试设备。
在其中一个实施例中,所述导电安装部包括插接弹片,所述插接弹片用于插接所述叠层封装结构的管脚。
在其中一个实施例中,所述失效定位装置还包括:
破坏设备,用于对所述叠层封装结构进行破坏性取样,获取所述失效芯片。
上述失效定位方法以及装置,可以通过对叠层封装结构的侧面进行开封,且使得被开封的侧面与探测镜头对准,进而可以在对叠层封装结构中的芯片施加第一测试信号之后,通过探测镜头对叠层封装结构的被开封的侧面进行成像。失效芯片在第一信号作用下产生的异常可以显示在探测镜头形成的图像中。并且,该异常点可以显示在对应的芯片层上面。因此,此时可以准确定位失效芯片所在的叠层位置,且可以节约失效定位过程所消耗的时间,提升失效分析的效率、准确性和成功率。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1、图2、图4为不同实施例中失效定位方法的流程示意图;
图3为一个实施例中选取目标侧面的流程示意图;
图5为一个实施例中叠层封装结构的示意图;
图6为一个实施例中对叠层封装结构的第一表面的成像示意图;
图7为一个实施例中的侧面开封后的叠层封装结构的示意图;
图8为一个实施例中将叠层封装结构的被开封的侧面与探测镜头对准的示意图;
图9为一个实施例中失效定位装置的结构框图。
附图标记说明:100-开封设备,200-测试设备,300-探测镜头,400-底座,500-测试板,510-导电安装部,511-插接弹片,520-连接器,600-破坏设备,10-叠层封装结构,11-芯片,12-封装基板,13-封装层,14-管脚。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述测试信号、热点等时,但这些测试信号、热点等不受这些术语限制。这些术语仅用于将第一个测试信号、热点等与另一个测试信号、热点等区分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
需要说明的是,当一个元件被认为是“连接”另一个元件时,它可以是直接连接到另一个元件,或者通过居中元件连接另一个元件。此外,以下实施例中的“连接”,如果被连接的对象之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
正如背景技术所言,芯片的堆叠使得在做失效分析时,很难确定失效发生在具体哪一层叠层上面,即很难确定失效发生在具体哪一个芯片上。
目前,在相关技术中,进行失效芯片的叠层位置定位时,通常通过锁相红外热成像系统进行热点分析。锁相红外热成像系统的探测镜头设置在叠层封装结构的上方,与叠层封装结构的正面对准,获取热点。然后,判断热点所属的层。在判断热点所属的层时,通常需要先建立相应的热力学模型,然后进行理论判断得出失效发生在具体哪一层叠层上面。
然而,由于失效可能发生在各种不同的位置上,所建立的模型往往不能涵盖所有的情况而造成失准,进而对失效所属叠层做出错误的判断,这对保证失效分析的成功率是个挑战。芯片厚度、芯片材料制程、芯片叠层的层数及芯片封装方式等都会影响模型的建立,从而对模型分析结果造成误差。这些误差在使用的叠层变多的时候(此时,通常芯片也被减得更薄),或者使用晶圆对晶圆(wafer on wafer)的形式进行封装时,都使得建立可靠的模型更加困难。因此,根据热力学模型推导对失效所属的叠层时,经常存在误判。
基于此,本申请实施例提供一种失效定位方法以及装置,从而可以对失效所属的叠层进行准确判断定位。
在一个实施例中,请参阅图1,提供了一种失效定位方法,用于定位叠层封装结构10中的失效芯片11。该方法包括:
步骤S20,对叠层封装结构10的至少一个侧面进行开封,叠层封装结构10包括多个堆叠设置的芯片11;
步骤S30,将叠层封装结构10的被开封的侧面与探测镜头300对准;
步骤S40,对叠层封装结构10中的芯片11施加第一测试信号;
步骤S50,通过探测镜头300对叠层封装结构10的被开封的侧面进行成像,定位失效芯片11所在叠层位置。
在步骤S20中,请参阅图5,叠层封装结构10可以包括多个堆叠设置的芯片11。除此之外,叠层封装结构10还可以包括封装基板12以及封装层13。多个堆叠设置的芯片11安装在封装基板12上,封装层13将封装基板12上的堆叠芯片完全覆盖包裹。封装基板12在背离堆叠芯片的一侧可以设有管脚14,从而通过管脚14接收外部测试信号。
作为示例,在叠层封装结构10中,多个芯片11可以堆叠粘接,并且堆叠的芯片11可以采用引线键合的方式将互连并连接到封装基板12上。或者,叠层封装结构10中,也可以通过硅通孔(TSV)技术实现堆叠芯片间的互通互连。
同时,叠层封装结构10中,多个堆叠设置的芯片11被封装层13完全覆盖包裹,从而防止防止芯片11被外界的水氧等侵害。封装层13的材料例如可以为环氧树脂或酚醛树脂等。
对叠层封装结构10的侧面进行开封时,可以采用激光开封的方法去掉覆盖在堆叠芯片侧面的封装层13,从而漏出各堆叠芯片的侧面。在进行激光开封之后,还可以使用强酸等腐蚀掉残余的封装材料,从而实现有效开封。
并且,这里对叠层封装结构10的至少一个侧面进行开封,即可以对叠层封装结构10的一个侧面进行开封,也可以对叠层封装结构10的多个侧面进行开封。可以理解的是,“多个”表示两个以及两个以上。
请参阅图7,对叠层封装结构10的侧面进行开封之后,叠层封装结构10内部的堆叠芯片的侧面可以被有效暴露出。
在步骤S30中,请参阅图8,探测镜头300与将叠层封装结构10的被开封的侧面相对,从而可以对该侧面进行探测。探测镜头300可以探测失效芯片11所产生的异常现象。
在步骤S40中,可以对叠层封装结构10中的所有芯片11均施加第一测试信号。此时,叠层封装结构10中的所有芯片11均接收第一测试信号。当一个芯片11失效时,其失效位置会在第一测试信号的作用下发生异常现象。而该异常现象可以被探测镜头300探测到。
在步骤S50中,通过探测镜头300可以对叠层封装结构10的被开封的侧面进行成像。透过侧面成像后,失效芯片11在第一信号作用下产生的异常可以显示在图像中。并且,该异常可以显示在对应的芯片层上面。因此,此时可以有效定位失效芯片11所在叠层位置,即可以有效定位失效芯片11为哪一个芯片11。
在本实施例中,通过对叠层封装结构10的侧面进行开封,且使得被开封的侧面与探测镜头300对准,进而可以在对叠层封装结构10中的芯片11施加第一测试信号之后,通过探测镜头300对叠层封装结构10的被开封的侧面进行成像。失效芯片11在第一信号作用下产生的异常可以显示在探测镜头300形成的图像中。并且,该异常点可以显示在对应的芯片层上面。因此,此时可以准确定位失效芯片11所在的叠层位置,节约失效定位过程所消耗的时间,提升失效分析的效率、准确性和成功率。
在一个实施例中,步骤S50可以包括:
步骤S51,通过探测镜头300对叠层封装结构10的被开封的侧面进行成像,获取第一热点;
步骤S53,定位第一热点所在叠层位置。
此时,第一测试信号例如可以包括第一偏压信号。探测镜头300例如可以包括红外探测镜头300。例如,探测镜头300可以包括高灵敏度InSb摄像头。高灵敏度InSb摄像头对红外辐射具有很高的灵敏度。
此时,当一个芯片11失效时,在第一测试信号的作用下,其失效位置会异常发热而产生红外辐射,形成第一热点。第一热点可以被红外探测镜头300有效识别。
通过探测镜头300对叠层封装结构10的被开封的侧面进行成像之后,第一热点可以显示在对被开封的侧面拍摄而形成的图像中。并且,其可以显示在对应的芯片层上面。
因此,在获取第一热点之后,即可以有效定位第一热点所在叠层位置,即可以有效定位失效芯片11为哪一个芯片11。
作为示例,在步骤S51与步骤S53之间还可以包括:
步骤S52,调整探测镜头300的参数设置,以使第一热点显示于一个叠层上。
在一些情况下,当通过探测镜头300对叠层封装结构10的被开封的侧面进行首次成像之后,第一热点的图像可能会比较模糊,即清晰度不够。此时,在步骤S52中,可以通过一次或多次调整探测镜头300的参数设置,以使得第一热点的图像清晰,从而使其显示于一个叠层上。此时,可以更加准确地定位失效芯片11为哪一个芯片11。
当然,第一测试信号以及探测镜头300也可以为其他形式,这里对此并不做限制。
在一个实施例中,叠层封装结构10具有多个侧面。例如,叠层封装结构10内的堆叠设置的各个芯片11可以为方形芯片11。此时,多个方形芯片11堆叠设置在封装基板12上,且被封装层13覆盖,从而形成长方体状的叠层封装结构10。此时,叠层封装结构10具有四个侧面。
同时,请参阅图2,步骤S20之前包括:
步骤S10,在叠层封装结构10的各个侧面中,选取目标侧面。
步骤S20包括:
步骤S21,对目标侧面进行开封。
其中,目标侧面可以为一个侧面,也可以为多个侧面。
目标侧面可以根据实际需求选取,从而可以便于根据具体需求对叠层封装结构10的侧面进行开封。
当然,也可以对所有侧面均进行开封,然后使得探测镜头300对各个侧面依次对准,从而进行探测。这里对此并没有限制。
在一个实施例中,请参阅图3,步骤S10包括:
步骤S11,将叠层封装结构10的第一表面与探测镜头300对准,第一表面为正面或背面;
步骤S12,对叠层封装结构10中的芯片11施加第二测试信号;
步骤S13,通过探测镜头300对叠层封装结构10的第一表面进行成像,获取第二热点,第二热点为失效芯片11在第二测试信号下生成的热点;
步骤S14,当获取到的第二热点为一个时,在叠层封装结构10的各个侧面中,确定与第二热点最近的侧面为目标侧面。
在步骤S11中,叠层封装结构10的靠近顶层芯片11而背离封装基板12的表面可以设定为正面,而背离顶层芯片11而靠近封装基板12的表面可以设定为背面。
这里,叠层封装结构10的第一表面可以为叠层封装结构10的正面,也可以为叠层封装结构10的背面。即可以将叠层封装结构10的正面与探测镜头300对准,也可以将叠层封装结构10的背面与探测镜头300对准。
作为示例,此时叠层封装结构10可以水平放置,且与测试设备200电连接。而探测镜头300可以放置于叠层封装结构10的上方,从而与叠层封装结构10的第一表面对准。
步骤S12中,第二测试信号可以为第二偏压信号。第二测试信号与第一测试信号可以自相同的测试设备200发出,二者的值可以相同,也可以不同。
第二测试信号例如可以包括第二偏压信号。对叠层封装结构10中的芯片11施加第二测试信号之后,叠层封装结构10中的所有芯片11接收第二测试信号。当一个芯片11失效时,其失效位置会在第二测试信号的作用下可以发生异常发热,从而形成第二热点。
这里,值得注意的是,“第二热点”与“第一热点”表示将探测镜头300对准叠层封装结构10的不同表面后形成的热点。对于同一个失效位置,在将探测镜头300对准叠层封装结构10的第一表面时,在第二测试信号作用下形成的热点可以称之为第二热点,而将探测镜头300对准叠层封装结构10的被开封的侧面时,在第一测试信号作用下形成的热点可以称之为第一热点。
在步骤S13中,请参阅图6,通过探测镜头300对叠层封装结构10的第一表面进行成像之后,第二热点可以显示在对第一表面拍摄而形成的图像中。
且由于将叠层封装结构10的各个芯片11堆叠设置。因此,通过探测镜头300对叠层封装结构10的第一表面进行成像之后,当任意一层芯片11发生失效,均会显示在第一表面的图像中。
步骤S14,在叠层封装结构10的各个侧面中,与第二热点最近的侧面为目标侧面,即为与第二热点之间的距离最短的侧面。例如,请参阅图6,与第二热点最近的侧面为右侧面,则确定叠层封装结构10的右侧面为目标侧面。
当获取到的第二热点为一个时,该第二热点可能是任一芯片层发生失效引起的。而经过后续步骤对叠层封装结构10的侧面开封并成像,可以有效确定第二热点位于哪个芯片层。
在本实施例中,通过首先将探测镜头300与叠层封装结构10的正面或背面进行对准成像,从而在叠层封装结构10的各个侧面中,确定与第二热点靠近的侧面为目标侧面以进行开封。此时,可以确保探测镜头300对开封后的目标侧面进行成像后,第二热点在图像中显示的更加明显,从而更加容易识别。
在其他实施例中,也可以通过其他方式(如随机方式)选取目标侧面,这里对此也不作限制。
在一个实施例中,步骤S13之后还包括:
步骤S15,当获取到的第二热点为多个时,在叠层封装结构10的各个侧面中,确定与其靠近的第二热点的数量最多的侧面为目标侧面。
例如,当获取到的第二热点为三个时,有两个第二热点靠近叠层封装结构10的左侧面,一个第二热点靠近叠层封装结构10的右侧面,则确定叠层封装结构10的左侧面为目标侧面。
又如,当获取到的第二热点为五个时,有三个第二热点靠近叠层封装结构10的前侧面,一个第二热点靠近叠层封装结构10的左侧面,一个第二热点靠近叠层封装结构10的右侧面,则确定叠层封装结构10的前侧面为目标侧面。
此时,探测镜头300对开封后的目标侧面成像后,可能所有的第二热点均可以显示在图像中,也可能只有部分第二热点显示在图像中,例如只有靠近目标侧面的第二热点显示在图像中。
当只有部分第二热点显示在图像中时,可以再次选取其他侧面作为目标侧面,进行开封处理,从而达到比较理想的观测效果。
当所有第二热点均显示在图像中时,可以不再选取目标侧面。
在本实施例中,在叠层封装结构10的各个侧面中,确定与其靠近的第二热点的数量最多的侧面为目标侧面,从而可以更加快速有点定位各第二热点的叠层位置。
在其他实施例中,也可以将所有与第二热点靠近的侧面均作为目标侧面,而进行开封并成像,从而确保可以确定所有第二热点的叠层位置。
在一些实施例中,也可以预先建立一个或多个热力学模型,在步骤S13之后,还可以根据预先建立的模型,计算推导失效芯片所属叠层。之后,再在步骤S50之后,可以对预先建立的模型的准确性进行验证,从而获取较为可靠的模型。
在一个实施例中,步骤S30包括:
步骤S31,将叠层封装结构10安装于竖直放置的测试板500上,使得叠层封装结构10的被开封的侧面朝上放置,而与其上方的探测镜头300对准。
此时,可以将叠层封装结构10安装于经过特殊设计的测试板500上。请参阅图8,作为示例,测试可以垂直固定于一个底座400上,从而实现竖直放置。
在本实施例中,可以使得叠层封装结构10的被开封的侧面朝上放置,从而可以便于探测镜头300对叠层封装结构10的被开封的侧面俯视观察。
作为示例,请参阅图8,测试板500可以包括导电安装部510、连接器520以及电路板530。导电安装部510与连接器520位于所述电路板530上。导电安装部510可以用于安装叠层封装结构10。连接器520连接测试设备200。导电安装部510可以通过电路板530上的导电线路与连接器520电连接。同时,导电安装部510可以在安装叠层封装结构10的同时,可以与其导电连接,从而实现叠层封装结构10与连接器520的电连接。此时,将叠层封装结构10安装于竖直放置的测试板500上之后,叠层封装结构10的各个芯片11可以通过测试板500而接收测试设备200的测试信号。
在一个实施例中,步骤S31可以包括:
步骤S311,将叠层封装结构10的管脚14插接至测试板500的插接弹片511之间。
此时,用于安装叠层封装结构10的测试板500上设有插接弹片511。
作为示例,请参阅图8,当测试板500可以包括导电安装部510以及连接器520时,导电安装部510可以包括插接弹片511。插接弹片511与叠层封装结构10的管脚14插接,从而可以在安装叠层封装结构10的同时,实现与叠层封装结构10电连接。同时,插接弹片511可以通过电路板530上的导电线路与连接器520电连接。同时,叠层封装结构10的管脚14与其内的各层芯片11电连接,从而可以实现通过连接器520接收测试设备200的测试信号并传输至叠层封装结构10内堆叠的各层芯片11,从而有效进行测试。
在一个实施例中,请参阅图4,步骤S50之后,还包括:
步骤S60,对叠层封装结构10进行破坏性取样,获取失效芯片11;
步骤S70,确定失效芯片11的失效位置。
在步骤60中,可以在定位到失效芯片11所在的叠层以后,采用化学机械研磨以及化学腐蚀等方法将除失效芯片11外的其他芯片11及封装结构全部去除,仅保留步骤S50定位的失效芯片11。
在步骤S70中,可以将获取到的失效芯片11的正面或者背面对准探测镜头300,并对获取到的失效芯片11施加第三测试信号。同时,由于是在失效芯片11的叠层位置确定后,对单个失效芯片11的失效位置进行定位,因此可以选取放大倍数和分辨率更高的探测镜头300来做进一步定位,从而精准定位失效芯片11的失效位置。
此时,可以排除其他芯片11及封装的干扰,使得失效芯片11的失效位置定位更加准确。
应该理解的是,虽然图1-图4的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图1-图4中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,还提供一种失效定位装置,用于定位叠层封装结构10中的失效芯片11。
请参阅图5,叠层封装结构10可以包括多个堆叠设置的芯片11。除此之外,叠层封装结构10还可以包括封装基板12以及封装层13。多个堆叠设置的芯片11安装在封装基板12上,封装层13将封装基板12上的堆叠芯片完全覆盖包裹。封装基板12在背离堆叠芯片的一侧可以设有管脚14,从而通过管脚14接收外部测试信号。
作为示例,在叠层封装结构10中,多个芯片11可以堆叠粘接,并且堆叠的芯片11可以采用引线键合的方式将互连并连接到封装基板12上。或者,叠层封装结构10中,也可以通过硅通孔(TSV)技术实现堆叠芯片间的互通互连。
同时,叠层封装结构10中,多个堆叠设置的芯片11被封装层13完全覆盖包裹,从而防止防止芯片11被外界的水氧等侵害。封装层13的材料例如可以为环氧树脂等。
请参阅图9,失效定位装置包括:开封设备100、测试设备200以及探测镜头300。
开封设备100用于对叠层封装结构10的至少一个侧面进行开封。
开封设备100可以包括激光开封设备100。此时,可以采用激光开封的方法去掉覆盖在堆叠芯片侧面的封装层13,从而漏出各堆叠芯片的侧面。
测试设备200用于对叠层封装结构10中的芯片11施加测试信号。
当将叠层封装结构10的被开封的侧面与探测镜头300对准之后,可以对叠层封装结构10中的芯片11施加第一测试信号。当将叠层封装结构10的正面或背面与探测镜头300对准之后,可以对叠层封装结构10中的芯片11施加第二测试信号。第二测试信号与第一测试信号可以相同,也可以不同。
探测镜头300用于在将叠层封装结构10的被开封的侧面对准之后,定位失效芯片11所在叠层位置。
探测镜头300对叠层封装结构10的被开封的侧面进行成像。透过侧面成像后,失效芯片11在第一信号作用下产生的异常可以显示在图像中。并且,该异常可以显示在对应的芯片层上面。
在一个实施例中,探测镜头300包括红外探测镜头300。例如,探测镜头300包括高灵敏度InSb摄像头。高灵敏度InSb摄像头对红外辐射具有很高的灵敏度。
此时,测试信号可以包括但不限于为偏压信号。
当一个芯片11失效时,在测试信号(如第一测试信号或第二测试信号)的作用下,其失效位置会异常发热而产生红外辐射,形成热点(如第一热点或第二热点)。热点可以被红外探测镜头300有效识别。
在一个实施例中,失效定位装置包括锁相红外热成像系统,锁相红外热成像系统包括测试设备200与红外探测镜头300。此时,可以配合开封技术和锁相红外热成像技术,采用侧方位成像的方式有效定位失效芯片11所在叠层位置。
当然,测试设备200与红外探测镜头300也可以为单独配置的设备,这里对此并没有限制。
在一个实施例中,请参阅图8,失效定位装置还包括底座400以及测试板500。
测试板500垂直固定于底座400上,且包括导电安装部510、连接器520以及电路板530。导电安装部510与连接器520位于所述电路板530上。导电安装部510用于安装叠层封装结构10,且电连接叠层封装结构10与连接器520,连接器520连接测试设备200。
导电安装部510可以在安装叠层封装结构10的同时,可以与其导电连接,从而实现叠层封装结构10与连接器520的电连接。此时,将叠层封装结构10安装于竖直放置的测试板500上之后,叠层封装结构10的各个芯片11可以通过测试板500而接收测试设备200的测试信号。
在一个实施例中,请参阅图8,导电安装部510包括插接弹片511,插接弹片511用于插接叠层封装结构10的管脚14。
插接弹片511与叠层封装结构10的管脚14插接,从而可以在安装叠层封装结构10的同时,实现与叠层封装结构10电连接。同时,插接弹片511可以通过电路板530上的导电线路与连接器520电连接。同时,叠层封装结构10的管脚14与其内的各层芯片11电连接,从而可以实现通过连接器520接收测试设备200的测试信号并传输至叠层封装结构10内堆叠的各层芯片11,从而有效进行测试。
在一个实施例中,请参阅图9,失效定位装置还包括破坏设备600。破坏设备600用于对叠层封装结构10进行破坏性取样,获取失效芯片11。
破坏设备600可以包括化学机械研磨设备等。可以在定位到失效芯片11所在的叠层以后,采用化学机械研磨以及化学腐蚀等方法将除失效芯片11外的其他芯片11及封装结构全部去除,仅保留被定位到的失效芯片11。
在本说明书的描述中,参考术语“一个实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种失效定位方法,用于定位叠层封装结构中的失效芯片,其特征在于,所述方法包括:
对所述叠层封装结构的至少一个侧面进行开封;
将所述叠层封装结构的被开封的侧面与探测镜头对准;
对所述叠层封装结构中的芯片施加第一测试信号;
通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置。
2.根据权利要求1所述的失效定位方法,其特征在于,所述通过所述探测镜头,对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置,包括:
通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,获取第一热点,所述第一热点为所述失效芯片在所述第一测试信号下生成的热点;
定位所述第一热点所在叠层位置。
3.根据权利要求2所述的失效定位方法,其特征在于,所述定位所述第一热点所在叠层位置之前,还包括:
调整所述探测镜头的参数设置,以使所述第一热点显示于一个叠层上。
4.根据权利要求1所述的失效定位方法,其特征在于,所述叠层封装结构具有多个侧面,
所述对所述叠层封装结构的至少一个侧面进行开封之前,包括:
在所述叠层封装结构的各个侧面中,选取目标侧面;
所述对所述叠层封装结构的至少一个侧面进行开封,包括:
对所述目标侧面进行开封。
5.根据权利要求4所述的失效定位方法,其特征在于,所述在叠层封装结构的各个侧面中,选取目标侧面,包括:
将叠层封装结构的第一表面与所述探测镜头对准,所述第一表面为正面或背面;
对所述叠层封装结构中的芯片施加第二测试信号;
通过所述探测镜头对叠层封装结构的第一表面进行成像,获取第二热点,所述第二热点为所述失效芯片在所述第二测试信号下生成的热点;
当获取到的第二热点为一个时,在所述叠层封装结构的各个侧面中,确定与所述第二热点最近的侧面为目标侧面。
6.根据权利要求5所述的失效定位方法,其特征在于,当获取到的第二热点为多个时,在所述叠层封装结构的各个侧面中,确定与其靠近的所述第二热点的数量最多的侧面为目标侧面。
7.根据权利要求1所述的失效定位方法,其特征在于,所述将所述叠层封装结构的被开封的侧面与探测镜头对准,包括:
将所述叠层封装结构安装于竖直放置的测试板上,使得所述叠层封装结构的被开封的侧面朝上放置,而与其上方的所述探测镜头对准。
8.根据权利要求7所述的失效定位方法,其特征在于,
所述将所述叠层封装结构安装于竖直放置的测试板上,包括:
将所述叠层封装结构的管脚插接至所述测试板的插接弹片之间。
9.根据权利要求1所述的失效定位方法,其特征在于,所述通过所述探测镜头对所述叠层封装结构的被开封的侧面进行成像,定位所述失效芯片所在叠层位置之后,包括:
对所述叠层封装结构进行破坏性取样,获取所述失效芯片;
确定所述失效芯片的失效位置。
10.一种失效定位装置,用于定位叠层封装结构中的失效芯片,其特征在于,包括:
开封设备,用于对叠层封装结构的至少一个侧面进行开封;
测试设备,用于对所述叠层封装结构中的芯片施加测试信号;
探测镜头,用于在将所述叠层封装结构的被开封的侧面对准之后,定位所述失效芯片所在叠层位置。
11.根据权利要求10所述的失效定位装置,其特征在于,所述探测镜头包括红外探测镜头。
12.根据权利要求11所述的失效定位装置,其特征在于,所述失效定位装置包括锁相红外热成像系统,所述锁相红外热成像系统包括所述测试设备与所述红外探测镜头。
13.根据权利要求10所述的失效定位装置,其特征在于,所述失效定位装置还包括:
底座;
测试板,垂直固定于所述底座上,且包括导电安装部、连接器以及电路板,所述导电安装部与所述连接器位于所述电路板上,所述导电安装部用于安装所述叠层封装结构,且电连接所述叠层封装结构与所述连接器,所述连接器连接所述测试设备。
14.根据权利要求13所述的失效定位装置,其特征在于,所述导电安装部包括插接弹片,所述插接弹片用于插接所述叠层封装结构的管脚。
15.根据权利要求10所述的失效定位装置,其特征在于,所述失效定位装置还包括:
破坏设备,用于对所述叠层封装结构进行破坏性取样,获取所述失效芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211378699.6A CN118033388A (zh) | 2022-11-04 | 2022-11-04 | 失效定位方法以及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211378699.6A CN118033388A (zh) | 2022-11-04 | 2022-11-04 | 失效定位方法以及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118033388A true CN118033388A (zh) | 2024-05-14 |
Family
ID=91002958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211378699.6A Pending CN118033388A (zh) | 2022-11-04 | 2022-11-04 | 失效定位方法以及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118033388A (zh) |
-
2022
- 2022-11-04 CN CN202211378699.6A patent/CN118033388A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278193B1 (en) | Optical sensing method to place flip chips | |
TWI495081B (zh) | 具有堆疊盲孔互連之積體電路層疊封裝件系統 | |
US7932739B2 (en) | BGA package holder device and method for testing of BGA packages | |
KR101977699B1 (ko) | 멀티 칩 반도체 장치 및 그것의 테스트 방법 | |
US8541889B2 (en) | Probe card including frame and cover plate for testing a semiconductor device | |
CN105548851B (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
KR20150112112A (ko) | 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법 | |
KR101268898B1 (ko) | 기판 접합장치 및 기판 접합방법 | |
TW201806123A (zh) | 半導體裝置之製造方法 | |
CN111696879B (zh) | 一种基于转接基板的裸芯片kgd筛选方法 | |
JPH0777556A (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
KR101350499B1 (ko) | 시험 장치, 시험 방법 및 제조 방법 | |
CN118033388A (zh) | 失效定位方法以及装置 | |
US10315914B2 (en) | Reconstructed wafer based devices with embedded environmental sensors and process for making same | |
CN101765910B (zh) | 半导体元件的选取方法、半导体器件及其制造方法 | |
JP2018185175A (ja) | 検査冶具の製造方法 | |
US8667669B2 (en) | Apparatus and method for manufacturing a packaged device | |
CN109581202B (zh) | 叠层封装的测试装置和测试系统 | |
US7049632B2 (en) | Method and apparatus for optical probing of integrated circuit operation | |
JP5205189B2 (ja) | 半導体装置の製造方法 | |
US7126145B2 (en) | Frame transfer prober | |
KR20190075519A (ko) | 반도체 패키징 장비 및 이를 이용한 반도체 소자의 제조방법 | |
JP2006086360A (ja) | 半導体装置及びその製造方法 | |
KR100871386B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20080218174A1 (en) | Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |