KR100645418B1 - 실장 기판 - Google Patents

실장 기판 Download PDF

Info

Publication number
KR100645418B1
KR100645418B1 KR1020040077833A KR20040077833A KR100645418B1 KR 100645418 B1 KR100645418 B1 KR 100645418B1 KR 1020040077833 A KR1020040077833 A KR 1020040077833A KR 20040077833 A KR20040077833 A KR 20040077833A KR 100645418 B1 KR100645418 B1 KR 100645418B1
Authority
KR
South Korea
Prior art keywords
solder
bonding material
land
meltable
flow
Prior art date
Application number
KR1020040077833A
Other languages
English (en)
Other versions
KR20050100329A (ko
Inventor
다께스에마사까즈
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050100329A publication Critical patent/KR20050100329A/ko
Application granted granted Critical
Publication of KR100645418B1 publication Critical patent/KR100645418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 접합 후에 땜납 내에 보이드가 잔존하는 것을 억제할 수 있는 땜납 접합 방법 및 땜납 접합 구조에 관한 것으로, 보이드의 발생을 유효하게 삭감하는 것을 과제로 한다. 전자 부품(25)의 참조 부호 28을 실장 기판(20)에 형성된 기판측 랜드(22)에 땜납 페이스트(23)를 이용하여 접합하는 땜납 접합 구조에서, 실장 기판(20)에 형성되는 기판측 랜드(22)에, 땜납 페이스트(23) 내의 땜납이 가열되어 용융된 상태에서, 이 용융 땜납에 흐름을 발생시키는 접합재 흐름 발생 수단을 설치한다. 이 접합재 흐름 발생 수단은, 기판측 랜드(22) 상에 땜납 페이스트(23)에 매설되도록 형성되며, 땜납에 대한 습윤성이 기판측 랜드(22)보다 낮은 금속 부재(24)에 의해 구성할 수 있다.
땜납, 보이드, 랜드, 땜납 페이스트, 습윤성, 용융, 접합재, 금속 부재, 접합

Description

실장 기판{MOUNTING SUBSTRATE}
도 1은 종래의 일례인 땜납의 접합 방법을 접합 수순에 따라 도시하는 공정도.
도 2는 종래의 일례인 땜납의 접합 방법에서, 땜납 페이스트와 땜납 볼을 대향시킨 상태를 도시하는 도면.
도 3은 종래의 땜납의 접합 방법으로 발생하는 문제점을 설명하기 위한 도면.
도 4는 본 발명의 제1 실시예를 설명하기 위한 공정도.
도 5는 본 발명의 제1 실시예에서 보이드가 배출되는 이유를 설명하기 위한 도면.
도 6은 본 발명의 제2 실시예를 설명하기 위한 도면.
도 7은 본 발명의 제2 실시예에서 보이드가 배출되는 이유를 설명하기 위한 도면.
도 8은 본 발명의 제3 실시예를 설명하기 위한 공정도.
도 9는 본 발명의 제4 실시예를 설명하기 위한 도면.
도 10은 본 발명의 제5 실시예를 설명하기 위한 도면.
도 11은 본 발명의 제5 실시예에서 보이드가 배출되는 이유를 설명하기 위한 도면.
도 12는 본 발명의 제6 실시예를 설명하기 위한 도면.
도 13은 본 발명의 제7 실시예를 설명하기 위한 도면.
도 14는 땜납 페이스트에 슬릿을 형성하는 방법을 설명하기 위한 도면.
도 15는 본 발명의 제7 실시예에서 보이드가 배출되는 이유를 설명하기 위한 도면.
도 16은 본 발명의 제8 실시예를 설명하기 위한 도면(그중 하나).
도 17은 본 발명의 제8 실시예를 설명하기 위한 도면(그중 하나).
도 18은 본 발명의 제9 실시예를 설명하기 위한 도면(그중 하나).
도 19는 각 실시예를 적용할 수 있는 휴대 단말 장치의 일례를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
20 : 실장 기판
22 : 기판측 랜드
23 : 땜납 페이스트
24 : 금속 부재
25 : 전자 부품
26 : 부품 기판
27 : 부품측 랜드
28 : 땜납 볼
29 : 접합 땜납
20A : 용융 땜납
30 : 보이드
33 : 금속막
34 : 로진
35 : 로진막
37 : 변형 부품측 랜드
38 : 솔더 레지스트
39 : 노치부
40 : 슬릿
본 발명은 실장 기판에 관한 것으로, 특히 전자 부품의 접합 후에 용융 가능 접합재 내에 보이드(void)가 잔존하는 것을 억제할 수 있는 실장 기판에 관한 것이다.
예를 들면, BGA(Ball Grid Array)나 CSP(Chip Size Package)로 대표되는 것과 같은 고밀도화된 전자 부품(예를 들면, 반도체 장치 등)은, 실장 기판에 대하여 플립 칩 실장되는 것이 행해지고 있다(일본 특개평9-293861호). 즉, BGA/CSP 등의 반도체 부품은 외부 접속 단자로 되는 땜납 볼을 갖고 있으며, 이 땜납 볼을 실장 기판에 형성된 랜드(land)에 접합함으로써 실장 기판에 실장된다.
최근, 휴대 단말 장치로 대표되는 반도체 장치가 탑재되는 전자 기기에서는, 소형화·박형화가 강하게 요망되고 있다. 이에 수반하여 상기의 반도체 장치도 고밀도화가 도모되고 있으며, 이것에 수반하여 외부 접속 단자로 되는 땜납 볼의 미세화 및 피치축소화가 도모되고 있다. 구체적으로는, 종래에는 φ760㎛이었던 땜납 볼의 직경이 현재에는 φ300㎛ 정도까지, 또한 볼간 피치도 1270㎛로부터 500㎛로 피치축소화가 도모되고 있다.
도 1은 반도체 장치 등의 전자 부품(5)을 실장 기판(1)에 플립 칩 실장하는 방법을 나타내고 있다. 또한, 전자 부품(5)의 부품 기판(6)에는 통상 복수의 땜납 볼(8)이 형성되어 있으며(도 2 참조), 또한 실장 기판(1)에도 이것에 대응하여 복수의 기판측 랜드(2)가 형성된다. 그러나, 도 1에서는 도시의 편의상, 실장 기판(1) 및 전자 부품(5)에 하나의 기판측 랜드(2) 및 땜납 볼(8)이 형성된 것을 도시하고, 이에 대하여 설명하는 것으로 한다.
전자 부품(5)을 실장 기판(1)에 실장하기 위해서는, 우선 도 1의 (A)에 도시한 바와 같은 기판측 랜드(2)가 형성된 실장 기판(1)을 준비하고, 이 실장 기판(1)에 대하여 후막 인쇄법(厚膜印刷法, 스크린 인쇄법)을 이용하여 땜납 페이스트(3)를 배치한다. 이 땜납 페이스트(3)는, 분말 형상의 땜납과 플럭스를 혼합하여, 이들이 균일한 페이스트 형상으로 되도록 한 것이다.
구체적인 배치 방법으로서는, 도 1의 (B)에 도시한 바와 같이, 땜납 페이스트(3)의 형상에 대응한 패턴(12)을 갖는 인쇄용 스크린(11)을 실장 기판(1)의 상부 에 배치하고, 스키지(squeegee, 도시 생략)를 이용하여 땜납 페이스트(3)를 패턴(12) 내에 넣는다. 그 후, 인쇄용 스크린(11)을 실장 기판(1)으로부터 제거함으로써, 도 1의 (C)에 도시한 바와 같이 실장 기판(1)의 기판측 랜드(2) 상에 땜납 페이스트(3)가 배치(도포)된다.
계속해서, 도 1의 (d) 및 도 2에 도시한 바와 같이 땜납 볼(8)과 땜납 페이스트(3)가 대향하도록 위치 결정한다. 그리고, 전자 부품(5)을 실장 기판(1)을 향하여 하측으로 이동시켜, 땜납 볼(8)을 땜납 페이스트(3) 상에 탑재하여 가고정시킨다. 다음으로, 이 전자 부품(5)이 가고정된 실장 기판(1)을 리플로우로(reflow furnace)에 넣어 가열 처리를 행한다. 이 가열 처리에 의해, 땜납 페이스트(3) 내의 분말 형상의 땜납 및 땜납 볼(8)이 용융되고, 또한 땜납 페이스트(3) 내의 플럭스(flux)는 기화하여 비산된다.
이에 의해, 땜납 페이스트(3) 내의 땜납과 땜납 볼(8)은 일체화되고(이하, 이 일체화된 땜납을 접합 땜납(9)이라고 함), 도 1의 (e)에 도시한 바와 같이, 접합 땜납(9)에 의해 기판측 랜드(land)(2)와 부품측 랜드(7)는 접합된다. 따라서, 실장 기판(1)과 전자 부품(5)은 전기적이며 또한 기계적으로 접속된 상태로 된다.
상기한 바와 같이, 전자 부품(5)을 실장 기판(1)에 실장하는 경우, 실장 기판(1)의 기판측 랜드(2)에는 땜납 페이스트(3)를 배치한다. 이 땜납 페이스트(3)를 기판측 랜드(2) 상에 배치할 때, 상기한 바와 같이 인쇄용 스크린(11)을 이용한 스크린 인쇄법을 이용하는 것이 일반적이지만, 이 스크린 인쇄 시에 땜납 페이스트 (3) 내에 수분이나 공기가 혼입되는 경우가 있다. 또한, 솔더 페이스트 중에 포함되는 플럭스 내에 사전에 수분이 포함되어 있는 경우도 있다. 이 수분이나 공기는, 리플로우 처리 등의 가열 시에 팽창하여 그 체적이 증대된다(이하, 수분이나 공기가 팽창한 것을 보이드(void)라고 함).
그러나, 이 수분이나 공기의 혼입되는 양은 미량이기 때문에, 미세화 및 피치축소화가 그다지 요구되지 않았던 종래에는, 땜납 볼(접합 땜납(9))의 체적이 크기 때문에, 이 보이드가 특별히 문제가 되지는 않았다. 그런데, 최근과 같이 땜납 볼(8)이 미세화되면, 상대적으로 접합 땜납(9) 내에 차지하는 보이드(10)의 체적율이 증대된다.
도 3은 접합 땜납(9) 내에 차지하는 보이드(10)의 체적율이 증대된 일례를 도시하고 있다. 도 3에 도시한 예에서는, 보이드(10)가 접합 땜납(9)에 대하여 커지고, 따라서 접합 땜납(9)과 기판측 랜드(2)와의 접합이 도면에서 화살표 A로 나타내는 영역만으로 되어 있다. 이와 같이 접합 땜납(9) 내에서의 보이드(10)의 체적이 커지면, 접합 땜납(9)과 기판측 랜드(2)(혹은 부품측 랜드(7))와의 전기적 특성 및 기계적인 접속 강도가 저하되고, 최악의 경우에는 오픈(open) 불량이 발생하여, 땜납 접합의 신뢰성이 저하된다고 하는 문제점이 있었다.
이 보이드(10)의 발생을 검출하는 방법으로서, X선을 이용하여 실장 기판(1)에 접합된 전자 부품(5)을 평면에서 보는 것이 고려되고 있다. 그러나, 보이드(10)는 X선 촬상에서는 찍히기 어렵고, 또한 금속인 부품측 랜드(7)의 하부에 위치하기 때문에, 부품측 랜드(7)가 방해물로 되어, 더욱 보이드(10)의 검출은 곤란하 다.
또한, 오늘날의 환경문제 대책의 일환으로서, 납이 없는 땜납이 널리 이용되고 있다. 구체적으로는, 땜납 페이스트(3)에 이용되는 땜납, 및 땜납 볼(8)에 이용되는 땜납으로서, 종래의 Sn-Pb 공정 땜납(m.p. 183℃)보다 고융점인 Sn-Ag-Cu 땜납(m.p. 217℃)이 다용되도록 되고 있다.
한편, 전자 부품(5)의 내열성 문제로부터, 납땜 온도 프로파일의 고온화도 곤란하여, 융점보다 +10∼20℃의 피크 온도가 일반적이다(종래의 Sn-Pb 공정 땜납: +30℃ 확보 가능). 납땜 온도 프로파일의 고온화 및 땜납 페이스트 내의 플럭스만큼 높은 끓는점을 갖는 용제로의 변경 등에 의해, 땜납 접합 시에 있어서의 땜납의 흐름은 느려진다.
이에 의해, 발생한 보이드(10)가 접합 땜납(9)의 외부로 배출되는 양은 적어져, 접합 땜납(9) 내에 잔류하는 양이 증가된다. 이에 의해서도, 접합 땜납(9) 내에서의 보이드(10)의 체적이 커져, 땜납 접합의 신뢰성이 저하된다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, 보이드의 발생을 유효하게 억제할 수 있는 실장 기판을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해 본 발명에서는, 다음에 설명하는 각 수단을 강구한 것을 특징으로 하는 것이다.
제1항에 기재된 발명은, 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판에 있어서, 용융된 상기 용융 가능 접합재에 흐름을 발 생시키는 접합재 흐름 발생 수단을 설치한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 용융 가능 접합재가 가열 용융되었을 때, 접합재 흐름 발생 수단에 의해 용융된 용융 가능 접합재에 흐름이 발생한다. 용융 가능 접합재 내에 혼입되어 있었던 수분이나 공기로 인한 보이드는, 이 용융 가능 접합재의 흐름을 타고 용융 가능 접합재의 내부로부터 외부로 운반된다. 이에 의해, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.
또한, 제2항에 기재된 발명은, 제1항에 기재된 실장 기판에서, 상기 접합재 흐름 발생 수단을, 상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되며, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 또한, 상기 가열 전에 있어서의 상기 용융 가능 접합재의 높이보다 낮은 높이를 갖는 금속 부재에 의해 구성한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 용융 가능 접합재에 대한 습윤성이 랜드보다 작고, 또한 용융 가능 접합재의 높이보다 낮은 높이를 갖는 금속 부재를 접합재 흐름 발생 수단으로서 랜드 상에 설치함으로써, 가열에 의해 용융 가능 접합재가 용융된 경우, 용융 가능 접합재는 금속 부재의 높은 곳으로부터 낮은 위치에 있는 랜드를 향하여 빠르게 흐른다. 즉, 금속 부재는 랜드보다 습윤성이 작기 때문에, 용융된 용융 가능 접합재는 금속 부재와 부착하지 않고 랜드를 향하여 흐른다. 또한, 금속 부재의 높이는 용융 가능 접합재의 높이보다 낮기 때문에, 용융 가능 접합재를 랜드 상에 배치하는 데 금속 부재가 방해가 되지 않는다.
또한, 제3항에 기재된 발명은, 제1항에 기재된 실장 기판에서, 상기 접합재 흐름 발생 수단을, 상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되며, 상기 용융 가능 접합재보다 낮은 용융 온도를 갖는 로진(rosin)에 의해 구성한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 랜드 상에 형성됨과 함께 용융 가능 접합재의 용융 온도(액상 온도)보다 낮은 용융 온도를 갖는 로진에 의해 접합재 흐름 발생 수단을 구성함으로써, 가열에 의해 우선 로진이 용융되고, 그 후에 용융 가능 접합재가 용융된다. 또한, 로진은 용융 가능 접합재에 매설되도록 형성되어 있기 때문에, 내부에 용융된 로진이 존재하고 있는 상태에서 용융 가능 접합재가 용융하게 된다. 용융 시에 있어서의 용융 가능 접합재 분자끼리의 결합력은, 용융 가능 접합재와 로진과의 결합력에 비해 크기 때문에, 이 결합력 차에 의해 로진을 외부로 밀어내고자 하는 힘이 발생하고, 따라서 용융된 용융 가능 접합재에는 흐름이 발생한다. 보이드는, 이 용융 가능 접합재의 흐름을 타고 용융 가능 접합재의 내부로부터 외부로 운반된다. 이 때문에, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.
또한, 제4항에 기재된 발명은, 제1항에 기재된 실장 기판에서, 상기 접합재 흐름 발생 수단을, 상기 랜드 상에 막으로 형성되며, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 또한, 상기 랜드의 면적보다 작은 면적으로 된 금속막으로 구성한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 접합재 흐름 발생 수단으로서, 용융 가능 접합재에 대 한 습윤성이 랜드보다 작고, 또한 그 면적이 랜드 면적보다 작은 금속막을 랜드 상에 형성함으로써, 가열에 의해 용융 가능 접합재가 용융하면, 금속막 상의 용융된 용융 가능 접합재는, 습윤성이 높은 랜드를 향하여 흐른다. 보이드는, 용융 가능 접합재의 흐름을 타고 외부로 운반된다. 이 때문에, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.
또한, 제5항에 기재된 발명은, 제1항에 기재된 실장 기판에서, 상기 접합재 흐름 발생 수단을, 배치된 상기 용융 가능 접합재의 소정 형상과 다르도록 형상 설정이 이루어진 랜드에 의해 구성한 것을 특징으로 하는 것이다.
상기의 발명에 따르면, 랜드 상에 배치되는 용융 가능 접합재의 형상에 대하여 다른 형상으로 된 랜드를 설치함으로써, 용융 가능 접합재의 외주 부분에 위치하는(노출되는) 랜드의 면적이 불균일하게 되며, 이로 인하여 랜드 상에서 용융 가능 접합재의 습윤이 퍼지는 속도에 차이가 발생한다. 이 용융 가능 접합재의 습윤이 퍼지는 속도 차에 의해, 용융 가능 접합재 내에는 불규칙한 흐름이 발생하여, 용융 가능 접합재 내에서의 보이드의 흐름을 활성화할 수 있다. 이에 의해, 용융 가능 접합재 내에 잔존하는 보이드를 효율적으로 외부로 배출할 수 있다.
제6항에 기재된 발명은, 제1항에 기재된 실장 기판에서,
상기 기판에, 적어도 상기 랜드의 형성 위치를 제외하고 레지스트재료를 설치하며, 또한, 상기 접합재 흐름 발생 수단을, 상기 랜드로부터 연속적으로 외측을 향하여 연장되도록 그 솔더 레지스트를 절단함으로써 형성된 노치부에 의해 구성한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 접합재 흐름 발생 수단으로서, 기판 상의 솔더 레지스트에 랜드로부터 연속적으로 외측을 향하여 연장되도록 노치부를 형성함으로써, 노치부가 형성되어 있는 위치와 형성되어 있지 않은 위치에서, 용융 가능 접합재가 스며들어 퍼지는 속도에 차이를 갖게 할 수 있다. 이 용융 가능 접합재의 습윤이 퍼지는 속도차에 의해, 용융 가능 접합재 내에는 불규칙한 땜납 흐름이 발생하여, 용융 가능 접합재 내에서의 보이드의 흐름을 활성화할 수 있다. 이에 의해, 용융 가능 접합재 내에 잔존하는 보이드를 효율적으로 외부로 배출할 수 있다.
또한, 제7항에 기재된 발명은, 제1항에 기재된 실장 기판에서, 상기 접합재 흐름 발생 수단을, 상기 랜드 상에 배치된 상기 용융 가능 접합재에 형성되어 있으며, 그 용융 가능 접합재의 직경 치수에 대하여 10퍼센트 이상 50퍼센트 미만의 폭 치수를 갖는 슬릿에 의해 구성한 것을 특징으로 하는 것이다.
상기 발명에 따르면, 용융 가능 접합재에 슬릿을 형성함으로써, 가열하여 용융 가능 접합재를 용융하였을 때, 이 용융된 용융 가능 접합재는 슬릿을 향하여 흐른다. 이 때문에, 보이드는 이 용융 가능 접합재의 흐름을 타고 땜납의 내부로부터 외부로 운반된다. 이에 의해, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다. 이 때, 용융 가능 접합재의 직경 치수에 대한 슬릿의 폭 치수가 10퍼센트 미만이면, 용융 시에 있어서 충분한 땜납의 흐름이 발생하지 않고, 또한 용융 가능 접합재의 직경 치수에 대한 슬릿의 폭 치수가 50퍼센트 이상이면, 전자 부품의 전극과 기판의 랜드와의 접합 강도가 약해진다.
또한, 외부 접속 단자를 갖는 전자 부품을, 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서, 상기 외부 접속 단자를 피복하도록 로진을 배치하고, 그 로진으로 피복된 범프를 상기 용융 가능 접합재에 의해 상기 랜드에 접합할 수도 있다.
이 구성으로 함으로써, 용융 가능 접합재를 랜드에 접합하는 경우, 우선 로진이 랜드 상에 용융되어 있는 용융 가능 접합재에 혼입된다. 용융 시에 있어서의 용융 가능 접합재의 결합력은, 용융 가능 접합재와 로진과의 결합력에 비해 크다. 이 때문에, 이 결합력 차에 의해 로진을 용융 가능 접합재로부터 밀어내고자 하는 힘이 발생하고, 이에 의해 용융 가능 접합재 내에는 흐름이 발생한다. 보이드는, 이 용융 가능 접합재의 흐름을 타고 외부를 향하여 운반되어, 배출된다. 이 때문에, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.
또한, 전자 부품을 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서, 상기 용융 가능 접합재를 상기 랜드에 배치할 때, 그 용융 가능 접합재의 배치 위치의 중심을 상기 랜드의 중심 위치로부터 어긋나게 하여 배치할 수도 있다. 이 때, 상기 용융 가능 접합재의 배치 위치의 중심과 상기 랜드의 중심 위치와의 어긋남 정도는, 100㎛ 이상 250㎛ 이하인 것이 바람직하다.
이에 의해, 가열에 의해 땜납 페이스트 내의 땜납이 용융되면, 습윤성이 높은 랜드를 향하여 땜납의 흐름이 발생한다. 보이드는, 이 땜납의 흐름을 타고 땜 납의 내부로부터 외부로 운반된다. 이 때문에, 보이드가 땜납 내에 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
또한, 외부 접속 단자를 갖는 전자 부품을, 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서, 상기 용융 가능 접합재를 상기 랜드에 접합할 때, 사전에 상기 용융 가능 접합재의 배치 위치의 중심과 상기 외부 접속 단자의 중심 위치를 어긋나게 한 상태에서 접합 처리를 개시할 수도 있다. 이 때, 상기 용융 가능 접합재의 배치 위치의 중심과 상기 외부 접속 단자의 중심 위치와의 어긋난 정도는 80㎛ 이상 200㎛ 이하인 것이 바람직하다.
이에 의해, 용융된 용융 가능 접합재는, 균형이 취해지는 위치까지 이동한다. 이 이동에 수반하는 용융 가능 접합재의 흐름에 의해, 보이드도 땜납의 내부로부터 외부로 운반된다. 이 때문에, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.
<실시예>
다음으로, 본 발명을 실시하기 위한 최선의 형태에 대하여 도면과 함께 설명한다.
도 4는 본 발명의 제1 실시예를 설명하기 위한 도면이다. 도 4는 전자 부품(25)을 실장 기판(20)에 용융 가능 접합재를 이용하여 접합하는 방법을 나타낸다. 이하 설명하는 각 실시예에서는, 용윰 가능 접합재로서 땜납을 이용한 예에 대하여 설명한다. 본 발명에 따른 용융 가능 접합재는, 용융 가능한 도전성을 가진 재료로서, 전자 부품의 전극과 실장 기판의 랜드를 접합하는 기능을 발휘하는 것이다. 이 용융 가능 접합재의 구체적인 재질로서는, 본 실시예와 같이 땜납(Sn-Pb 공정 땜납, Sn-Ag-Cu 등의 납이 없는 땜납, 땜납 페이스트)을 이용할 수 있는 것 외에, Sn, Au, Ag 등의 금속, 땜납재료, 도전성 금속분이 혼입된 수지 등, 다양한 것이 적용 가능하다.
한편, 전자 부품(25)은 예를 들면 반도체 장치 등으로, 부품 기판(26)의 표면에 형성된 기판측 랜드(22)에 땜납 볼(28)이 형성된 구성으로 되어 있다(도 4의 (D) 참조). 또한, 실장 기판(20)은 프린트 배선 기판으로, 그 표면에 기판측 랜드(22)가 형성되어 있다. 이 실장 기판(20)은, 예를 들면 도 19에 도시한 바와 같은 휴대 단말 장치(50)의 본체부(51) 혹은 덮개부(52) 내에 설치되어 있다.
또한, 전자 부품(25)에는 통상 복수의 땜납 볼(28)이 형성되어 있고(도 2 참조), 또한 실장 기판(20)에도 이것에 대응하여 복수의 기판측 랜드(22)가 형성되어 있다. 그러나, 도 4에서는 도시의 편의상, 실장 기판(20) 및 전자 부품(25)에 하나의 기판측 랜드(22) 및 땜납 볼(28)이 형성된 것을 도시하고, 이에 대하여 설명하는 것으로 한다. 또한, 실장 기판(20)의 표면에는, 기판측 랜드(22)의 형성 위치를 제외하고 솔더 레지스트가 형성되어 있지만, 도면에서는 솔더 레지스트의 도시를 생략하고 있다.
전자 부품(25)을 실장 기판(20)에 실장하기 위해서는, 우선 도 4의 (A)에 도시한 바와 같은 기판측 랜드(22)가 형성된 실장 기판(20)을 준비한다. 이어서, 이 기판측 랜드(22)의 대략 중앙에, 금속 부재(24)를 형성한다. 이 금속 부재(24)는, 기판측 랜드(22)의 재질보다 낮은 습윤성을 가진 재료가 선정되어 있다. 예를 들 면, 기판측 랜드(22)를 Cu로 한 경우, 금속 부재(24)의 재질로서는 Sn, Ag, Bi 등을 선정할 수 있다(단, 이것에 한정되는 것은 아니다).
또한, 이 금속 부재(24)는 기판측 랜드(22)의 중앙에 상방을 향하여 돌출되도록 형성되어 있다(예를 들면, 60∼80㎛의 높이를 갖는다). 이 금속 부재(24)의 형성 방법으로서는, 예를 들면 도금법을 이용할 수 있다. 또한, 후술하는 리플로우 온도보다 높은 융점을 갖는 수지(접착제)를 이용하여, 금속 부재(24)를 기판측 랜드(22) 상에 접착 고정하는 것도 가능하다. 또한, 금속 부재(24)의 높이(도 4의 (A)에 화살표 H1로 나타냄)는, 후술하는 인쇄용 스크린(31A)의 두께(도 4의 (B)에 화살표 H2로 나타냄)보다 작게 설정되어 있다(H1<H2).
상기한 바와 같이 기판측 랜드(22)에 금속 부재(24)가 형성되면, 이어서 후막 인쇄법(스크린 인쇄법)을 이용하여 기판측 랜드(22) 상에 땜납 페이스트(23)를 배치(도포)한다. 이 땜납 페이스트(23)는, 분말 형상의 땜납과 플럭스를 혼합하여 이들이 균일한 페이스트 형상으로 되도록 한 것으로, 종래의 것과 동일하다.
구체적인 배치 방법으로서는, 도 4의 (b)에 도시한 바와 같이, 땜납 페이스트(23)의 형상에 대응한 패턴(32A)을 갖는 인쇄용 스크린(31A)을 실장 기판(20)의 상부에 배치하고, 스키지(도시 생략)를 이용하여 땜납 페이스트(23)를 패턴(32A) 내에 넣는다. 그 후, 인쇄용 스크린(31A)을 실장 기판(20)으로부터 제거함으로써, 도 4의 (C)에 도시한 바와 같이 실장 기판(20)의 기판측 랜드(22) 상에 땜납 페이스트(23)가 배치(도포)된다.
이 때, 상기한 바와 같이 금속 부재(24)의 높이 H1은, 인쇄용 스크린(30A)의 두께 H2에 비해 낮기 때문에, 금속 부재(24)가 땜납 페이스트(23)의 스크린 인쇄를 방해하지 않는다. 또한, 이 스크린 인쇄 시에 있어서, 땜납 페이스트(23) 내에 수분이나 공기가 혼입될 우려가 있는 것은, 본 실시예에서도 마찬가지이다.
상기한 바와 같이 땜납 페이스트(23)가 배치되면, 계속해서 도 4의 (D)에 도시한 바와 같이 땜납 볼(28)과 땜납 페이스트(23)가 대향하도록 위치 결정된다. 그리고, 전자 부품(25)을 실장 기판(20)을 향하여 하측으로 이동시켜, 땜납 볼(28)을 땜납 페이스트(23) 상에 탑재하여 가고정을 행한다. 다음으로, 이 전자 부품(25)이 가고정된 실장 기판(20)을 리플로우로에 넣어 가열 처리를 행한다. 이 가열 처리에 의해, 땜납 페이스트(23) 내의 분말 형상의 땜납 및 땜납 볼(28)은 용융되고, 또한 땜납 페이스트(23) 내의 플럭스는 기화하여 비산된다.
도 4의 (E) 및 도 5는 땜납 페이스트(23) 내의 분말 형상의 땜납 및 땜납 볼(28)이 모두 용융되어 일체화된 상태를 도시하고 있다(이하, 이 용융 상태의 땜납을 용융 땜납(29A)이라고 함). 상기한 바와 같이, 스크린 인쇄 시에 있어서 땜납 페이스트(23) 내에는 수분이나 공기가 혼입되어 있을 가능성이 있다. 이 수분이나 공기가 땜납 페이스트(23) 내에 혼입되어 있으면, 땜납 페이스트(23) 내의 땜납이나 땜납 볼(28)이 용융됨으로써, 수분이나 공기는 팽창하여 보이드(30)가 되며, 또한 이 보이드(30)는 용융 땜납(29A) 내의 사이사이에 존재하는 상태로 된다.
한편, 본 실시예에서는 기판측 랜드(22)에 금속 부재(24)가 기판측 랜드(22)의 대략 중앙 위치에 돌출되어 형성되기 때문에, 용융 땜납(29A)은 금속 부재(24)와 접한 상태로 된다. 이 때, 상기한 바와 같이 금속 부재(24)는 땜납에 대하여 습윤성이 낮기 때문에, 용융 땜납(29A)은 금속 부재(24)의 표면에서 겉도는 상태로 된다. 이것은, 마치 물이 기름 종이 위에서 겉도는 것과 마찬가지의 상태이다.
또한, 금속 부재(24)는 기판측 랜드(22)에 돌출되어 형성되어 있으며, 그 높이는 상기한 스크린 인쇄의 방해가 되지 않는 최대의 높이로 설정되어 있다. 이 때문에, 금속 부재(24)에 의해 겉돌게 된 용융 땜납(29A)은, 금속 부재(24)를 따라 하방으로 흐르기 시작한다(용융 땜납(29A)의 흐름을 도 5에 화살표로 나타낸다). 즉, 금속 부재(24)는, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 기능한다.
이와 같이 본 실시예에서는, 용융 땜납(29A)이 금속 부재(24)의 높은 위치로부터 낮은 위치를 향하여 빠르게 흐르기 때문에, 이 흐름을 따라 보이드(30)도 높은 위치로부터 낮은 위치를 향하여 이동하고, 마침내 용융 땜납(29A)으로부터 외부로 배출된다. 이에 의해, 도 4의 (F)에 도시한 바와 같이 리플로우 처리가 종료되고, 용융 땜납(29A)이 냉각되어 접합 땜납(29)이 형성되었을 때, 접합 땜납(29) 내에 보이드(30)가 잔존하지 않게 되어, 확실하게 땜납 접합을 행할 수 있으며, 따라서 실장 기판(20)과 전자 부품(25)을 높은 신뢰성을 갖고 전기적으로 또한 기계적으로 접속시킬 수 있다.
또한, 본 발명의 실험에서는, 땜납 볼(28) 및 땜납 페이스트(23)의 땜납 분말로서 사용하는 땜납은, 종래의 Sn-Pb 공정 땜납이어도, 또한 이것보다 융점이 높은 납이 없는 땜납이어도, 본 실시예를 실시함으로써 땜납 용융 시에 용융 땜납에 흐름을 발생시킬 수 있어, 보이드의 발생을 억제할 수 있었다.
도 6은 본 발명의 제2 실시예를 도시하고 있다.
또한, 도 6 및 이하의 각 실시예의 설명에 이용하는 도면(도 7∼도 18)에서, 도 4 및 도 5에 도시한 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략하는 것으로 한다.
상기한 제1 실시예에서는, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 금속 부재(24)를 설치한 구성으로 하였다. 이에 대하여 본 실시예에서는, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 금속막(33)을 형성한 것을 특징으로 하는 것이다. 이 금속막(33)은, 기판측 랜드(22) 상에, 도금법 혹은 증착법 등의 박막으로 형성 기술을 이용하여 형성되어 있다.
이 금속막(33)은, 금속 부재(24)와 마찬가지로 기판측 랜드(22)의 재질보다 낮은 습윤성을 가진 재료가 선정되어 있고, 기판측 랜드(22)를 Cu로 한 경우에는 Sn, Ag, Bi 등을 선정할 수 있다(단, 이것에 한정되는 것은 아니다). 또한, 금속막(33)의 면적은 기판측 랜드(22)의 면적보다 작게 설정되어 있으며, 또한, 기판측 랜드(22)에 금속막(33)을 형성한 상태에서, 금속막(33)의 외주부를 둘러싸도록 기판측 랜드(22)가 위치하도록 구성되어 있다.
도 7은 제2 실시예에서 땜납 페이스트(23) 내의 분말 형상의 땜납 및 땜납 볼(28)이 모두 용융된 상태를 도시하고 있다. 본 실시예에서는, 기판측 랜드(22)의 대략 중앙 위치에 습윤성이 낮은 금속막(33)이 형성되어 있기 때문에, 용융 땜납(29A)은 금속막(33)의 표면에서 겉돌게 되어, 금속막(33)(기판측 랜드(22))의 중앙 위치로부터 외측을 향하는 흐름이 발생한다(용융 땜납(29A)의 흐름을 도 7에 화 살표로 나타냄). 즉, 금속막(33)은, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 기능한다.
이와 같이 본 실시예에서는, 금속막(33)으로부터 외측(기판측 랜드(22)가 노출되어 있는 위치)을 향하여 흐르기 때문에, 이 흐름을 따라 보이드(30)도 기판측 랜드(22)의 외부를 향하여 이동하고, 마침내 용융 땜납(29A)으로부터 외부로 배출된다. 이에 의해, 본 실시예에서도 접합 땜납(29) 내에 보이드(30)가 잔존하는 것을 방지할 수 있어, 확실하게 땜납 접합을 행할 수 있다.
도 8은 본 발명의 제3 실시예를 도시하고 있다.
상기한 제1 실시예에서는, 용융 땜납(29A)에 흐름을 발생시키는 접합재 발생 수단으로서 금속 부재(24)를 설치한 구성으로 하였다. 이에 대하여 본 실시예에서는, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 금속 부재(24) 대신에 로진(34)을 설치한 것을 특징으로 하는 것이다. 이 로진(34)은, 예를 들면 소나무 등의 수목의 진으로, 그 용융 온도(액상 온도)는 약 90∼100℃로 땜납의 융점보다 낮다.
본 실시예에서 전자 부품(25)을 실장 기판(20)에 실장하기 위해서는, 우선 도 8의 (A)에 도시한 바와 같이 실장 기판(20)에 형성된 기판측 랜드(22)의 대략 중앙에, 로진(34)을 배치한다. 본 실시예에서는 블록 형상의 로진(34)을 기판측 랜드(22)에 탑재한 구성으로 하고 있다. 로진(34)은 어느 정도의 점성을 갖고 있기 때문에, 단순히 로진(34)을 기판측 랜드(22) 상에 탑재하는 것만으로 가고정이 이루어진다. 또한, 본 실시예에서는 블록 형상의 로진(34)을 이용하고 있지만, 로 진(34)을 기판측 랜드(22)의 상면에 막 형상으로 배치한 구성으로 해도 된다.
상기한 바와 같이 기판측 랜드(22)에 로진(34)이 설치되면, 계속해서 스크린 인쇄법을 이용하여 기판측 랜드(22) 상에 땜납 페이스트(23)를 배치(도포)한다. 다음으로, 도 8의 (D)에 도시한 바와 같이 땜납 볼(28)과 땜납 페이스트(23)가 대향하도록 위치 결정함과 함께 전자 부품(25)을 실장 기판(20)을 향하여 하측으로 이동시켜, 땜납 볼(28)을 땜납 페이스트(23) 내에 삽입하여 실장 기판(20)과 전자 부품(25)을 가고정한다.
다음으로, 이 전자 부품(25)이 가고정된 실장 기판(20)을 리플로우로에 넣어 가열 처리를 행한다. 본 실시예에서는, 이 가열 처리에 의해, 땜납 페이스트(23) 내의 분말 형상의 땜납 및 땜납 볼(28)이 용융하기 전에, 우선 용융 온도가 낮은 로진(34)이 용융을 개시하고, 그 후에 땜납이 용융하게 된다. 또한, 로진(34)은, 땜납 페이스트(23)에 매설되도록 형성되어 있다. 이 때문에, 땜납 용융 시에 있어서는, 내부에 용융된 로진(34)이 존재하고 있는 상태에서 땜납 페이스트(23) 내의 땜납(땜납 분말)이 용융하게 된다.
용융 시에 있어서의 땜납 분자끼리의 결합력은, 땜납과 로진과의 결합력에 비해 크기 때문에, 이 결합력 차에 의해 용융 땜납(29A) 내에서는 로진(34)을 외부로 밀어내고자 하는 힘이 발생하고, 이에 의해 용융 땜납(29A)에는 흐름이 발생한다(이와 같이 하여 발생한 용융 땜납(29A)의 흐름을 도 8의 (E)에 화살표로 나타냄). 보이드(30)는, 이 용융 땜납(29A)의 흐름에 의해 외부로 운반되어, 용융 땜납(29A)으로부터 외부로 배출된다. 이에 의해, 본 실시예에서도 보이드(30)가 용 융 땜납(29A) 내에 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
도 9는 본 발명의 제4 실시예를 설명하기 위한 도면이다.
상기한 제3 실시예에서는, 블록 형상의 로진(34)을 기판측 랜드(22) 상에 형성한 구성으로 하였다. 이에 대하여 본 실시예에서는, 땜납 볼(28)을 피복하도록 로진막(35)을 배치한 것을 특징으로 하는 것이다.
이 로진막(35)은, 용융 땜납(29A)에 흐름을 발생시키는 접합재 흐름 발생 수단으로서 기능하는 것이다. 또한, 이 로진막(35)은, 제3 실시예에서 이용한 로진(34)과 동일 재질이며, 그 용융 온도(액상 온도)는 땜납의 융점보다 낮은 특성을 갖고 있다.
따라서, 본 실시예에서도 제3 실시예와 마찬가지로, 리플로우 가열을 행한 경우, 땜납 페이스트(23) 내의 땜납 및 땜납 볼(28)이 용융되기 전에, 우선 용융 온도가 낮은 로진(34)이 용융되기 시작하고, 그 후에 땜납이 용융된다. 상기한 바와 같이, 용융 시에 있어서의 땜납 분자끼리의 결합력은, 땜납과 로진과의 결합력에 비해 크기 때문에, 이 결합력 차에 의해 용융 땜납(29A) 내에서는 로진(34)을 외부로 밀어내고자 하는 힘이 발생하고, 이에 의해 용융 땜납(29A)에는 흐름이 발생한다.
보이드(30)는, 이 용융 땜납(29A)의 흐름에 따라 외부로 운반되어, 용융 땜납(29A)으로부터 외부로 배출된다. 이에 의해, 본 실시예에서도 보이드(30)가 용융 땜납(29A) 내에 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
도 10 및 도 11은 본 발명의 제5 실시예를 설명하기 위한 도면이다.
본 실시예에서는, 땜납 페이스트(23)의 형상과 부품측 랜드(37)(이하, 변형 부품측 랜드(37)라고 함)의 형상을 다르게 하여, 변형 부품측 랜드(37)의 땜납 페이스(23)의 외주 부분에 위치하는(외주 부분에 노출되는) 면적을 다르게 함으로써, 용융 땜납에 흐름을 발생시키는 접합재 흐름 발생 수단을 구성한 것을 특징으로 하는 것이다.
구체적으로는, 도 10의 (A) 및 도 11에 도시한 바와 같이, 평면에서 본 상태에서 땜납 페이스트(23)의 형상이 원형인 데 대하여, 변형 부품측 랜드(37)의 형상을 팔각 형상으로 하고 있다. 이와 같이 구성함으로써, 도 11에 도시한 바와 같이 땜납 페이스트(23)의 외주와 변형 부품측 랜드(37)의 외주까지의 거리는 균일하지 않게 되어, 거리가 긴 부분(도 11에 화살표 L1로 나타냄)과, 거리가 짧은 부분(도 11에 화살표 L2로 나타냄)이 발생한다.
변형 부품측 랜드(37)의 땜납의 습윤성은 양호하고, 따라서 땜납 페이스트(23) 내의 땜납이 용융된 경우, 용융 땜납은 변형 부품측 랜드(37) 상에서 원활하게 습윤이 확대된다. 이 때의 습윤이 퍼지는 속도는, 땜납 페이스트(23)의 외주에 노출되어 있는 변형 부품측 랜드(37)의 반경 방향의 길이에 관계된다. 즉, 도 11에 화살표 L1로 나타내는 긴 부분에서의 용융 땜납의 흐름 속도(도 11에 화살표 V1로 나타냄)는, 도 11에 화살표 L2로 나타내는 짧은 부분에서의 용융 땜납의 흐름 속도(도 11에 화살표 V2로 나타냄)에 대하여 빨라진다.
이와 같이, 땜납 페이스(23)의 외주 부분에 노출된 변형 부품측 랜드(37)의 면적이 다른 것에 기인하여, 변형 부품측 랜드(37A) 상에서 용융 땜납이 스며들어 퍼지는 속도에 차가 발생한다. 이 용융 땜납이 스며들어 퍼지는 속도 차에 의해, 용융 땜납 내에는 불규칙한 땜납의 흐름이 발생하여, 보이드(30)의 흐름을 활성화시킬 수 있다. 이에 의해, 용융 땜납 내에 잔존하는 보이드(30)를 효율적으로 외부로 배출할 수 있어, 신뢰성이 높은 땜납 접속을 행하는 것이 가능하게 된다.
도 12는 본 발명의 제6 실시예를 설명하기 위한 도면이다.
도 12의 (A)는 6개의 기판측 랜드(22)가 형성된 실장 기판(20)을 도시하고 있고, 도 12의 (B)는 그 중 하나의 기판측 랜드(22)를 확대하여 도시하고 있다. 본 실시예에서는, 실장 기판(20)에 적어도 기판측 랜드(22)의 형성 위치를 제외하고 솔더 레지스트(38)를 설치함과 함께, 기판측 랜드(22)의 외주 위치에 노치부(39)를 형성함으로써, 용융 땜납에 흐름을 발생시키는 접합재 흐름 발생 수단을 구성한 것을 특징으로 하는 것이다.
노치부(39)는, 솔더 레지스트(38)에 홈을 형성함으로써 형성되어 있다. 또한, 기판측 랜드(22)도 솔더 레지스트(38)가 제거된 구성이며, 이 기판측 랜드(22)와 노치부(39)는 연속하도록 형성되어 있다. 또한, 노치부(39)의 형성 방향은, 원형으로 된 기판측 랜드(22)의 외주로부터 외측을 향하여 연장되도록 형성되어 있다.
이와 같이 구성함으로써, 기판측 랜드(22)의 외주 위치에서, 노치부(39)가 형성되어 있는 위치와 형성되어 있지 않은 위치에서, 솔더 레지스트(38)까지의 거 리에 차이가 발생한다. 주지한 바와 같이, 솔더 레지스트(38)는 땜납이 부착되는 것을 억제하는 효과를 갖고 있으며, 따라서 땜납에 대한 땜납의 습윤성은 낮다. 이에 대하여, 솔더 레지스트(38)가 제거된 부분은, 솔더 레지스트(38)가 형성되어 있는 부분에 비해 땜납의 습윤성은 높다.
따라서 땜납 페이스트(23) 내의 땜납이 용융된 경우, 노치부(39)의 형성 위치에서의 용융 땜납의 흐름 속도(도 12의 (B)에 화살표 V1로 나타냄)는, 노치부(39)가 형성되어 있지 않은 위치에서의 용융 땜납의 흐름 속도(도 12의 (B)에 화살표 V2로 나타냄)에 대하여 빨라진다. 즉, 땜납 페이스(23)의 외주 부분에 형성된 솔더 레지스트(38)로 인하여, 용융 땜납이 스며들어 퍼지는 속도에 차이가 발생한다.
이 용융 땜납이 스며들어 퍼지는 속도차에 의해, 용융 땜납 내에는 불규칙한 땜납 흐름이 발생하여 보이드(30)의 흐름을 활성화시킬 수 있다. 이에 의해, 용융 땜납 내에 잔존하는 보이드(30)를 효율적으로 외부로 배출할 수 있어, 신뢰성이 높은 땜납 접속을 행하는 것이 가능하게 된다.
도 13 내지 도 15는, 본 발명의 제7 실시예를 설명하기 위한 도면이다.
본 실시예에서는, 땜납 페이스트(23)를 기판측 랜드(22)에 배치할 때, 땜납 페이스트(23)에 슬릿(40)을 형성한 것을 특징으로 하는 것이다. 이 슬릿(40)의 폭 치수(도 13의 (B)에 화살표 W로 나타냄)는, 땜납 페이스트(23)의 직경 치수(도 13의 (b)에 화살표 R로 나타냄)에 대하여, 10퍼센트 이상 50퍼센트 미만의 길이로 되도록 설정되어 있다.
이와 같이, 땜납 페이스트(23)에 슬릿(40)을 형성하기 위해서는, 도 14에 도시한 바와 같이, 기판측 랜드(22) 상에 땜납 페이스트(23)를 형성하는 데 이용하는 인쇄용 스크린(31B)에, 슬릿 형성부(41)를 가진 패턴(32B)을 형성해 둔다. 이에 의해, 땜납 페이스트(23)의 스크린 인쇄 시에 슬릿 형성부(41)에는 땜납 페이스트(23)는 배치되지 않고, 따라서 땜납 페이스트(23) 내에 슬릿(40)을 형성할 수 있다.
본 실시예에 따르면, 리플로우 가열에 의해 땜납 페이스트(23) 내의 땜납이 용융될 때, 용융된 땜납은 슬릿(40)을 향하여 흐른다. 즉, 땜납 페이스트(23)의 중앙 위치에서는, 용융된 땜납은 도 15에 화살표로 나타낸 바와 같이 슬릿(40)을 향하여 유입되고자 한다. 따라서, 용융 땜납 내의 보이드(30)는, 이 용융 땜납의 흐름을 타고 외부로 운반되어 배출된다. 따라서 본 실시예에 의해서도, 보이드(30)가 땜납 내에 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
이 때, 땜납 페이스트(23)의 직경 치수 R에 대한 슬릿(40)의 폭 치수 W가 10퍼센트 미만이면, 땜납이 용융하였을 때에 있어서 슬릿(40)을 향하는 충분한 땜납의 흐름이 발생하지 않고, 또한 땜납 페이스트(23)의 직경 치수 R에 대한 슬릿(40)의 폭 치수 W가 50퍼센트 이상이면, 땜납 페이스트(23)의 절대량이 적어져 전자 부품(25)과 실장 기판(20)과의 접합 강도가 약해진다.
도 16 및 도 17은 본 발명의 제8 실시예를 설명하기 위한 도면이다.
본 실시예에서는, 땜납 페이스트(23)를 기판측 랜드(22)에 배치할 때, 땜납 페이스트(23)의 배치 위치의 중심을 기판측 랜드(22)의 중심 위치로부터 어긋나게 하여 배치한 것을 특징으로 하는 것이다. 본 실시예에서는, 도 16의 (A)에 도시한 바와 같이, 땜납 페이스트(23)의 중심 위치와 기판측 랜드(22)의 중심 위치를 ΔW1만큼 어긋나게 하고 있다.
이와 같이, 기판측 랜드(22)에 대하여 땜납 페이스트(23)를 어긋나게 배치하는 것은, 땜납 페이스트(23)를 기판측 랜드(22)에 형성할 때, 실장 기판(20)에 대한 인쇄용 스크린(30A)의 위치를 적절하게 조정함으로써, 용이하게 설정할 수 있다(도 4의 (B) 참조). 또한, 이 어긋난 정도 ΔW1은, 기판측 랜드(22)나 땜납 볼(28)의 크기에 의해 변동되는 것이지만, 일반적으로 고밀도화에 대응한 땜납 볼(28)이면, 100㎛≤ΔW1≤250㎛로 설정하는 것이 바람직하다.
이와 같이, 땜납 페이스트(23)의 배치 위치의 중심을 땜납 페이스트(23)의 중심 위치로부터 어긋나게 함으로써, 리플로우 가열에 의해 땜납 페이스트(23) 내의 땜납이 용융되였을 때, 용융 땜납에는 기판측 랜드(22)(습윤성이 높음)를 향하여 이동하고자 하는 힘(도 16의 (B) 및 도 17의 (A)에 화살표 F로 나타냄. 이하, 흐름력 F라고 함)이 발생한다. 이 흐름력 F에 의해 용융 땜납의 흐름이 발생하고, 이 흐름은 모든 용융 땜납이 기판측 랜드(22)로 이동할 때까지 계속된다. 도 16의 (C) 및 도 17의 (B)는, 모든 용융 땜납이 기판측 랜드(22)로 이동한 상태를 나타내고 있다.
이 땜납이 이동하는 현상은, 어긋난 위치에 있는 땜납이 정규의 위치인 기판측 랜드(22)로 스스로 향하는 흐름이기 때문에, 셀프 얼라이먼트(self alignment) 라고 한다. 이 용융 땜납의 셀프 얼라이먼트 동작에 의해, 용융 땜납에 혼입되어 있는 보이드(30)도 이 흐름을 타고 이동한다. 따라서, 보이드(30)는 이 용융 땜납의 흐름에 따라 외부로 배출되어, 땜납 내에 보이드(30)가 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
도 18은 본 발명의 제9 실시예를 설명하기 위한 도면이다.
본 실시예에서는, 땜납 볼(28)을 땜납 페이스트(23)가 배치된 기판측 랜드(22)에 접합할 때, 사전에 땜납 페이스트(23)의 배치 위치의 중심과, 땜납 볼(28)의 중심 위치를 어긋나게 한 상태에서 접합 처리를 개시하는 것을 특징으로 한다. 본 실시예에서는, 도 18의 (a)에 도시한 바와 같이, 땜납 페이스트(23)의 중심 위치와 땜납 볼(28)의 중심 위치를 ΔW2만큼 어긋나게 하고 있다.
땜납 페이스트(23)에 대하여 땜납 볼(28)을 어긋나게 하는 것은, 전자 부품(25)과 실장 기판(20)과의 위치 결정 장치의 설정을 적절하게 변경함으로써 용이하게 행할 수 있다. 또한, 이 어긋난 정도 ΔW1은, 기판측 랜드(22)나 땜납 볼(28)의 크기에 따라 변동되는 것이지만, 일반적으로 고밀도화에 대응한 땜납 볼(28)이라면, 80㎛≤ΔW2≤200㎛로 설정하는 것이 바람직하다.
이와 같이 기판측 랜드(22)와 땜납 볼(28)의 중심 위치를 어긋나게 함으로써, 본 실시예에서도, 리플로우 가열에 의해 땜납 페이스트(23) 내의 땜납이 용융되였을 때, 셀프 얼라이먼트가 발생한다. 본 실시예에서 발생하는 셀프 얼라이먼트 동작은, 땜납 볼(28)의 땜납과 땜납 페이스트(23)에 포함되는 땜납(용융된 땜납)이, 가장 안정된 상태(표면 장력이 안정되는 상태)로 될 때까지 계속될 수 있 다.
이 땜납이 안정된 상태로 되도록 이동하고자 하는 힘(도 18의 (A)에 화살표 F로 나타냄. 이하, 흐름력 F라고 함)이 발생한다. 이 흐름력 F에 의해 용융 땜납의 흐름이 발생하고, 상기한 바와 같이 이 흐름은 용융 땜납이 안정된 형상으로 될 때까지 계속된다. 도 18의 (B)는, 용융 땜납의 형상이 안정된 상태, 즉 흐름력 F가 소멸된 상태를 나타내고 있다.
이 용융 땜납이 셀프 얼라이먼트 동작에 의해 이동할 때, 용융 땜납에 혼입되어 있는 보이드(30)도 이 흐름을 타고 이동하여 외부로 배출된다. 따라서, 본 실시예에서도, 땜납 내에 보이드(30)가 잔존하는 것을 방지할 수 있어, 땜납 접합의 신뢰성을 높일 수 있다.
이상의 설명에 대하여, 또한 이하의 항을 개시한다.
(부기 1)
전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판에 있어서,
용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단을 설치한 것을 특징으로 실장 기판.
(부기 2)
부기 1에 기재된 실장 기판에 있어서,
상기 접합재 흐름 발생 수단을,
상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되며, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 또한, 상기 가열 전에 있어서의 상기 용융 가능 접합재의 높이보다 낮은 높이를 갖는 금속 부재에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 3)
부기 1에 기재된 실장 기판에 있어서,
상기 접합재 흐름 발생 수단을,
상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되며, 상기 용융 가능 접합재보다 낮은 용융 온도를 갖는 로진에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 4)
부기 1에 기재된 실장 기판에 있어서,
상기 접합재 흐름 발생 수단을,
상기 랜드 상에 막으로 형성되며, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 또한, 상기 랜드의 면적보다 작은 면적으로 된 금속막에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 5)
부기 1에 기재된 실장 기판에 있어서,
상기 접합재 흐름 발생 수단을,
배치된 상기 용융 가능 접합재의 소정 형상과 다르도록 형상 설정이 이루어진 랜드에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 6)
부기 1에 기재된 실장 기판에 있어서,
상기 기판에, 적어도 상기 랜드의 형성 위치를 제외하고 레지스트재료를 설치하며,
또한, 상기 접합재 흐름 발생 수단을, 상기 랜드로부터 연속적으로 외측을 향하여 연장되도록 그 솔더 레지스트를 절단함으로써 형성된 노치부에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 7)
부기 1에 기재된 실장 기판에 있어서,
상기 접합재 흐름 발생 수단을,
상기 랜드 상에 배치된 상기 용융 가능 접합재에 형성되어 있으며, 그 용융 가능 접합재의 직경 치수에 대하여 10퍼센트 이상 50퍼센트 미만의 폭 치수를 갖는 슬릿에 의해 구성한 것을 특징으로 하는 실장 기판.
(부기 8)
외부 접속 단자를 갖는 전자 부품을, 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서,
상기 외부 접속 단자를 피복하도록 로진을 배치하고,
그 로진으로 피복된 범프를 상기 용융 가능 접합재에 의해 상기 랜드에 접합하는 것을 특징으로 하는 전자 부품의 실장 방법.
(부기 9)
전자 부품을 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서,
상기 용융 가능 접합재를 상기 랜드에 배치할 때, 그 용융 가능 접합재의 배치 위치의 중심을 상기 랜드의 중심 위치로부터 어긋나게 하여 배치하는 것을 특징으로 하는 전자 부품의 실장 방법.
(부기 10)
부기 9에 기재된 전자 부품의 실장 방법에 있어서,
상기 용융 가능 접합재의 배치 위치의 중심과 상기 랜드의 중심 위치와의 어긋난 정도는 100㎛ 이상 250㎛ 이하인 것을 특징으로 하는 전자 부품의 실장 방법.
(부기 11)
외부 접속 단자를 갖는 전자 부품을, 용융 가능 접합재에 의해 실장 기판의 랜드에 접합하는 전자 부품의 실장 방법에 있어서,
상기 용융 가능 접합재를 상기 랜드에 접합할 때, 사전에 상기 용융 가능 접합재의 배치 위치의 중심과 상기 외부 접속 단자의 중심 위치를 어긋나게 한 상태에서 접합 처리를 개시하는 것을 특징으로 하는 전자 부품의 실장 방법.
(부기 12)
제11항에 있어서,
상기 용융 가능 접합재의 배치 위치의 중심과 상기 외부 접속 단자의 중심 위치와의 어긋난 정도는 80㎛ 이상 200㎛ 이하인 것을 특징으로 하는 전자 부품의 실장 방법.
본 발명에 따르면, 용융 가능 접합재 내에 혼입되어 있었던 보이드를 땜납의 흐름을 타고 땜납의 내부로부터 외부로 배출할 수 있어, 보이드가 용융 가능 접합재 내에 잔존하는 것을 방지할 수 있어, 접합 신뢰성을 높일 수 있다.

Claims (7)

  1. 삭제
  2. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 접합재 흐름 발생 수단은,
    상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되고, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 상기 가열 전에 있어서의 상기 용융 가능 접합재의 높이보다 낮은 높이를 갖는 금속 부재로 구성되는 실장 기판.
  3. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 접합재 흐름 발생 수단은,
    상기 랜드 상에 상기 용융 가능 접합재에 매설되도록 형성되고, 상기 용융 가능 접합재보다 낮은 용융 온도를 갖는 로진으로 구성되는 실장 기판.
  4. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 접합재 흐름 발생 수단은,
    상기 랜드 상에 막으로 형성되고, 상기 용융 가능 접합재에 대한 습윤성이 상기 랜드보다 작고, 상기 랜드의 면적보다 작은 면적으로 된 금속막에 의해 구성되는 실장 기판.
  5. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 접합재 흐름 발생 수단은,
    배치된 상기 용융 가능 접합재의 소정 형상과 다르도록 형상 설정이 이루어진 랜드에 의해 구성되는 실장 기판.
  6. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 기판에, 적어도 상기 랜드의 형성 위치를 제외한 위치에 레지스트 재료가 설치되고,
    상기 접합재 흐름 발생 수단은,
    상기 랜드로부터 연속적으로 외측을 향하여 연장되도록 해당 솔더 레지스트를 절단함으로써 형성된 노치부에 의해 구성되는 실장 기판.
  7. 전자 부품의 전극과 용융 가능 접합재에 의해 접합되는 랜드를 갖는 실장 기판으로서,
    용융된 상기 용융 가능 접합재에 흐름을 발생시키는 접합재 흐름 발생 수단이 설치되고,
    상기 접합재 흐름 발생 수단은,
    상기 랜드 상에 배치된 상기 용융 가능 접합재에 형성되고, 상기 용융 가능 접합재의 직경 치수에 대하여 10퍼센트 이상 50퍼센트 미만의 폭 치수를 갖는 슬릿에 의해 구성되는 실장 기판.
KR1020040077833A 2004-04-13 2004-09-30 실장 기판 KR100645418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004118203A JP4502690B2 (ja) 2004-04-13 2004-04-13 実装基板
JPJP-P-2004-00118203 2004-04-13

Publications (2)

Publication Number Publication Date
KR20050100329A KR20050100329A (ko) 2005-10-18
KR100645418B1 true KR100645418B1 (ko) 2006-11-15

Family

ID=35059542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077833A KR100645418B1 (ko) 2004-04-13 2004-09-30 실장 기판

Country Status (5)

Country Link
US (1) US7491893B2 (ko)
JP (1) JP4502690B2 (ko)
KR (1) KR100645418B1 (ko)
CN (1) CN1684573B (ko)
TW (1) TWI280829B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070068700A1 (en) * 2005-09-26 2007-03-29 Ddk Ltd. Electric contact and method for producing the same and connector using the electric contacts
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
EP2012352A4 (en) 2006-04-24 2012-07-25 Murata Manufacturing Co ELECTRONIC COMPONENT, ELECTRONIC COMPONENT DEVICE THEREFOR AND METHOD OF MANUFACTURING THEREOF
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
KR100791009B1 (ko) * 2007-01-10 2008-01-04 삼성전자주식회사 솔더볼 연결시 발생하는 보이드 제어가 가능한인쇄회로기판
JP5086647B2 (ja) * 2007-01-17 2012-11-28 オリンパス株式会社 積層実装構造体
WO2008090653A1 (ja) * 2007-01-24 2008-07-31 Konica Minolta Opto, Inc. 撮像装置、撮像装置の組立方法及び携帯端末
JP4518128B2 (ja) * 2007-10-01 2010-08-04 株式会社デンソー 電子回路装置の製造方法および電子回路装置
JP4920754B2 (ja) * 2010-01-21 2012-04-18 新光電気工業株式会社 リードピン付き配線基板
JP2012049250A (ja) * 2010-08-25 2012-03-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
JP6251235B2 (ja) * 2012-03-20 2017-12-20 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． はんだ予成形品およびはんだ合金組付方法
CN104066271B (zh) * 2013-03-21 2017-04-05 广达电脑股份有限公司 印刷电路板与在其电路板上配置集成电路封装元件的方法
JP6362066B2 (ja) * 2013-12-17 2018-07-25 キヤノン株式会社 プリント回路板の製造方法及びプリント回路板
EP2950358B1 (en) * 2014-05-29 2021-11-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
KR20160034099A (ko) * 2014-09-19 2016-03-29 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
AT516750B1 (de) 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
JP2016162813A (ja) * 2015-02-27 2016-09-05 富士通株式会社 プリント基板及びハンダ付け方法
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
JP7100980B2 (ja) * 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
GB201804622D0 (en) * 2018-03-22 2018-05-09 Central Glass Co Ltd Method of producing a vehicle glass assembly
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
JP2022003676A (ja) * 2020-06-23 2022-01-11 日立Astemo株式会社 電子制御装置および電子制御装置の製造方法
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974267A (ja) * 1995-09-04 1997-03-18 Matsushita Electric Ind Co Ltd 回路基板
JPH10209591A (ja) * 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JPH10209592A (ja) * 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JP2004095864A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567493A (en) 1979-07-02 1981-01-26 Hitachi Ltd Metal mask
US4509994A (en) * 1984-09-04 1985-04-09 Mcdonnell Douglas Corporation Solder composition for high-density circuits
JPH08330718A (ja) 1995-05-29 1996-12-13 Matsushita Electric Ind Co Ltd クリーム半田の塗布方法
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JPH09293961A (ja) 1996-04-26 1997-11-11 Citizen Watch Co Ltd 電子部品の実装方法
KR100225655B1 (ko) 1997-10-23 1999-10-15 윤종용 반도체 패키지의 인쇄회로기판 실장 구조
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974267A (ja) * 1995-09-04 1997-03-18 Matsushita Electric Ind Co Ltd 回路基板
JPH10209591A (ja) * 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JPH10209592A (ja) * 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JP2004095864A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 電子部品

Also Published As

Publication number Publication date
CN1684573B (zh) 2010-04-28
TWI280829B (en) 2007-05-01
JP4502690B2 (ja) 2010-07-14
CN1684573A (zh) 2005-10-19
JP2005303079A (ja) 2005-10-27
US20050224560A1 (en) 2005-10-13
KR20050100329A (ko) 2005-10-18
US7491893B2 (en) 2009-02-17
TW200534766A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
KR100645418B1 (ko) 실장 기판
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US9545013B2 (en) Flip chip interconnect solder mask
US20030030149A1 (en) Semiconductor device having solder bumps reliably reflow solderable
US7279409B2 (en) Method for forming multi-layer bumps on a substrate
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
EP2633551B1 (en) Lead-free structures in a semiconductor device
KR20040111055A (ko) 반도체 장치 및 그 조립 방법
JP2008205232A (ja) 導体パターンの形成方法
US6050481A (en) Method of making a high melting point solder ball coated with a low melting point solder
KR101521485B1 (ko) Ｐｇａ형 배선 기판 및 그 제조 방법
JP4356581B2 (ja) 電子部品実装方法
US20110133332A1 (en) Package substrate and method of fabricating the same
KR100636364B1 (ko) 플립칩 패키지의 솔더패드 접합방법
US6059172A (en) Method for establishing electrical communication between a first object having a solder ball and a second object
JP4051570B2 (ja) 半導体装置の製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US7494924B2 (en) Method for forming reinforced interconnects on a substrate
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006093178A (ja) 電子機器の製造方法
JP2009105220A (ja) バンプ付き電子部品、電子部品実装体、および電子部品の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee