JP2022003676A - 電子制御装置および電子制御装置の製造方法 - Google Patents
電子制御装置および電子制御装置の製造方法 Download PDFInfo
- Publication number
- JP2022003676A JP2022003676A JP2020108198A JP2020108198A JP2022003676A JP 2022003676 A JP2022003676 A JP 2022003676A JP 2020108198 A JP2020108198 A JP 2020108198A JP 2020108198 A JP2020108198 A JP 2020108198A JP 2022003676 A JP2022003676 A JP 2022003676A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- control device
- electronic control
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000002093 peripheral effect Effects 0.000 claims abstract description 34
- 239000011800 void material Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 22
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 2
- 206010019332 Heat exhaustion Diseases 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 12
- 238000012795 verification Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910017932 Cu—Sb Inorganic materials 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】はんだバンプ中のボイド発生を抑制し、熱疲労寿命を向上させた、信頼性の高い電子制御装置を提供する。【解決手段】電子制御装置は、第1電極を一面に有する電子部品と、前記第1電極と対向する位置に、第2電極を一面に有する基板とを、備え、前記電子部品と前記基板とは、はんだバンプを介してはんだ接続されており、前記はんだバンプ内にボイドが形成された場合、前記ボイドが前記はんだバンプ内の中心部に形成されずに周辺部に形成されることを特徴とする。【選択図】図1
Description
本発明は、電子制御装置および電子制御装置の製造方法に関する。
近年、電子機器の小型化、高密度化および高機能化を目的に、半導体装置には小型化、高密度化が要求され、BGAやCSPのようなエリアアレイ型のパッケージ型半導体装置が多く利用されており、その構造の改良が日々成されている。
本願発明の背景技術として、下記の特許文献が知られている。
特許文献1では、BGAパッケージと配線基板との接続において、最外周電極3b、3cのうち、最もアレイ状配列の外側に位置する端部が、最外周電極1bのうち、最もアレイ状配列の外側に位置する端部よりもアレイ状配列の外側に位置するようにし、最外周電極3b、3cの表面とはんだバンプ9の表面とが成す角度を鋭角にする構造が開示されている。
また、特許文献2には、BGAパッケージと配線基板との接続において、配線基板の4隅の電極の端部をBGAパッケージ外周外側まで拡大し、熱疲労寿命が延びる組成のはんだ材を供給し、4隅のはんだバンプの接続長を長くし、はんだ組成を変更する技術が開示されている。
特許文献1では、外部衝撃時において最外周はんだバンプにかかる応力を緩和することについては言及されているが、構成部材の線膨張係数の違いにより反り量がそれぞれ異なり、これが原因で熱疲労寿命に影響を与えることについては考慮されていない。
また、特許文献2では、最外周はんだバンプの基板電極をパッケージ外周の外側まで拡大しており、配線基板の電極からの引き出し線のパターン自由度が低下し、配線基板の層数を増やすなどの対応のためにコストが増加する課題がある。また4隅のはんだ組成の変更に伴うボイド発生の影響について考慮されていない。
本発明は上記課題に鑑みてなされたものであり、その目的は、はんだバンプを介してエリアアレイ型パッケージを配線基板に接続する半導体装置を内蔵する電子制御装置において、はんだバンプに発生するボイドを抑制し、熱疲労寿命が向上した信頼性の高い電子制御装置を提供することにある。
電子制御装置は、第1電極を一面に有する電子部品と、前記第1電極と対向する位置に、第2電極を一面に有する基板とを、備え、前記電子部品と前記基板とは、はんだバンプを介してはんだ接続されており、前記はんだバンプ内にボイドが形成された場合、前記ボイドが前記はんだバンプ内の中心部に形成されずに周辺部に形成されることを特徴とする。
本発明によれば、はんだバンプ中のボイド発生を抑制し、熱疲労寿命を向上させた、信頼性の高い電子制御装置を提供できる。
以下、図面を参照して本発明の実施形態を説明する。なお、本実施形態は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。また、本発明は、他の種々の形態でも実施することが可能であり、特に限定しない限り、各構成要素は単数でも複数でも構わない。同様に、図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
(第1の実施形態および電子制御装置の構成)
図1は、本発明の第1の実施形態に係る半導体装置である電子制御装置の断面図である。
図1は、本発明の第1の実施形態に係る半導体装置である電子制御装置の断面図である。
電子制御装置は、配線基板1(以下基板1)、半導体パッケージ2(以下パッケージ2)、半導体素子側電極3(以下電極3)、基板側電極4(以下電極4)、はんだボール5、はんだペースト6、を備えている。なお図1は、配線基板1とパッケージ2のはんだ接続をする前の状態である。
電子制御装置は、パッケージ2が半導体素子及びエリアアレイ型の接続構造を有するパッケージ型半導体装置である。このパッケージ2は、例えばBGA(Ball Grid Array)およびCSP(Chip Size Package)の構造ではんだ接続によって基板1と導通され、対応する電極同士が接合される。
パッケージ2はエリアアレイ型パッケージであり、図1の紙面下側の面に複数の電極3を一面に有し、さらにその電極3の下面にはんだボール5を備える電子部品である。電極3およびはんだボール5は、パッケージ2の一面に一定のサイズや面積を持って、それぞれが一定のピッチ間隔で形成されている。
また、パッケージ2は、半導体素子であるSiチップが、例えばワイヤによってインターポーザに接続されており、インターポーザの裏面に電極3およびはんだボール5が形成され、インターポーザ上を樹脂でモールドした構造である。
基板1は、パッケージ2に備えられている電極3及びはんだボール5と対向する位置に電極4を備えている。電極4は図1の紙面上側の面にはんだ材であるはんだペースト6を備えている。基板1は、電極3やはんだボール5に対応するように、電極3と対向する位置に電極4を一面に有している。電極4は、電極3と同様に一定のサイズや面積を持って、一定のピッチ間隔で形成されている。
はんだペースト6は、対向する面に備えられているはんだボール5の迎えはんだとして機能するはんだ材であり、これにより、基板1とパッケージ2がはんだ接続してはんだ接合部を形成した際に、隣接するはんだ同士が誤って接続される可能性を下げ、正常にはんだ接続されるようにしている。さらに、はんだペースト6は、電極4の上面すべてに塗布するわけではなく、電極4の中心部を避けて配設される。
従来のはんだ接続構造だと、装置に備えられている各部材の線膨張係数の違いにより、温度負荷時にパッケージ2が変形し、パッケージ2に備えられている最外周側のはんだに応力がかかる。特に、パッケージ2の最外周側の角部のはんだへの負荷は大きく、接合部のはんだと電極との界面ではんだ内に亀裂が発生する。
また、従来の車載用途の電子制御装置では、はんだ接続部の高耐熱化の要求により、SbやBiなどを添加したはんだペーストを用いて電子部品と配線基板を接続するが、BGAパッケージの場合、Sbを含むはんだペーストで迎えはんだを形成すると、ボイドが発生しやすくなる。これは、一般的なSn−3.0Ag−0.5Cu組成のはんだペーストで迎えはんだを形成した場合と比較して、はんだバンプ7における溶融時の表面張力が弱くなっていることが要因である。また、表面積を小さくしようとする力が弱いことではんだペースト6に含まれる活性剤等のガス成分が排出されないため、ボイドが発生しやすくなっている。
このように、BGAパッケージ2の最外周角部のはんだバンプ7中に大きなボイドが発生した場合、ボイドと亀裂進展により接合部のはんだの導通機能が弱まることで、はんだの破断までの寿命が短くなり、電子制御装置の熱疲労寿命が低下する。それにより、電子制御装置の信頼性が損なわれる課題がある。
そのため、本発明では図1のように、はんだペースト6を電極4の一面にすべて塗布する形ではなく、中心部を避けて塗布する形にしている。このようにすることで、ボイドの発生を抑えることが可能になる。効果の詳細は後述する。
図2は、図1の平面図である。なお、図2は基板1とパッケージ2を重ねて透過させている図であり、電極3は基板1の電極に重なっている。
パッケージ2が実装される基板1には、電極3に対応するよう電極4が形成されている。図2の電極4は、パッケージ2の下面に設けられた電極3に対応するように、電極3同様に円形形状で配置される。なお、電極4のサイズは、電極3と同一でも良いし、生産上の観点から同一でなくても良く、適宜設計されれば良い。
配線基板1上の電極4に形成されるはんだペースト6は、電極4の周辺部に配設される。これにより、電極4の中心部が露出するようになり、はんだ接続時にはんだボール5が直接電極4の中心部のエリアに接続される。
なお、本実施形態で、はんだペースト6の配置は電極4の中心部が露出するように周辺部に配置され、かつはんだペースト6が四角形で4分割されて形成されているが、実施においてはこの形状に限定されない。例えば、はんだボール5が基板1に接するエリアにはんだペースト6が形成されていなければよく、はんだペースト6の分割数は2でも3でもよい。また、はんだペースト6の形状を円とすることも楕円とすることも可能である。
図3は、第1の実施形態に係る電子制御装置の製造工程を表す図である。
以下、製造方法を手順に沿って示す。図3(a)では、基板1の面に、電極4が同じサイズおよび面積を持って等間隔のピッチで備えられ、図3(b)では、この基板1上の電極4に、迎えはんだとしてはんだペースト6が形成される。はんだペースト6は、はんだボール5がはんだペースト6に接触せずに電極4に接するエリアつまり電極4中心部が露出されるように、電極4の周辺部に形成される。
なお、このはんだペースト6は、印刷で形成してもディスペンサーで塗布形成しても良く、その形成手法はこれらに限定されるものではない。また、はんだペースト6の組成は、基板1に搭載されるパッケージ2以外の電子部品の接合性、生産性、信頼性の観点から、熱疲労寿命に有利なSbを含む組成であることが望ましい。しかし、それに限定されず、はんだペースト6のパッケージ2にあらかじめ形成されているはんだボール5と同一の組成でも良いし、異なる組成でもよい。
図3(c)で、このはんだペースト6の形成箇所に、電極3とはんだボール5を備えたパッケージ2が搭載機によって搭載され、パッケージ2と配線基板1とをリフロー炉等を用いて加熱する。
図3(d)で、はんだボール5とはんだペースト6を加熱によって溶融させることではんだ接合部であるはんだバンプ7が形成され、冷却することによりはんだバンプ7が固まり、パッケージ2と基板1がはんだバンプ7を介して導通される構成となる。
はんだバンプ7は、パッケージ2と基板1をはんだ接続する接続部である。上記のように、パッケージ2の各電極3に配設されたはんだボール5と、基板1の各電極4の周辺部に配設されたはんだペースト6とがそれぞれ過熱されて溶融することで、これらが融合してはんだバンプ7が形成される。はんだバンプ7のサイズおよびピッチを小さくすることで、電極3,4を一定面積内に多数配置することが可能である。これにより、半導体装置全体の小型化、高密度化に有利である。また、はんだバンプ7は、リードを介して接続する構造に比べると配線長が短いため、高速伝送に有利であり、半導体装置の高性能化を達成できる。
ここで図1〜図3で説明した本発明について、加熱溶融検証を行った結果を以下に示す。なお検証で用いたはんだペースト6の組成は、Sn−Ag−Cu−Sbのペーストである。また、電極4のサイズがφ0.8mmで、その電極3および4が2.5mmピッチに配置された基板1を用いる。パッケージ2のはんだボール5の組成は一般的なSn−3Ag−0.5Cuでそのサイズはφ1.0mmとした要素サンプルを用いる。
加熱溶融検証は、はんだペースト6を電極4と同サイズで電極4上に間隙なく一様に形成して加熱溶融したパターンAと、本発明のようにはんだペースト6を電極4の中心部が露出するようにして形成(検証でははんだペースト6を電極4上の両端に2分割した)して加熱溶融したパターンBと、を比較するためX線透過検査を実施した。
検証結果によると、平面で見た場合、パターンAでは横方向0.25−0.5mmサイズのボイドが発生したが、パターンBではボイドの発生がなかった。
以上の検証結果でわかるように、本発明によってはんだバンプ7中に発生するボイドの発生を抑えることが可能になり、電子制御装置の熱疲労寿命が低下することを防止することができる。
またボイドが発生した場合も、従来だと電極4の中心部に形成されていたボイドが、本発明では電極4の周辺部つまりはんだペースト6を塗布した部分に形成されやすくなる。そのため、従来のボイドの形成と比較してみると、中心に形成されたボイドに対して亀裂が走る場合に比べて、本発明の実施形態によってできた電極4の周辺部のボイドは、はんだバンプ7全体に亀裂が進展する可能性が低くなり、パッケージ2と基板1の導通が妨げられるという可能性が下がる。つまり、はんだバンプ7内にボイドが形成された場合、ボイドがはんだバンプ7内の中心部に形成されずに周辺部に形成されるようになっているため、電子制御装置の熱疲労寿命の低下を防止することができる。
なお、本実施形態において、パッケージ2に形成された電極3のサイズが大きい場合、電極4のサイズもそれに対応して大きくさせることが容易である。例えば、図4に示すように、基板1側の電極4のサイズをすべて拡大して、角部を有する四角形の電極4Aとしている。電極4Aに形成されるはんだペースト6Aは、はんだボール5が搭載されるエリアの電極4Aの中心部が露出するように、4分割した四角形を電極4Aの四隅に形成されている。はんだペースト6Aの形成においては、分割数はこの数に限るものではない。また、ディスペンサーではんだペースト6Aが形成される場合は、電極4Aの中心部が露出されるようにはんだペースト6Aが分割されていないドーナツ状の形状に形成される。
以上説明した本発明の第1の実施形態によれば、以下の作用効果を奏する。
(1)電子制御装置は、第1電極3を一面に有する電子部品2と、第1電極3と対向する位置に、第2電極4を一面に有する基板1とを、備え、電子部品2と基板1とは、はんだバンプ7を介してはんだ接続されており、はんだバンプ7内にボイドが形成された場合、ボイドがはんだバンプ7内の中心部に形成されずに周辺部に形成される。このようにしたので、はんだバンプ中のボイド発生を抑制し、熱疲労寿命を向上させた、信頼性の高い電子制御装置を提供できる。
(2)電子制御装置は、はんだバンプ7の形成のために、第1電極3に第1はんだ材(はんだボール)5を有する電子部品2と、第2電極4に第2はんだ材(はんだペースト)6を有する基板1と、を備え、第2はんだ材6は、第2電極4の周辺部に配設される。このようにしたので、はんだ内に発生するボイドを電極4の周辺に沿って発生させることができるので、はんだの亀裂による導通状態の悪化を防止できる。
(3)電子制御装置は、第2はんだ材6が第2電極4の周辺部に配設された後、はんだバンプ7の形成時に、第1はんだ材5が第2電極4の中心部に接続される。このようにしたので、ボイドの発生を抑えることが可能になる。
また、図3で説明した電子制御装置の製造方法によれば、以下の作用効果を奏する。
(4)一面に第1電極3を有する電子部品2と、一面に第2電極4を有する基板1と、を備える電子制御装置の製造方法であって、第2はんだ材6を第2電極4上に配置し、第2電極4の周辺部に第2はんだ材6が配置される工程と、第1電極3上に形成された第1はんだ材5の一部が、第2電極4の中心部と接続した状態で、第1はんだ材5と第2はんだ材6とを融合させ、第1電極3と第2電極4とをはんだ接続する工程とを含む、電子制御装置の製造方法を実施する。この製造方法を実施したので、はんだバンプ中のボイド発生を抑制し、熱疲労寿命を向上させた、信頼性の高い電子制御装置を提供できる。
(第2の実施形態)
図5は、第2の実施形態に係る電子制御装置の断面図である。
図5は、第2の実施形態に係る電子制御装置の断面図である。
第1の実施形態では、はんだボール5と接する電極4の中心部を露出させるため、はんだペースト6を分割して電極4の周辺部に形成している。そのため、分割されたはんだペースト6を電極4上に形成するために電極4のエリアを拡大する必要がある。また、はんだバンプ7のうち最も応力がかかるのは最外周角部のはんだバンプ7である。つまり、最外周の角部ははんだに亀裂が発生しやすくなる場所でもある。
この2点を踏まえて、本実施形態のように分割するはんだペースト6を基板1の最外周角部の電極4aのみに適用することが可能である。図6では、本発明の内容を採用している最外周角部の電極4aとはんだペースト6a、従来の技術を採用している最外周角部以外の電極4bとはんだペースト6bとに分けている。
図6は、図5の平面図である。
図6に示すように、電極4aおよび4bは同サイズの円形である。基板1の最外周角部に形成されるはんだペースト6aは4分割した四角形であり、電極4aの中心部を露出して四隅に形成されている。そうすることで、第1の実施形態と同様の効果を奏しながら、電極4の総配置面積を変えることなく、隣接バンプとのブリッジ発生を抑制でき、また基板設計の変更もない。
(第3の実施形態)
図7は第3の実施形態に係る電子制御装置の平面図である。
図7は第3の実施形態に係る電子制御装置の平面図である。
基板1上に被覆されている絶縁体であるソルダレジストは、電極4以外の部分に塗布形成されている。そのため図7に示す、電子回路と電極4を接続している引き出し線8は通常被覆されており、はんだペースト6が付着しないようになっている。
本実施形態では、電極4に繋がり電気信号が通る引き出し線8の一部に、ソルダレジストによる被覆をせずに露出させるエリアである、露出引き出し線8aという部分を形成する。これは、電極4が実装される基板1の面に対して垂直方向から基板1を見た場合、電極3と電極4の間に形成されるはんだバンプ7と露出引き出し線8aの部分との接続端は、はんだバンプと電極3との接続端よりも、はんだバンプ7の中心から遠い位置にある。
この露出引き出し線8aは、電極4とともにはんだペースト6を配置するためのエリアとなり、電極3と電極4の間にはんだバンプ7が形成されると、露出引き出し線8aもはんだバンプ7を介して電極3とはんだ接続されることになる。はんだペースト6は、電極4の中心部を除く電極4のエリアと露出引き出し線8aのエリアに配置され、これによりはんだペースト6の塗布部分に余裕を持たせることができる。
特に、前述したようにはんだバンプ7のうち最も応力がかかるのは最外周角部のはんだバンプ7であるため、第2の実施形態で説明した最外周角部の電極4aに対して、はんだペースト6の塗布量を考慮し、本実施形態を採用することが好ましい。
これにより、基板1の電極4からの引き出し線8のパターン自由度が増えるため、従来で対応策として取られていた基板の層数を増やすようなコストもなくなるため、コスト削減につなげることができる。
以上説明した本発明の第2、第3の実施形態によれば、以下の作用効果を奏する。
(5)電子制御装置の基板1は、電子回路と、電子回路と第2電極4とを接続する引き出し線8と、を備え、引き出し線8は、絶縁体で覆われた第1部分と、絶縁体で覆われず第2電極4に接続する第2部分8aと、を有し、第1電極3と、第2電極4及び引き出し線8の第2部分8aとは、はんだ5および6で接続され、第2電極4が実装される基板1の面に対して垂直方向から基板1を見た場合、はんだ5および6と引き出し線8の第二部分8aとの接続端は、はんだ5および6と第一電極3との接続端とは重ならない位置にある。このようにしたので、はんだ接続の最に、隣接する電極3および4間の距離を狭めることなく、はんだペースト6を最外周角部に容易に形成することが可能である。
なお、第1〜第3の実施形態および実施例で用いられるはんだペースト6,6a,6b,6A,6Bは、電極4,4a,4b,4A,4B上にそれぞれ形成される総体積が同一である必要がある。また、電極4a,4Bのサイズは、形成されるはんだペースト6a,6Bの実施形状に応じて、基板1の最外周角部以外の電極4bのサイズよりも拡大する必要がある。
また、第2、第3実施形態のように基板1の最外周角部の4隅に、分割されたはんだペースト6aが、電極4a上に塗布形成されている構成が適用されていれば、その形状については限定されない。
例えば、図8に示すように、形状を四角形とした電極4Bを採用し、そこに電極4Bの中心部を露出して4分割した四角形状に形成されるはんだペースト6aを電極4Bの四隅に塗布配置させる形状を採用することもできる。
また、図9に示すように、電極4Bの形状は角部を有する四角形状で、そこに2分割した四角形状のはんだペースト6Bを採用し、電極4Bの中心部を露出させるようにその両端にはんだペースト6Cを塗布する形状を採用してもよい。
以上の説明はあくまでも一例であり、発明を解釈する際、上記実施の形態の記載事項と特許請求の範囲の記載事項の対応関係に何ら限定も拘束もされない。また、本発明で用いられているそれぞれの寸法およびその比率、形状は図の構成に限定されるものではなく、また、使用される構成部材は任意である。さらに、発明の技術的思想を逸脱しない範囲で、削除・他の構成に置換・他の構成の追加をすることが可能であり、その態様も本発明の範囲内に含まれる。
1…配線基板
2…エリアアレイ型パッケージ
3…半導体素子側電極
4、4a、4b、4A、4B…基板側電極
5…はんだボール
6、6a、6b、6A、6B…はんだペースト
7…はんだバンプ
8、8a…引き出し線
2…エリアアレイ型パッケージ
3…半導体素子側電極
4、4a、4b、4A、4B…基板側電極
5…はんだボール
6、6a、6b、6A、6B…はんだペースト
7…はんだバンプ
8、8a…引き出し線
Claims (5)
- 第1電極を一面に有する電子部品と、
前記第1電極と対向する位置に、第2電極を一面に有する基板と、を備え、
前記電子部品と前記基板とは、はんだバンプを介してはんだ接続されており、
前記はんだバンプ内にボイドが形成された場合、前記ボイドが前記はんだバンプ内の中心部に形成されずに周辺部に形成される
ことを特徴とする電子制御装置。 - 請求項1に記載の電子制御装置において、
前記はんだバンプは、前記第1電極上に配置された第1はんだ材と、前記第2電極の周辺部に配置された第2はんだ材と、を融合して形成されている
ことを特徴とする電子制御装置。 - 請求項2に記載の電子制御装置において、
前記はんだバンプの形成時に、前記第1はんだ材が前記第2電極の中心部に接続される
ことを特徴とする電子制御装置。 - 請求項3に記載の電子制御装置において、
前記基板は、電子回路と前記第2電極とを接続する引き出し線を備え、
前記引き出し線は、絶縁体で覆われた第1部分と、前記絶縁体で覆われず前記第2電極に接続する第2部分と、を有し、
前記第1電極と、前記第2電極及び前記引き出し線の前記第2部分とは、前記はんだバンプを介してはんだ接続され、
前記第2電極が実装される前記基板の面に対して垂直方向から前記基板を見た場合、前記はんだバンプと前記引き出し線の前記第2部分との接続端は、前記はんだバンプと前記第1電極との接続端よりも、前記はんだバンプの中心から遠い位置にある
電子制御装置。 - 一面に第1電極を有する電子部品と、一面に第2電極を有する基板と、を備える電子制御装置の製造方法であって、
第1はんだ材を前記第1電極上に配置し、第2はんだ材を前記第2電極の周辺部に配置する工程と、
前記第1電極上に配置された前記第1はんだ材の一部が、前記第2電極の中心部と接続した状態で、前記第1はんだ材と前記第2はんだ材とを融合させ、前記第1電極と前記第2電極とをはんだ接続する工程と、
を含む、電子制御装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020108198A JP2022003676A (ja) | 2020-06-23 | 2020-06-23 | 電子制御装置および電子制御装置の製造方法 |
PCT/JP2021/007441 WO2021261013A1 (ja) | 2020-06-23 | 2021-02-26 | 電子制御装置および電子制御装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020108198A JP2022003676A (ja) | 2020-06-23 | 2020-06-23 | 電子制御装置および電子制御装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022003676A true JP2022003676A (ja) | 2022-01-11 |
Family
ID=79247006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020108198A Pending JP2022003676A (ja) | 2020-06-23 | 2020-06-23 | 電子制御装置および電子制御装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022003676A (ja) |
WO (1) | WO2021261013A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4165970B2 (ja) * | 1999-08-25 | 2008-10-15 | 松下電器産業株式会社 | 半導体実装方法および半導体デバイス |
JP2001068836A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
JP4502690B2 (ja) * | 2004-04-13 | 2010-07-14 | 富士通株式会社 | 実装基板 |
-
2020
- 2020-06-23 JP JP2020108198A patent/JP2022003676A/ja active Pending
-
2021
- 2021-02-26 WO PCT/JP2021/007441 patent/WO2021261013A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021261013A1 (ja) | 2021-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010093109A (ja) | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 | |
JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
JP2015026822A (ja) | プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
JP2011171427A (ja) | 積層型半導体装置 | |
JP5058714B2 (ja) | 半導体装置及びその製造方法 | |
WO2021261013A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
US20100140796A1 (en) | Manufacturing method of semiconductor device, and semiconductor device | |
JP4179234B2 (ja) | 半導体装置 | |
JP3671999B2 (ja) | 半導体装置およびその製造方法ならびに半導体実装装置 | |
JP2004241594A (ja) | 半導体パッケージ | |
US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP3168987B2 (ja) | 表面実装型半導体装置の実装構造 | |
JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
WO2022259619A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
JPH10313167A (ja) | 配線基板 | |
WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JP2011119505A (ja) | 半導体装置の実装方法 | |
JPH08191128A (ja) | 電子装置 | |
JP6028908B2 (ja) | 半導体装置 | |
JPWO2017203859A1 (ja) | 電子回路装置及び方法 |