JP4165970B2 - 半導体実装方法および半導体デバイス - Google Patents
半導体実装方法および半導体デバイス Download PDFInfo
- Publication number
- JP4165970B2 JP4165970B2 JP23797399A JP23797399A JP4165970B2 JP 4165970 B2 JP4165970 B2 JP 4165970B2 JP 23797399 A JP23797399 A JP 23797399A JP 23797399 A JP23797399 A JP 23797399A JP 4165970 B2 JP4165970 B2 JP 4165970B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- bumps
- semiconductor
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
- H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
- H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81194—Lateral distribution of the bump connectors
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を回路基板に接合する半導体実装方法、およびその半導体実装方法により得られる半導体デバイスに関するものである。
【０００２】
【従来の技術】
近年、半導体素子を回路基板に実装する方法としては、半導体素子上に設けたパッド部と回路基板上に設けた電極を、予め半導体素子のパッド部に形成したバンプを介して接合する半導体実装方法が用いられていた。またバンプをパッド部に形成する方法としてはボールボンディング法およびメッキ法等が用いられていた。
【０００３】
以下に図５を参照しながら、従来の半導体実装方法について説明する。
【０００４】
予め半導体素子１のパッド部２上にボールボンディング法等によりバンプ３を形成し、この半導体素子１に形成されたバンプ３を、接合する回路基板４上の所定の電極５に対向するように位置決めする。次いでバンプ３を、所定の電極５に超音波振動を加えながら接触させた後、半導体素子１の背面より加熱ツール７にて加圧加熱する。この圧力および熱エネルギはバンプ３まで伝達して、電極５との接合部９を昇温し、バンプ３を電極５に拡散させる。これにより半導体素子１のパッド部２と回路基板４の電極５とを接合させていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような半導体実装方法において得られた半導体デバイスは、下記のような問題が生じていた。
【０００６】
半導体素子を回路基板に接合する際、半導体素子に超音波振動を加えながら回路基板の所定の電極に接触させ、次いで加熱ツールにより加圧加熱するため、この接合部はバンプの変形によって、接合部内に強い応力が発生し、半導体素子のパッド部に過大な負荷となり、パッド部にクラック現象を発生させる問題点があった。特に砒化ガリウム、インジウムリンの材質により構成された半導体素子は柔らかくて傷が付きやすく、しかも、もろくて欠けや割れも生じやすいため、よりクラック現象を発生させていた。この結果、従来の半導体実装方法において得られる半導体デバイスは、品質の劣化したものであったり、また製造歩留りの低いものであった。
【０００７】
本発明は上記問題点に鑑み、半導体素子と回路基板を接合する際、半導体素子に形成したバンプの変形を最小限にすることで、接合部内の応力を緩和し、パッド部への負荷を軽減し、かつ接合強度の高い、実装品質に優れた半導体デバイスを得ることのできる半導体実装方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するために、半導体素子のパッド部上にボールボンディング法またはメッキ法により形成された金属バンプを、回路基板上の電極に接触させた状態で、前記金属バンプを加圧加熱することにより、半導体素子を回路基板に接合する半導体実装方法において、前記電極上の前記金属バンプの頂部を囲む位置に、前記金属バンプよりも低硬度の基板側金属バンプを予めボールボンディング法またはメッキ法により複数形成し、半導体素子側の金属バンプを前記複数の基板側金属バンプの内側に接触した状態で前記金属バンプおよび基板側金属バンプを加圧加熱することにより、半導体素子を回路基板に接合させることを特徴とする。
【０００９】
【００１０】
本発明によれば、予め半導体素子に金属バンプを形成し、なおかつ回路基板においても、予め前記金属バンプよりも低硬度の基板側金属バンプを形成している。このような構成を備えた半導体素子と回路基板とを接合する際、この接合部において、前記金属バンプと金属基板側金属バンプとが互いに金属拡散して接合してなる半導体デバイスを得ることができる。
【００１１】
上記のような本発明の半導体デバイスの接合部は、従来の半導体実装方法において得られる半導体デバイスの接合部と比較すると、基板側金属バンプは半導体素子側の金属バンプの頂部を囲むように形成されているため、両金属バンプは嵌合構造を形成しており、垂直方向のみならず水平方向に対しても、強固な接合を得ることができ、また半導体素子と回路基板との距離（接合部の大きさ）を基板側金属バンプを有していることにより大とすることができる結果、半導体素子と回路基板との間の熱膨張率の差によって生ずる接合部の変形による応力が緩和され、半導体素子のパッド部にかかる負荷が軽減される。
【００１２】
【発明の実施の形態】
以下に本発明の実施形態を図１〜図４に基づいて詳細に説明する。
【００１３】
図１の（ａ）（ｂ）は本実施形態の半導体実装方法によって得られる半導体デバイスの構成を示したものである。
【００１４】
図１において、１は半導体素子、２はパッド部、３はバンプ、４は回路基板、５は電極、６は基板側バンプ、７は加熱ツール、８は接合部、１０は前記バンプ３の頂部である。
【００１５】
次にこれらの基本構成のもとに、本実施形態の半導体実装方法について説明する。
【００１６】
半導体素子１を回路基板４上に接合させる半導体実装方法としては、図２に示すように、半導体素子１のパッド部２上に、予めボールボンディング法などによりバンプ３を形成する。また図３に示すように、前記バンプ３を接合する回路基板４の所定の電極５においても、予めボールボンディング法などにより基板側バンプ６を形成する。このとき、基板側バンプ６の形成状態は、図１の（ｂ）に示すように、半導体素子１のパッド部２上に形成されたバンプ３の一箇所に対して、回路基板４の所定の電極５に形成された基板側バンプ６が、少なくとも三箇所以上（図示例では三箇所）において前記バンプ３の頂部１０を囲むように形成する。またバンプ３と基板側バンプ６との材質は各々異なる金属で形成されている。この材質に関しては、詳しくは後述する。
【００１７】
このように形成された半導体素子１のバンプ３を図４に示すように、接合する回路基板４側に形成した基板側バンプ６に対向するように位置決めする。次いで半導体素子１に回路基板４の所定の電極５に接触させた後、半導体素子１の背面より加熱ツール７にて加圧加熱する。この圧力および熱エネルギはバンプ３および基板側バンプ６に伝達して、電極５との接合部８を昇温し、バンプ３および基板側バンプ６を拡散させる。これにより半導体素子１のパッド部２と回路基板４の電極５とを接合することができる。
【００１８】
次に本実施形態のバンプ３と基板側バンプ６の材質について説明する。
【００１９】
まず基板側バンプ６の材質は純度９９．９９％の高純度金（Ａｕ）による金属ワイヤより形成した。このようにして形成された基板側バンプ６の硬度は、マイクロビッカース硬度計において計測すると、指示値８０が得られた。
【００２０】
次に半導体素子１側のバンプ３の材質は、純度９９．９９％の高純度金（Ａｕ）にパラジウムを１％程度添加した高張力金属ワイヤより形成した。このようにして形成されたバンプ３の硬度はマイクロビッカース硬度計において計測すると、指示値９０が得られた。
【００２１】
このようにバンプ３と基板側バンプ６を各々異なる材質で形成することにより、硬度差を設けることができる。これにより半導体素子１と回路基板４を接合する際、接合部８における回路基板４側の基板側バンプ６が半導体素子１側のバンプ３より低硬度のため、超音波振動を加える際に生じる負荷を吸収する作用が働く。さらに、加圧加熱を加える際、半導体素子１の熱膨張率と回路基板４の熱膨張率の差により生じる負荷においても、緩和することができ半導体素子１のパッド部２への負荷の集中を防止して、パッド部２に生じるクラックを防ぐことができる。これにより、半導体素子１の材質としてシリコンだけでなく、機械的強度の低い砒化ガリウムやインジウムリン等の材質により構成された半導体素子１に対しても有効である。
【００２２】
本発明は上記の実施形態に示すほか種々の態様に構成することができる。例えば、本実施形態において、ボールボンディング法を用いてバンプ３および基板側バンプ６を形成したが、メッキ法を用いても本実施形態と同様の効果を得ることができる。また本実施形態において、バンプおよび基板側バンプを形成する際、バンプまたは基板側バンプのどちらか一方、もしくは双方に、高さを一定化させるレベリング工程あるいはフラッタニング工程を施しておくと、より効果的である。
【００２３】
【発明の効果】
本発明によれば、接合強度が大で、クラック現象の生じにくい高品質な半導体デバイスを得ることのできる半導体実装方法を実現できる。
【図面の簡単な説明】
【図１】 （ａ）本発明による半導体実装方法において得られる半導体デバイスの断面図である。
（ｂ）本発明による半導体実装方法において接合位置を示す斜視図である。
【図２】 （ａ）半導体素子の断面図である。
（ｂ）半導体素子上にバンプを形成した断面図である。
【図３】 （ａ）回路基板の断面図である。
（ｂ）本発明による回路基板上に基板側バンプを形成した断面図である。
【図４】 半導体素子を回路基板に接合するプロセスを示す図である。
【図５】 従来の半導体実装方法において得られる半導体デバイスの断面図である。
【符号の説明】
１ 半導体素子
２ パッド部
３ バンプ
４ 回路基板
５ 電極
６ 基板側バンプ
７ 加熱ツール
８ 接合部
１０ 頂部
【発明の属する技術分野】
本発明は、半導体素子を回路基板に接合する半導体実装方法、およびその半導体実装方法により得られる半導体デバイスに関するものである。
【０００２】
【従来の技術】
近年、半導体素子を回路基板に実装する方法としては、半導体素子上に設けたパッド部と回路基板上に設けた電極を、予め半導体素子のパッド部に形成したバンプを介して接合する半導体実装方法が用いられていた。またバンプをパッド部に形成する方法としてはボールボンディング法およびメッキ法等が用いられていた。
【０００３】
以下に図５を参照しながら、従来の半導体実装方法について説明する。
【０００４】
予め半導体素子１のパッド部２上にボールボンディング法等によりバンプ３を形成し、この半導体素子１に形成されたバンプ３を、接合する回路基板４上の所定の電極５に対向するように位置決めする。次いでバンプ３を、所定の電極５に超音波振動を加えながら接触させた後、半導体素子１の背面より加熱ツール７にて加圧加熱する。この圧力および熱エネルギはバンプ３まで伝達して、電極５との接合部９を昇温し、バンプ３を電極５に拡散させる。これにより半導体素子１のパッド部２と回路基板４の電極５とを接合させていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような半導体実装方法において得られた半導体デバイスは、下記のような問題が生じていた。
【０００６】
半導体素子を回路基板に接合する際、半導体素子に超音波振動を加えながら回路基板の所定の電極に接触させ、次いで加熱ツールにより加圧加熱するため、この接合部はバンプの変形によって、接合部内に強い応力が発生し、半導体素子のパッド部に過大な負荷となり、パッド部にクラック現象を発生させる問題点があった。特に砒化ガリウム、インジウムリンの材質により構成された半導体素子は柔らかくて傷が付きやすく、しかも、もろくて欠けや割れも生じやすいため、よりクラック現象を発生させていた。この結果、従来の半導体実装方法において得られる半導体デバイスは、品質の劣化したものであったり、また製造歩留りの低いものであった。
【０００７】
本発明は上記問題点に鑑み、半導体素子と回路基板を接合する際、半導体素子に形成したバンプの変形を最小限にすることで、接合部内の応力を緩和し、パッド部への負荷を軽減し、かつ接合強度の高い、実装品質に優れた半導体デバイスを得ることのできる半導体実装方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するために、半導体素子のパッド部上にボールボンディング法またはメッキ法により形成された金属バンプを、回路基板上の電極に接触させた状態で、前記金属バンプを加圧加熱することにより、半導体素子を回路基板に接合する半導体実装方法において、前記電極上の前記金属バンプの頂部を囲む位置に、前記金属バンプよりも低硬度の基板側金属バンプを予めボールボンディング法またはメッキ法により複数形成し、半導体素子側の金属バンプを前記複数の基板側金属バンプの内側に接触した状態で前記金属バンプおよび基板側金属バンプを加圧加熱することにより、半導体素子を回路基板に接合させることを特徴とする。
【０００９】
【００１０】
本発明によれば、予め半導体素子に金属バンプを形成し、なおかつ回路基板においても、予め前記金属バンプよりも低硬度の基板側金属バンプを形成している。このような構成を備えた半導体素子と回路基板とを接合する際、この接合部において、前記金属バンプと金属基板側金属バンプとが互いに金属拡散して接合してなる半導体デバイスを得ることができる。
【００１１】
上記のような本発明の半導体デバイスの接合部は、従来の半導体実装方法において得られる半導体デバイスの接合部と比較すると、基板側金属バンプは半導体素子側の金属バンプの頂部を囲むように形成されているため、両金属バンプは嵌合構造を形成しており、垂直方向のみならず水平方向に対しても、強固な接合を得ることができ、また半導体素子と回路基板との距離（接合部の大きさ）を基板側金属バンプを有していることにより大とすることができる結果、半導体素子と回路基板との間の熱膨張率の差によって生ずる接合部の変形による応力が緩和され、半導体素子のパッド部にかかる負荷が軽減される。
【００１２】
【発明の実施の形態】
以下に本発明の実施形態を図１〜図４に基づいて詳細に説明する。
【００１３】
図１の（ａ）（ｂ）は本実施形態の半導体実装方法によって得られる半導体デバイスの構成を示したものである。
【００１４】
図１において、１は半導体素子、２はパッド部、３はバンプ、４は回路基板、５は電極、６は基板側バンプ、７は加熱ツール、８は接合部、１０は前記バンプ３の頂部である。
【００１５】
次にこれらの基本構成のもとに、本実施形態の半導体実装方法について説明する。
【００１６】
半導体素子１を回路基板４上に接合させる半導体実装方法としては、図２に示すように、半導体素子１のパッド部２上に、予めボールボンディング法などによりバンプ３を形成する。また図３に示すように、前記バンプ３を接合する回路基板４の所定の電極５においても、予めボールボンディング法などにより基板側バンプ６を形成する。このとき、基板側バンプ６の形成状態は、図１の（ｂ）に示すように、半導体素子１のパッド部２上に形成されたバンプ３の一箇所に対して、回路基板４の所定の電極５に形成された基板側バンプ６が、少なくとも三箇所以上（図示例では三箇所）において前記バンプ３の頂部１０を囲むように形成する。またバンプ３と基板側バンプ６との材質は各々異なる金属で形成されている。この材質に関しては、詳しくは後述する。
【００１７】
このように形成された半導体素子１のバンプ３を図４に示すように、接合する回路基板４側に形成した基板側バンプ６に対向するように位置決めする。次いで半導体素子１に回路基板４の所定の電極５に接触させた後、半導体素子１の背面より加熱ツール７にて加圧加熱する。この圧力および熱エネルギはバンプ３および基板側バンプ６に伝達して、電極５との接合部８を昇温し、バンプ３および基板側バンプ６を拡散させる。これにより半導体素子１のパッド部２と回路基板４の電極５とを接合することができる。
【００１８】
次に本実施形態のバンプ３と基板側バンプ６の材質について説明する。
【００１９】
まず基板側バンプ６の材質は純度９９．９９％の高純度金（Ａｕ）による金属ワイヤより形成した。このようにして形成された基板側バンプ６の硬度は、マイクロビッカース硬度計において計測すると、指示値８０が得られた。
【００２０】
次に半導体素子１側のバンプ３の材質は、純度９９．９９％の高純度金（Ａｕ）にパラジウムを１％程度添加した高張力金属ワイヤより形成した。このようにして形成されたバンプ３の硬度はマイクロビッカース硬度計において計測すると、指示値９０が得られた。
【００２１】
このようにバンプ３と基板側バンプ６を各々異なる材質で形成することにより、硬度差を設けることができる。これにより半導体素子１と回路基板４を接合する際、接合部８における回路基板４側の基板側バンプ６が半導体素子１側のバンプ３より低硬度のため、超音波振動を加える際に生じる負荷を吸収する作用が働く。さらに、加圧加熱を加える際、半導体素子１の熱膨張率と回路基板４の熱膨張率の差により生じる負荷においても、緩和することができ半導体素子１のパッド部２への負荷の集中を防止して、パッド部２に生じるクラックを防ぐことができる。これにより、半導体素子１の材質としてシリコンだけでなく、機械的強度の低い砒化ガリウムやインジウムリン等の材質により構成された半導体素子１に対しても有効である。
【００２２】
本発明は上記の実施形態に示すほか種々の態様に構成することができる。例えば、本実施形態において、ボールボンディング法を用いてバンプ３および基板側バンプ６を形成したが、メッキ法を用いても本実施形態と同様の効果を得ることができる。また本実施形態において、バンプおよび基板側バンプを形成する際、バンプまたは基板側バンプのどちらか一方、もしくは双方に、高さを一定化させるレベリング工程あるいはフラッタニング工程を施しておくと、より効果的である。
【００２３】
【発明の効果】
本発明によれば、接合強度が大で、クラック現象の生じにくい高品質な半導体デバイスを得ることのできる半導体実装方法を実現できる。
【図面の簡単な説明】
【図１】 （ａ）本発明による半導体実装方法において得られる半導体デバイスの断面図である。
（ｂ）本発明による半導体実装方法において接合位置を示す斜視図である。
【図２】 （ａ）半導体素子の断面図である。
（ｂ）半導体素子上にバンプを形成した断面図である。
【図３】 （ａ）回路基板の断面図である。
（ｂ）本発明による回路基板上に基板側バンプを形成した断面図である。
【図４】 半導体素子を回路基板に接合するプロセスを示す図である。
【図５】 従来の半導体実装方法において得られる半導体デバイスの断面図である。
【符号の説明】
１ 半導体素子
２ パッド部
３ バンプ
４ 回路基板
５ 電極
６ 基板側バンプ
７ 加熱ツール
８ 接合部
１０ 頂部
Claims (3)
- 半導体素子のパッド部上にボールボンディング法またはメッキ法により形成された金属バンプを、回路基板上の電極に接触させた状態で、前記金属バンプを加圧加熱することにより、半導体素子を回路基板に接合する半導体実装方法において、前記電極上の前記金属バンプの頂部を囲む位置に、前記金属バンプよりも低硬度の基板側金属バンプを予めボールボンディング法またはメッキ法により複数形成し、半導体素子側の金属バンプを前記複数の基板側金属バンプの内側に接触した状態で前記金属バンプおよび基板側金属バンプを加圧加熱することにより、半導体素子を回路基板に接合させることを特徴とする半導体実装方法。
- 半導体素子側に形成した金属バンプの材質は、パラジウム１％を添加した金であり、回路基板側に形成した基板側金属バンプの材質は、金である請求項１記載の半導体実装方法。
- 請求項１または２記載の半導体実装方法を用いて得られる半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23797399A JP4165970B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体実装方法および半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23797399A JP4165970B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体実装方法および半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068509A JP2001068509A (ja) | 2001-03-16 |
| JP4165970B2 true JP4165970B2 (ja) | 2008-10-15 |
Family
ID=17023227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23797399A Expired - Fee Related JP4165970B2 (ja) | 1999-08-25 | 1999-08-25 | 半導体実装方法および半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4165970B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573657B2 (ja) * | 2005-01-27 | 2010-11-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
| JP4817892B2 (ja) * | 2005-06-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4661657B2 (ja) * | 2006-03-30 | 2011-03-30 | 株式会社デンソー | バンプ接合体の製造方法 |
| JP2007324386A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、およびその製造方法 |
| JP2018195673A (ja) * | 2017-05-16 | 2018-12-06 | 富士通株式会社 | バンプ及びその形成方法、並びに基板 |
| JP2022003676A (ja) * | 2020-06-23 | 2022-01-11 | 日立Astemo株式会社 | 電子制御装置および電子制御装置の製造方法 |
-
1999
- 1999-08-25 JP JP23797399A patent/JP4165970B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068509A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220109B1 (ko) | 테이프 자동접합 내부 리이드 접합방법 | |
| US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
| KR960039238A (ko) | 와이어 본딩 방법 및 반도체 장치 및 와이어 본딩용 캐필러리 및 볼범프 형성방법 | |
| JP4165970B2 (ja) | 半導体実装方法および半導体デバイス | |
| JPH08264540A (ja) | バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法 | |
| TWI497657B (zh) | 打線結構及其製作方法 | |
| JPH01244630A (ja) | 半導体ペレットのボンディング方法 | |
| JPH04155935A (ja) | 半導体装置の製造方法及びその装置 | |
| JP3520410B2 (ja) | 電子部品の実装方法 | |
| JP3972517B2 (ja) | 電子部品の接続方法 | |
| JP2000216198A (ja) | 半導体装置およびその製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH02111059A (ja) | 半導体装置 | |
| JPWO2020175684A5 (ja) | ||
| JPS6297341A (ja) | ボンディング装置及びボンディング方法 | |
| KR100706530B1 (ko) | 반도체 패키지 제조 방법 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JP3404735B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置製造用リードフレーム組立体の製造方法 | |
| JP2003298225A (ja) | 基板に設けた半田バンプのレべリング装置 | |
| JPH05226417A (ja) | 半導体装置の製造方法 | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JPH02119234A (ja) | 半導体装置用ボンディング治具 | |
| JPH0262055A (ja) | バンプ形成方法とそれに用いられるボンディングウェッジ | |
| JPS60193350A (ja) | ワイアボンデイング方法 | |
| JPH1117103A (ja) | バンプを備える基材同士の接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |