JPWO2020175684A5 - - Google Patents

Claims (14)

1. 下地基板と、前記下地基板に接続部を介して接続する半導体素子と、前記下地基板と対向する対向面を有する支持基板とを準備する準備工程と、
   前記半導体素子の上面を前記支持基板の対向面に押圧および加熱して、前記半導体素子の上面と前記支持基板とを接合する接合工程と、
   前記半導体素子を前記下地基板から剥離する剥離工程とを含み、
   前記接合工程において、前記半導体素子の上面を前記支持基板の対向面に押圧したときに、前記接続部の端部に応力が集中して前記接続部が破断する、半導体素子の製造方法。
2. 前記接合工程において、前記下地基板に対して傾斜した方向に力が加わる、請求項１に記載の半導体素子の製造方法。
3. 前記接合工程において、前記半導体素子の上面を前記支持基板の対向面に垂直に押圧したときに、前記下地基板に対して傾斜した方向に力が加わる、請求項２に記載の半導体素子の製造方法。
4. 前記半導体素子は、ＥＬＯ法により成長させ、隣り合う半導体素子と互いに重なる前に成長を止めて形成される、請求項１または２に記載の半導体素子の製造方法。
5. 前記半導体素子は、前記下地基板の成長面に対して傾いた上面を有する、請求項１～３のいずれか１項に記載の半導体素子の製造方法。
6. 前記下地基板の前記成長面は、前記成長面の法線に対してオフ角を有する結晶面であるものを用いる、請求項５に記載の半導体素子の製造方法。
7. 前記支持基板は、前記下地基板の成長面に対して傾いている対向面を有する、請求項１～３のいずれか１項に記載の半導体素子の製造方法。
8. 前記支持基板の前記対向面は、前記対向面の法線に対してオフ角を有する結晶面であるものを用いる、請求項７に記載の半導体素子の製造方法。
9. 前記支持基板は、前記下地基板と対向する対向面を有し、前記対向面に段差部が設けられている、請求項１～３のいずれか１項に記載の半導体素子の製造方法。
10. 前記接合工程において、前記半導体素子の前記上面の一部が、前記支持基板の前記対向面の前記段差部に接触している、請求項９に記載の半導体素子の製造方法。
11. 支持基板と、
    第１面と前記第１面に対して反対側に位置する第２面とを有し、前記第１面の側が前記支持基板に固定されており、前記第２面が前記支持基板の表面に対して傾斜している半導体素子層と、を備えている半導体素子体。
12. 傾斜面を有する支持基板と、
    第１面と、前記第１面に対して反対側に位置する第２面とを有し、前記第１面の側が前記支持基板の傾斜面に固定されている半導体素子層と、を備えている半導体素子体。
13. 支持基板と、
    第１面と、前記第１面に対して反対側に位置する第２面とを有し、前記第１面の側が前記支持基板に固定されており、前記第１面および前記第２面のうち少なくとも前記第１面が前記支持基板の表面に対して傾斜している半導体素子層と、を備えている半導体素子体。
14. 前記支持基板の表面には、前記半導体素子層の前記第１面が金属を介して固定されている、請求項１２または１３に記載の半導体素子体。