JP2008098459A

JP2008098459A - 鉛フリーはんだを用いた電子部品のはんだ付け方法

Info

Publication number: JP2008098459A
Application number: JP2006279449A
Authority: JP
Inventors: Tetsuya Nakatsuka; 哲也中塚; Yasushi Ikeda; 靖池田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-10-13
Filing date: 2006-10-13
Publication date: 2008-04-24

Abstract

【課題】Sn-Zn系の鉛フリーはんだペースト等を用いても、接続不良が起きないように、部品側の電極形状を見直すことで、接続強度が優れた実装構造体を提供する。
【解決手段】基板２と、前記基板の第一の面に実装された半導体チップと、前記基板の第二の面に設けられた外部接続用はんだ３を有する。前記基板の第二の面には穴が設けられており、前記外部接続用はんだの一部は、前記基板の第二の面に設けられた穴内部に設けられ、他の部分ははんだバンプ４として基板の外部に設けられている。
【選択図】図１

Description

本発明は、毒性の少ない鉛フリーはんだ合金を用いたリフローはんだ付け、及び本方法によってはんだ付けされた実装構造体に関するものである。この鉛フリーはんだ合金は、有機基板等の回路基板への電子部品の接続に適用でき、２２０℃付近でのはんだ付けに用いられているＳｎ−３７Ｐｂ（単位：質量％）はんだの代替品である。

鉛フリーはんだは、Sn-3Ag-0.5Cuが多く使用されているが、一般的には従来のSn-37Pbよりも融点が高く、銅などの回路基板上の電極や電子部品のリードへの濡れが従来のSn-37Pbよりも悪くなる。
これにより、ＢＧＡ（Ball Grid Array）等のはんだバンプを有し、はんだ付け時に回路基板上の電極に供給されたはんだペーストが溶融して接続が行われる実装構造体の場合、以下のどちらかの過程を経ることになる。すなわち、溶融した該はんだペーストが該回路基板上の電極と該はんだバンプに対して濡れるか、あるいは、溶融した該はんだペーストが該回路基板上の電極に濡れ、さらに該はんだペーストと該はんだバンプが融合することになる。
特開2000-208932号公報

しかし、はんだバンプやはんだペーストに酸化し易い材料、例えば、Sn-Zn系の鉛フリーはんだ等を用いた場合、はんだ中のZnがはんだ付け中に酸化され、このはんだ表面に形成された酸化膜が濡れや融合を阻害することとなる。
特に、バンプのサイズが小さく、バンプ数が多い大型のＢＧＡ等においては、上記問題に加え、はんだ付け時の熱影響によるＢＧＡのパッケージ部や回路基板の反りの問題が生じるため、接続不良が起きやすい。

また、ＱＦＮ（Quad Flat Non-lead package）等は、部品パッケージの外部に殆どリードが露出しておらず、はんだ付け時に回路基板上の電極に供給されたはんだペーストが溶融し、該リードと回路基板上の電極に対して濡れることにより接続が行われる実装構造体であるが、この構造体の場合においても、上記と同様に、例えばSn-Zn系の鉛フリーはんだペースト等を用いると、はんだ中のZnがはんだ付け中に酸化され、このはんだ表面に形成された酸化膜により濡れが阻害され接続不良が起きる場合がある。

上記のように、Sn-Zn系の鉛フリーはんだ中のZnがはんだ付け中に酸化されやすく、はんだ表面に形成された酸化膜が濡れや融合を阻害しやすいのは、はんだ接続雰囲気中の酸素とはんだの接触面積やはんだ合金の総体積にも影響を受けているものと考えられる。
特に、はんだが雰囲気にさらされている面積や酸化による組成変動を緩和するはんだの体積に大きく影響を受けているものといえる。
しかし、上記課題は、はんだ組成が元来もっている性質によるものであるため、対策が困難な状況にある。

そこで、本発明は、はんだ材料側ではなく、部品側の電極形状を見直すことで上記課題を解決し、接続時のはんだの濡れ性を改善して、はんだ接続部の接続強度が優れた電子部品及びこれを実装した実装構造体を提供するものである。特に、露出表面積が比較的大きく、全体の体積が比較的小さいはんだ接続部を有する電子部品に対して、本発明の適用が有効になる。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
（１）基板と、前記基板の第一の面に実装された半導体チップと、前記基板の第二の面に設けられた外部接続用はんだと、を有し、前記外部接続用はんだの一部は、前記基板の第二の面に設けられた穴内にあることを特徴とする電子部品である。
（２）１つの接続部におけるはんだ露出面積Ｓ(mm²)の接続にV(mm³)の連続したはんだを使用し、そのはんだの内、v(mm³)を電子部品内に収めた接続部を少なくとも１つ以上持ち、V/Sの値が概ね0.1(mm)以上かつ、v(mm³)が0(mm³)より大きいことを特徴とした電子部品である。

本発明によれば、接続時のはんだの濡れ性を改善し、はんだ接続部の接続強度が優れた電子部品及びこれを実装した実装構造体を提供することができる。

まず、本発明に係る電子部品の第一の実施形態について、その電極構造部分を示す図１を用いて説明する。第一の実施形態の電子部品は、基板２と、前記基板に実装された半導体チップ（図示しない）と、前記基板の前記半導体チップが実装された面の裏面に設けられた外部接続用はんだ３とを含んで構成されるものである。基板２の一方の面には穴が設けられており、外部接続用はんだ３の一部はこの穴内部に設けられ、他の部分ははんだバンプ部４として基板２の外部に設けられている。ここで、基板の穴内壁全面には電子部品内電極５を設けられており、収められたはんだを当該穴内に留めることができる。本構成によれば、はんだの雰囲気にさらされる表面積を抑えつつ、はんだの量を十分に確保することができるため、酸化によるはんだ接続時の弊害を抑えつつ、信頼性の優れた接続部を実現することができる。

具体的に検討すると、１つの接続部におけるはんだ露出面積Ｓ(mm²)の接続に体積V(mm³)の連続したはんだを使用し、そのはんだの内、体積v(mm³)分を電子部品の穴内に収めた接続部を少なくとも１つ以上持ち、V/Sの値が概ね0.1(mm)以上、かつ、電子部品内に収まるはんだの体積v(mm³)が0(mm³)より大きくなるようにすることが必要となる。このV/Sの値が概ね0.1(mm)以上確保できないと、はんだがSn-Zn系など酸化されやすい合金の場合には、はんだの電極などへの濡れが完了する前にはんだの著しい酸化が起きて濡れ不良が起きる場合があるからである。

次に、本発明に係る電子部品の第二の実施形態について、その電極構造部分を示す図２を用いて説明する。前記第一の実施形態と相違するのは、電子部品内電極５が穴内壁の一部にのみ設けられている点であり、他の基本構成は同様である。
前述の通り、電子部品内に収めたはんだを穴内部に留めるためには、留める部分の内壁に電極５を設ける必要があるが、一方で該電極とはんだとの反応によりはんだの組成変動が起こる場合がある。そこで、該はんだの組成変動を最小限に留めるべく、図２に示すように、収まる部分のはんだはできるだけ部品電極と接することなく他の部材に保護されている必要がある。また、該はんだが留まる部分の部品内壁の電極部分にはニッケルなど、はんだとの反応性が低い部材のめっきや被覆が施されていることが望ましい。

上記本発明に係る電子部品の実施形態においては、いずれも電子部品の基板内に形成された貫通されない穴内に外部接続用はんだの一部を収めた例を示したが、これに限られるものではなく、基板に設ける穴は貫通孔であってもよく、樹脂等のパッケージ部材にも同機能を有する穴を設けてもよい。また、全ての電極構造部分に穴を設けなくてもよく、所定の一部についてのみ穴を設ける構成としてもよい。

次に、本発明に係る電子部品を回路基板１１上に実装した実装構造体の実施形態について、図３を用いて説明する。本発明に係る実装構造体は、基板２と、前記基板の第一の面に実装された半導体チップ７と、前記第一の面を少なくとも覆うように設けられた樹脂等によるパッケージ部８と、前記基板の第二の面に設けられた外部接続用はんだ３と、前記外部接続用はんだ３のはんだバンプ部４と電極１２を介して接続された回路基板１１とを含んで構成されるものである。

ここで、外部接続用はんだ３は、基板２の中央部においてははんだバンプ部４のみで構成されるのに対し、基板２の外周部においては基板２の第二の面に設けられた穴内部にその一部が収められ、他の部分がはんだバンプ部４として基板２の外部に出ている構成となっている。さらに、前記パッケージ部８の所定の箇所にも穴６が設けられており、前記基板に設けられた穴と合わせて貫通孔を形成する構成となっている。
一般に、実装構造体においては、はんだ付け時に回路基板やこれに実装される電子部品に加えられる熱の影響で回路基板や電子部品に反りが発生し、電子部品が大型であるほど、中央部及び外周部を含めた全体での接続が困難な状況となる。例えば、大型ＢＧＡをSn-Zn系鉛フリーはんだではんだ付けする場合、回路基板や部品のパッケージ部に反りが発生した際、ＢＧＡの中央部あるいは外周部いずれかのバンプが回路基板側に供給されたはんだと接触が困難となり、その箇所に接続不良が生じる場合がある。

本発明に係る実装構造体は、酸化によるはんだ濡れ性の低下を抑制しつつ、上記問題を解決しうるものである。すなわち、上記の通り、外周部に貫通孔を設けておくことで、回路基板や電子部品の反りによりＢＧＡの中央部のバンプ部４と回路基板側に供給されたはんだとの接触が困難となった場合には、図４に示すように、ＢＧＡ外周部のはんだが収まっている部分に設けられた貫通孔の奥へ一時的にはんだを引き込んでおくことができる。
これにより、ＢＧＡの中央部のバンプ部４が回路基板側に供給されたはんだと接触できるまでＢＧＡ外周部に沈み込み、ＢＧＡはんだ接続部全体の接続が可能となる。

また、逆に、回路基板や電子部品の反りにより、ＢＧＡの外周部のバンプ部４と回路基板側に供給されたはんだとの接触が困難となった場合には、図５に示すように、ＢＧＡ外周部のはんだが収まっている部分に設けられた貫通孔から一時的にはんだが補充される。
これにより、ＢＧＡの外周部のバンプ部４が回路基板側に供給されたはんだと接触できるまでＢＧＡ外周部が沈み込み、ＢＧＡはんだ接続部全体の接続が可能となる。

次に、ＱＦＮをSn-Zn系鉛フリーはんだ付けする場合について説明する。この場合、該部品は、ＢＧＡと比較してサイズが小型のため、回路基板や部品パッケージ部の反りは、殆どはんだ付け不良の原因とならない。
しかし、該部品パッケージ８の外部には殆どリード２１が露出しておらず、はんだ付け時に回路基板上の電極に供給されたはんだペーストが溶融し、図６に示すように、該溶融はんだペーストは、該リードの端面と底面の概ね２面、および回路基板１１上の電極１２に対して濡れることにより、はんだ接続部３１による接続が行われた実装構造体である。
一方、ＱＦＰ（Quad Flat Package）のようにはんだ付け時にリードの端面、側面、底面、上面が全面露出しており、一部の面に対して濡れ不良が起きても、他の面が濡れ不足を補うことができる電子部品と比べると、濡れ不良が起きる確率は高い。
さらに、該ＱＦＮでリード端面への濡れ不良が起きると、部品が軽量なため回路基板から浮くことにより他のリードの濡れ不良も連鎖的に起きてしまう。
これを解決する本発明は、図７に示すように例えばＱＦＮリードをパッケージ内部へと後退させたリード２２とし、部品製造工程で露出したリード面にあらかじめはんだを接続しておくものである。これにより、図６の方法のように概ねリードの２面に対してはんだが濡れる必要はなく、はんだは概ねリードの１面に濡れるだけで良いので、濡れは比較的容易に得ることができる。

以下、本発明の具体的な実験例について詳細に説明する。

［第１実験例］
以下の２種類の仕様のＢＧＡを用いて、はんだ接続部の信頼性比較を行うことにした。
２種類のＢＧＡにおける共通仕様は以下である。
はんだバンプピッチ：０．５ｍｍ
はんだバンプ数：９００（フルグリッド）
はんだバンプ組成：Sn-9Zn
電極直径：０．３ｍｍ
また、それぞれの仕様は以下となっている。
仕様Ａ：ＢＧＡパッケージ内においてシリコンチップを接続している基板(インターポーザー)を一部加工し、パッケージ内部に１接続部あたり0.0031(mm³)のはんだを収められるよう直径0.2(mm)、高さ0.1(mm)の円筒形状の部分を取り去り、さらにその円筒の内壁に銅電極を設け、電極とシリコンチップ間には配線を設けている。また、円筒形状の部分に収まっている0.0031(mm³)のはんだは、はんだバンプとも連続している。
このＢＧＡは正常にリフローはんだ付けできれば、以下のようになるものである。
上記部分の１つの接続部において、はんだ露出面積：Ｓ(mm²) 、電子部品内に収められたはんだ量：v(mm³)、連続したはんだ量：V(mm³)、とすると、V/S ＝0.103(mm)、v ＝0.0031(mm³)となっている。
仕様Ｂ：仕様Ａと同じバンプ配置のＢＧＡではあるが、仕様Ａのようなパッケージ内のシリコンチップを接続している基板(インターポーザー)への加工を施さず、正常にリフローはんだ付けできれば、V/S ＝ 0.0927(mm)、v ＝ 0(mm³)となっている。
そして、仕様Ａ、ＢのＢＧＡを用い、Sn-9Znはんだペーストを使用して、酸素濃度：１０００ｐｐｍ、ピーク温度：２２０℃の条件で窒素リフロー炉によりはんだ付けした。そしてはんだ付けの後、接続部の光学顕微鏡観察を行った。
その結果、仕様Ｂの方は、外周部の約４０の接続部において、はんだバンプとはんだペーストの間の融合が十分に行われていなかった。
しかし、仕様Ａの方は、全ての接続部において、はんだバンプとはんだペーストの間で融合が十分に行われていた。

［第２実験例］
以下の２種類の仕様のＢＧＡを用いて、はんだ接続部の信頼性比較を行うことにした。
２種類のＢＧＡにおける共通仕様は以下である。
はんだバンプピッチ：０．５ｍｍ
はんだバンプ数：１６００（フルグリッド）
はんだバンプ組成：Sn-9Zn
電極直径：０．３ｍｍ
それぞれの仕様は以下となっている。
仕様Ａ：ＢＧＡパッケージ内においてシリコンチップを接続している基板(インターポーザー)を一部加工し、パッケージ内部に１接続部あたり0.0031(mm³)のはんだを収められるよう直径0.2(mm)、高さ0.1(mm)の円筒形状の部分を取り去り、さらにその円筒の内壁に銅電極を設け、電極とシリコンチップ間には配線を設けている。また、円筒形状の部分に収まっている0.0031(mm³)のはんだは、はんだバンプとも連続している。
このＢＧＡは正常にリフローはんだ付けできれば、以下のようになるものである。
上記部分の１つの接続部において、はんだ露出面積：Ｓ(mm²) 、電子部品内に収められたはんだ量：v(mm³)、連続したはんだ量：V(mm³)、とすると、V/S ＝0.103(mm)、v ＝0.0031(mm³)となっている。
仕様Ｂ：仕様Ａと同じバンプ配置のＢＧＡではあるが、ＢＧＡパッケージ内においてシリコンチップを接続している基板(インターポーザー)を一部加工し、パッケージ内部に１接続部あたり0.0031(mm³)のはんだを収められるよう直径0.2(mm)、高さ0.1(mm)の円筒形状の部分を取り去り、さらにその円筒の内壁の下半分の高さ0.05(mm)にのみ銅電極を設けている。
そして、仕様Ａ、ＢのＢＧＡを用い、Sn-9Znはんだペーストを使用して、酸素濃度：１０００ｐｐｍ、ピーク温度：２２０℃の条件で窒素リフロー炉によりはんだ付けした。
そしてはんだ付けの後、接続部の光学顕微鏡観察を行った。
その結果、仕様Ａの方は、外周部の約７０の接続部において、はんだバンプとはんだペーストの間の融合が十分に行われていなかった。
しかし、仕様Ｂの方は、全ての接続部において、はんだバンプとはんだペーストの間で融合が十分に行われていた。

［第３実験例］
以下の２種類の仕様のＢＧＡを用いて、はんだ接続部の信頼性比較を行うことにした。
２種類のＢＧＡにおける共通仕様は以下である。
はんだバンプピッチ：０．５ｍｍ
はんだバンプ数：１６００（フルグリッド）
はんだバンプ組成：Sn-9Zn
電極直径：０．３ｍｍ
それぞれの仕様は以下となっている。
仕様Ａ：ＢＧＡパッケージ内においてシリコンチップを接続している基板(インターポーザー)を一部加工し、パッケージ内部に１接続部あたり0.0031(mm³)のはんだを収められるよう直径0.2(mm)、高さ0.1(mm)の円筒形状の部分を取り去り、さらにその円筒の内壁に銅電極を設け、電極とシリコンチップ間には配線を設けている。また、円筒形状の部分に収まっている0.0031(mm³)のはんだは、はんだバンプとも連続している。
このＢＧＡは正常にリフローはんだ付けできれば、以下のようになるものである。
上記部分の１つの接続部において、はんだ露出面積：Ｓ(mm²)、電子部品内に収められたはんだ量：v(mm³)、連続したはんだ量：V(mm³)、とすると、V/S ＝0.103(mm)、v ＝0.0031(mm³)となっている。
仕様Ｂ：仕様Ａと同じバンプ配置のＢＧＡではあるが、ＢＧＡパッケージ内においてシリコンチップを接続している基板(インターポーザー)を一部加工し、パッケージ内部に１接続部あたり0.0031(mm³)のはんだを収められるよう直径0.2(mm)、高さ1.0(mm)の円筒形状の貫通孔を設け、さらにその貫通孔の内壁に銅電極を設けている。
そして、仕様Ａ、ＢのＢＧＡを用い、Sn-9Znはんだペーストを使用して、酸素濃度：１０００ｐｐｍ、ピーク温度：２２０℃の条件で窒素リフロー炉によりはんだ付けした。
そしてはんだ付けの後、接続部の光学顕微鏡観察を行った。
その結果、仕様Ａの方は、外周部の約７０の接続部において、はんだバンプとはんだペーストの間の融合が十分に行われていなかった。
しかし、仕様Ｂの方は、全ての接続部において、はんだバンプとはんだペーストの間で融合が十分に行われていた。

［第４実験例］
部品パッケージ内にSn-Zn系の鉛フリーはんだを有し、はんだペースト等を用いた接続後に形成されるはんだフィレットと連続することを特徴とした以下の２種類の仕様のＱＦＮを用いて、はんだ接続部の信頼性比較を行うことにした。
２種類のＱＦＮにおける共通仕様は以下である。
はんだ接続部ピッチ：０．５ｍｍ
はんだ接続部数：６４
回路基板側の共通仕様は以下である。
銅電極サイズ：０．３×０．５ｍｍ
銅電極とＱＦＮ底面との間隔：０．０２ｍｍ
さらに、それぞれのＱＦＮの仕様は以下となっている。
仕様Ａ：ＱＦＮのリードが銅でできており、該リードの端面と底面が露出している。また、露出している端面、底面のサイズは、リード端面サイズ：０．１５×０．２ｍｍ、リード底面サイズ：０．２×０．３ｍｍである。
また、はんだ付け後の各部サイズは、つま先部フィレット長さ：０．１７ｍｍ、バックフィレット長さ：０．０３ｍｍである。
また、このＱＦＮは正常にリフローはんだ付けできれば、以下のようになるものである。
上記部分の１つの接続部において、はんだ露出面積：Ｓ(mm²) 、電子部品内に収められたはんだ量：v(mm³)、連続したはんだ量：V(mm³)、とすると、V/S ＝0.５８(mm)、v ＝0(mm³)となっている。
仕様Ｂ：はんだ接続部ピッチや接続部数は仕様Ａのものと同じであるが、リード端面をパッケージ内部へ０．３ｍｍ後退させ、後退させることによって生じた空間にv = ０．１５×０．２×０．３≒０．００９(mm3)のはんだを供給してある。
また、この部分に収まっている0.0０９(mm³)のはんだは、はんだペーストによるリフロー接続時にはんだペーストと連続する。
また、このＱＦＮは正常にリフローはんだ付けできれば、以下のようになるものである。上記部分の１つの接続部において、はんだ露出面積：Ｓ(mm²) 、電子部品内に収められたはんだ量：v(mm³)、連続したはんだ量：V(mm³)、とすると、V/S ＝0.１８３(mm)、v ＝0.0０９(mm³)となっている。
そして、仕様Ａ、ＢのＢＧＡを用い、Sn-9Znはんだペーストを使用して、酸素濃度：１０００ｐｐｍ、ピーク温度：２２０℃の条件で窒素リフロー炉によりはんだ付けした。
そしてはんだ付けの後、接続部の光学顕微鏡観察を行った。
その結果、仕様Ａの方は、外周部の２箇所の接続部において、はんだの濡れ不良により接続が十分に行われていなかった。
しかし、仕様Ｂの方は、全ての接続部において、十分な濡れが得られていた。

以上、本発明者によってなされた発明を実施形態に基づき具体的に説明すると共に、その効果を実験例によって検証したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明に係る電子部品の第一の実施形態の電極構造部分を示す図である。本発明に係る電子部品の第二の実施形態の電極構造部分を示す図である。本発明に係る実装構造体の第一の状態を示す図である。本発明に係る実装構造体の第二の状態を示す図である。本発明に係る実装構造体の第三の状態を示す図である。ＱＦＮのリード接続部を示す図である。ＱＦＮの本発明に係るリード接続部を示す図である。

符号の説明

１電子部品
２基板
３外部接続用はんだ
４はんだバンプ部
５電子部品内電極
６貫通孔
７半導体チップ
８パッケージ部
１１回路基板
１２電極
２１リード
２２リード
３１はんだ接続部

Claims

基板と、
前記基板の第一の面に実装された半導体チップと、
前記基板の第二の面に設けられた外部接続用はんだと、を有し、
前記外部接続用はんだの一部は、前記基板の第二の面に設けられた穴内にあることを特徴とする電子部品。
請求項１記載の電子部品であって、
前記穴は貫通孔であることを特徴とする電子部品。
請求項１又は２記載の電子部品であって、
前記穴の内壁には、電極構造が施されていることを特徴とする電子部品。
請求項３記載の電子部品であって、
前記電極構造は、前記穴の開口部付近にのみ施されていることを特徴とする電子部品。
請求項３又は４記載の電子部品であって、
前記電極構造はニッケルからなることを特徴とする電子部品。
請求項１乃至５のいずれかに記載の電子部品であって、
前記外部接続用はんだは、前記一の基板に対して複数個設けられており、
前記基板の第二の面に設けられた穴は、前記複数個の外部接続用はんだのうち前記基板の外周部に配置された外部接続用はんだに対してのみ設けられていることを特徴とする電子部品。
請求項１乃至６のいずれかに記載の電子部品であって、
前記外部接続用はんだは体積Ｖmm³に対して露出面積はＳmm²であり、
Ｖ／Ｓが０．１ｍｍ以上であることを特徴とする電子部品。
請求項１乃至７のいずれかに記載の電子部品であって、
前記外部接続用はんだは、Sn-Zn系の鉛フリーはんだであることを特徴とする電子部品。
請求項１乃至８のいずれかの電子部品をSn-Zn系の鉛フリーはんだを用いて回路基板に実装してなる実装構造体。