JPH0795555B2 - 二元系合金のバンプ形成法 - Google Patents

二元系合金のバンプ形成法

Info

Publication number
JPH0795555B2
JPH0795555B2 JP62142318A JP14231887A JPH0795555B2 JP H0795555 B2 JPH0795555 B2 JP H0795555B2 JP 62142318 A JP62142318 A JP 62142318A JP 14231887 A JP14231887 A JP 14231887A JP H0795555 B2 JPH0795555 B2 JP H0795555B2
Authority
JP
Japan
Prior art keywords
alloy
bump
forming
bumps
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62142318A
Other languages
English (en)
Other versions
JPS63306634A (ja
Inventor
輝 中西
毅 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62142318A priority Critical patent/JPH0795555B2/ja
Publication of JPS63306634A publication Critical patent/JPS63306634A/ja
Publication of JPH0795555B2 publication Critical patent/JPH0795555B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体素子および回路配線基板のバンプ位置に、二元系
合金を形成すべき成分金属のバンプをそれぞれ蒸着し、
これらのバンプを相互に突き合わせ、加熱してリフロー
することにより、成分金属を合金化する二元系合金はん
だバンプの形成方法。
〔従来の技術〕
大規模集積回路の実装方法として、半導体素子を回路基
板に直接はんだ付けするフリップチップ方式が注目され
ている。このフリップチップ接合に使用するはんだバン
プは蒸着によって形成することができる。現在、半導体
素子および回路基板の、それぞれに、同種のはんだ合金
バンプを形成するには、第２図に示すように、（ａ）ま
ず二元系合金の１つの成分金属を蒸着した上に、他の成
分金属を蒸着した後に、（ｂ）これを溶融して合金化す
る方法が考えられている。
〔発明が解決しようとする問題点〕
上記蒸着方法は、作業が二重の蒸着工程になるばかりで
なく、下層の台形金属の上に形成する上層の金属は、形
状が椀状であって体積を定めることが難しく、合金組成
の制御ができない。
〔問題点を解決するための手段〕
上記問題点は、半導体素子と回路配線基板とをフリップ
接合する二元系合金はんだバンプの形成方法であって、
半導体素子および回路配線基板のバンプ位置に、二元系
合金を形成すべき成分金属のバンプをそれぞれ蒸着し、
これらのバンプを相互に突き合わせ、加熱してリフロー
することにより、成分金属を合金化することを特徴とす
る方法によって解決することができる。
〔実施例〕
第１図の（ａ）および（ｂ）に示すように、回路配線基
板１のバンプ形成位置に、直径200μｍ、厚み50μｍのI
nを蒸着し、他方、半導体素子２のバンプ形成位置にこ
れと同形のSnを蒸着して、はんだ合金を形成すべき成分
金属のバンプ3,4をそれぞれ形成した。（ｃ）これらの
バンプ3,4の表面に水溶性フラックスを塗布した後に、
突き合わせ、（ｄ）250℃のホットプレート上で15秒間
加熱して、成分金属のInおよびSnをリフローさせて、In
-Sn合金はんだバンプ５を形成した。
第３図の（ａ）および（ｂ）は、こうして形成したIn-S
n合金バンプをＸ線マイクロアナライザによって撮影し
た特性Ｘ線像であり、（ａ）はSnの特性Ｘ線像、（ｂ）
はInの特性Ｘ線像を示す。
〔発明の効果〕
本発明によって、二元系合金バンプ形成の工程が半減
し、しかも合金組成の制御が容易にできる。
【図面の簡単な説明】
第１図は、本発明の二元系合金バンプ形成工程図であ
り、 第２図は、従来の二元系合金バンプ形成工程図であり、 第３図は、本発明によって形成した合金バンプの（ａ）
Snおよび（ｂ）Inの特性Ｘ線像である。 １……回路配線基板、２……半導体素子、3,4……成分
金属、５……合金。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体素子と回路配線基板とをフリップ接
    合する二元系合金はんだパンプの形成方法であって、 半導体素子および回路配線基板のバンプ位置に、二元系
    合金を形成すべき成分金属のバンプをそれぞれ蒸着し、 これらのバンプを相互に突き合わせ、加熱してリフロー
    することにより、成分金属を合金化することを特徴とす
    る方法。
JP62142318A 1987-06-09 1987-06-09 二元系合金のバンプ形成法 Expired - Lifetime JPH0795555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62142318A JPH0795555B2 (ja) 1987-06-09 1987-06-09 二元系合金のバンプ形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62142318A JPH0795555B2 (ja) 1987-06-09 1987-06-09 二元系合金のバンプ形成法

Publications (2)

Publication Number Publication Date
JPS63306634A JPS63306634A (ja) 1988-12-14
JPH0795555B2 true JPH0795555B2 (ja) 1995-10-11

Family

ID=15312567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62142318A Expired - Lifetime JPH0795555B2 (ja) 1987-06-09 1987-06-09 二元系合金のバンプ形成法

Country Status (1)

Country Link
JP (1) JPH0795555B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP5533665B2 (ja) 2008-11-28 2014-06-25 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181338A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd フリツプチツプのボンデイング方法

Also Published As

Publication number Publication date
JPS63306634A (ja) 1988-12-14

Similar Documents

Publication Publication Date Title
KR0167470B1 (ko) 챕 캐리어에 집적 회로 칩의 플립 칩 본딩 방법
JP4334647B2 (ja) 半導体デバイス上に導電性バンプを形成する方法
JPH04273453A (ja) 直接チップ取り付け方法
TW201123325A (en) Pillar structure and method for forming the same, flip-chip bonding structure
US6902098B2 (en) Solder pads and method of making a solder pad
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JPH1070153A (ja) 電子部品の接続方法
JP2001298051A (ja) はんだ接続部
JPH0238309B2 (ja)
JP2725501B2 (ja) ハンダバンプ構造および形成方法
JPH0795555B2 (ja) 二元系合金のバンプ形成法
JPS6335099B2 (ja)
JP3173547B2 (ja) 半田バンプの形成方法
TW533556B (en) Manufacturing process of bump
JP2768448B2 (ja) 半田バンプの形成方法
JP3402620B2 (ja) ベアチップの高密度実装方法
JPH0818210A (ja) はんだバンプ形成方法
JPS5868945A (ja) フリツプチツプボンデイング法
TW200409575A (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
JPS59169694A (ja) 半田接着方法
JP3301352B2 (ja) フリップチップ実装方法
JPH0774178A (ja) 金属バンプの生産方法及び半導体装置の生産方法
JP2771616B2 (ja) バンプ形成用導体ペースト及びバンプ形成方法
JPS6138588B2 (ja)
JPH03106564A (ja) フラックスレスはんだ接合方法