JP3301352B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP3301352B2 JP3301352B2 JP17334597A JP17334597A JP3301352B2 JP 3301352 B2 JP3301352 B2 JP 3301352B2 JP 17334597 A JP17334597 A JP 17334597A JP 17334597 A JP17334597 A JP 17334597A JP 3301352 B2 JP3301352 B2 JP 3301352B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- semiconductor chip
- substrate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップのフ
リップチップ実装方法に関するものである。
リップチップ実装方法に関するものである。
【０００２】
【従来の技術】従来、バンプの形成された半導体チップ
を基板にフリップチップ実装する場合、まず、図２
（ａ）に示すように、半導体チップ２上に半田バンプ１
を形成し、次に、図２（ｂ）に示すように、半田バンプ
１上にフラックス３を転写する。一方、基板４に形成さ
れた金メッキ電極５の上に半田６をプリコートしてお
く。次に、図２（ｃ）に示すように、半導体チップ２を
基板４に位置合わせをして搭載し、リフロー処理によ
り、図２（ｄ）に示すように、基板４の半田６を溶融し
て接合させるようにしている。
を基板にフリップチップ実装する場合、まず、図２
（ａ）に示すように、半導体チップ２上に半田バンプ１
を形成し、次に、図２（ｂ）に示すように、半田バンプ
１上にフラックス３を転写する。一方、基板４に形成さ
れた金メッキ電極５の上に半田６をプリコートしてお
く。次に、図２（ｃ）に示すように、半導体チップ２を
基板４に位置合わせをして搭載し、リフロー処理によ
り、図２（ｄ）に示すように、基板４の半田６を溶融し
て接合させるようにしている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ようなフリップチップ実装方法にあっては、基板４に形
成された金メッキ電極５の上に半田６をプリコートする
に際し、半田６の量の管理が難しいという問題があっ
た。
ようなフリップチップ実装方法にあっては、基板４に形
成された金メッキ電極５の上に半田６をプリコートする
に際し、半田６の量の管理が難しいという問題があっ
た。
【０００４】特開平８−１１５９４６号公報に示される
ように、半田バンプの表面に金属ペーストを転写すると
いう方法があるが、この方法では、半田をプリコートす
る必要はなくなるが、接合強度が低くなるという問題が
あった。
ように、半田バンプの表面に金属ペーストを転写すると
いう方法があるが、この方法では、半田をプリコートす
る必要はなくなるが、接合強度が低くなるという問題が
あった。
【０００５】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、基板への半田のプリコ
ートなしに、且つ、接合強度を低下することもないフリ
ップチップ実装方法を提供することにある。
あり、その目的とするところは、基板への半田のプリコ
ートなしに、且つ、接合強度を低下することもないフリ
ップチップ実装方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
バンプの形成された半導体チップを基板にフリップチッ
プ実装するフリップチップ実装方法において、前記バン
プとして２段バンプを形成し、前記半導体チップを２段
バンプの形成された面側を下向きにして溶融半田槽に浸
けることにより、前記２段バンプの上段のバンプにのみ
溶融半田を転写し、次に、フラックスを転写し、半導体
チップを基板上に位置合わせし、リフロー処理すること
により前記２段バンプに転写した半田を溶融させ接合さ
せるようにしたことを特徴とするものである。
バンプの形成された半導体チップを基板にフリップチッ
プ実装するフリップチップ実装方法において、前記バン
プとして２段バンプを形成し、前記半導体チップを２段
バンプの形成された面側を下向きにして溶融半田槽に浸
けることにより、前記２段バンプの上段のバンプにのみ
溶融半田を転写し、次に、フラックスを転写し、半導体
チップを基板上に位置合わせし、リフロー処理すること
により前記２段バンプに転写した半田を溶融させ接合さ
せるようにしたことを特徴とするものである。
【０００７】
【０００８】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係るフリップチップ実装方法を示す製造工程図
である。本実施形態では、まず、図１（ａ）に示すよう
に、半導体チップ２上に２段の半田バンプ７を形成す
る。次に、図１（ｂ）に示すように、半導体チップ２を
半田バンプ７の形成された面を下向きにして溶融半田槽
９に浸すことにより２段の半田バンプ７上に溶融半田８
を転写する。ここで、２段の半田バンプ７の上段のバン
プ７１のみが溶融半田槽９に浸かるようにする。次に、
図１（ｃ）に示すように、半田バンプ７上に転写された
半田８の上にフラックス１０を転写する。次に、図１
（ｄ）に示すように、半導体チップ２を金メッキ電極５
の形成された基板４に位置合わせをして搭載し、リフロ
ー処理により、図１（ｅ）に示すように、半導体チップ
２の半田８を溶融して接合させるようにしている。
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係るフリップチップ実装方法を示す製造工程図
である。本実施形態では、まず、図１（ａ）に示すよう
に、半導体チップ２上に２段の半田バンプ７を形成す
る。次に、図１（ｂ）に示すように、半導体チップ２を
半田バンプ７の形成された面を下向きにして溶融半田槽
９に浸すことにより２段の半田バンプ７上に溶融半田８
を転写する。ここで、２段の半田バンプ７の上段のバン
プ７１のみが溶融半田槽９に浸かるようにする。次に、
図１（ｃ）に示すように、半田バンプ７上に転写された
半田８の上にフラックス１０を転写する。次に、図１
（ｄ）に示すように、半導体チップ２を金メッキ電極５
の形成された基板４に位置合わせをして搭載し、リフロ
ー処理により、図１（ｅ）に示すように、半導体チップ
２の半田８を溶融して接合させるようにしている。
【０００９】
【００１０】本実施形態によれば、半導体チップ２を溶
融半田槽９に浸すことにより、半導体チップ２の半田バ
ンプ７上に半田８を転写し、リフロー処理により半田８
を溶融して接合させるようにしているので、基板４に形
成された金メッキ電極５の上に半田をプリコートしてお
く必要がなくなった。半導体チップ２の半田バンプ７上
に転写する半田８の量の管理は、半導体チップ２の溶融
半田槽９に浸ける量、つまり、高さ方向のみの管理（半
導体チップ２を下向きに移動させる距離）でよい。ま
た、半導体チップ２上に形成されるバンプとして、２段
の半田バンプ７を用いれば、溶融半田８を上段のバンプ
７１のみに転写するようにするだけで、所望量の半田８
の転写ができるので、管理がより容易になる。さらに
は、隣接する半田バンプ７間が近接していても、半田８
が隣接する半田バンプ７間に跨がって転写されることが
なく、隣接する半田バンプ７間が導通してしまうことは
ない。また、半田８の溶融により接合を行っているの
で、接合強度が低下することもない。
融半田槽９に浸すことにより、半導体チップ２の半田バ
ンプ７上に半田８を転写し、リフロー処理により半田８
を溶融して接合させるようにしているので、基板４に形
成された金メッキ電極５の上に半田をプリコートしてお
く必要がなくなった。半導体チップ２の半田バンプ７上
に転写する半田８の量の管理は、半導体チップ２の溶融
半田槽９に浸ける量、つまり、高さ方向のみの管理（半
導体チップ２を下向きに移動させる距離）でよい。ま
た、半導体チップ２上に形成されるバンプとして、２段
の半田バンプ７を用いれば、溶融半田８を上段のバンプ
７１のみに転写するようにするだけで、所望量の半田８
の転写ができるので、管理がより容易になる。さらに
は、隣接する半田バンプ７間が近接していても、半田８
が隣接する半田バンプ７間に跨がって転写されることが
なく、隣接する半田バンプ７間が導通してしまうことは
ない。また、半田８の溶融により接合を行っているの
で、接合強度が低下することもない。
【００１１】
【発明の効果】以上のように、請求項１記載の発明によ
れば、バンプの形成された半導体チップを基板にフリッ
プチップ実装するフリップチップ実装方法において、前
記バンプとして２段バンプを形成し、前記半導体チップ
を２段バンプの形成された面側を下向きにして溶融半田
槽に浸けることにより、前記２段バンプの上段のバンプ
にのみ溶融半田を転写し、次に、フラックスを転写し、
半導体チップを基板上に位置合わせし、リフロー処理す
ることにより前記２段バンプに転写した半田を溶融させ
接合させるようにしたので、基板への半田のプリコート
なしに、且つ、接合強度を低下することもないフリップ
チップ実装方法が提供できた。
れば、バンプの形成された半導体チップを基板にフリッ
プチップ実装するフリップチップ実装方法において、前
記バンプとして２段バンプを形成し、前記半導体チップ
を２段バンプの形成された面側を下向きにして溶融半田
槽に浸けることにより、前記２段バンプの上段のバンプ
にのみ溶融半田を転写し、次に、フラックスを転写し、
半導体チップを基板上に位置合わせし、リフロー処理す
ることにより前記２段バンプに転写した半田を溶融させ
接合させるようにしたので、基板への半田のプリコート
なしに、且つ、接合強度を低下することもないフリップ
チップ実装方法が提供できた。
【００１２】又、請求項１記載の発明によれば、前記バ
ンプとして２段バンプを形成し、該２段バンプの上段の
バンプにのみ溶融半田を転写するようにしているので、
隣接する半田バンプ間が近接していても、半田が隣接す
るバンプ間に跨がって転写されることがなく、隣接する
バンプ間が導通してしまうことはない。
ンプとして２段バンプを形成し、該２段バンプの上段の
バンプにのみ溶融半田を転写するようにしているので、
隣接する半田バンプ間が近接していても、半田が隣接す
るバンプ間に跨がって転写されることがなく、隣接する
バンプ間が導通してしまうことはない。
【図１】本発明の一実施形態に係るフリップチップ実装
方法を示す製造工程図である。
方法を示す製造工程図である。
【図２】従来例に係るフリップチップ実装方法を示す製
造工程図である。
造工程図である。
１ 半田バンプ ２ 半導体チップ ３ フラックス ４ 基板 ５ 金メッキ電極 ６ プリコート半田 ７ ２段バンプ ８ 半田 ９ 溶融半田槽 １０ フラックス ７１ 上段のバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根本 知明 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 佐藤 晃一 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平３−50736（ＪＰ，Ａ) 特開 平８−288292（ＪＰ，Ａ) 特開 平５−218046（ＪＰ，Ａ) 特開 平５−190599（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】 バンプの形成された半導体チップを基板
にフリップチップ実装するフリップチップ実装方法にお
いて、前記バンプとして２段バンプを形成し、前記半導
体チップを２段バンプの形成された面側を下向きにして
溶融半田槽に浸けることにより、前記２段バンプの上段
のバンプにのみ溶融半田を転写し、次に、フラックスを
転写し、半導体チップを基板上に位置合わせし、リフロ
ー処理することにより前記２段バンプに転写した半田を
溶融させ接合させるようにしたことを特徴とするフリッ
プチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17334597A JP3301352B2 (ja) | 1997-06-30 | 1997-06-30 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17334597A JP3301352B2 (ja) | 1997-06-30 | 1997-06-30 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126501A JPH1126501A (ja) | 1999-01-29 |
| JP3301352B2 true JP3301352B2 (ja) | 2002-07-15 |
Family
ID=15958705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17334597A Expired - Fee Related JP3301352B2 (ja) | 1997-06-30 | 1997-06-30 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301352B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5713598B2 (ja) * | 2010-07-20 | 2015-05-07 | 新光電気工業株式会社 | ソケット及びその製造方法 |
-
1997
- 1997-06-30 JP JP17334597A patent/JP3301352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126501A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| JP3201957B2 (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| US20080251942A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| US6209196B1 (en) | Method of mounting bumped electronic components | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
| JP3475147B2 (ja) | はんだ接続部 | |
| JPS6312142A (ja) | はんだ継手の形状の制御方法 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| US6998293B2 (en) | Flip-chip bonding method | |
| US7800225B2 (en) | Microelectronic die including locking bump and method of making same | |
| JP3998484B2 (ja) | 電子部品の接続方法 | |
| JP3301352B2 (ja) | フリップチップ実装方法 | |
| JPH0778932A (ja) | 半導体装置の製造方法 | |
| JPH1126500A (ja) | フリップチップ実装方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10135272A (ja) | フリップチップ実装方法 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 | |
| JP2002043491A (ja) | 電子部品の製造方法 | |
| JP2863424B2 (ja) | リード接続方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020326 |
|
| LAPS | Cancellation because of no payment of annual fees |