JPH011248A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH011248A
JPH011248A JP62-157296A JP15729687A JPH011248A JP H011248 A JPH011248 A JP H011248A JP 15729687 A JP15729687 A JP 15729687A JP H011248 A JPH011248 A JP H011248A
Authority
JP
Japan
Prior art keywords
bonding
bump
semiconductor device
manufacturing
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-157296A
Other languages
English (en)
Other versions
JPS641248A (en
Inventor
杉村 敏治
一道 町田
Original Assignee
三菱電機株式会社
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP62157296A priority Critical patent/JPS641248A/ja
Priority claimed from JP62157296A external-priority patent/JPS641248A/ja
Publication of JPH011248A publication Critical patent/JPH011248A/ja
Publication of JPS641248A publication Critical patent/JPS641248A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に半導体
の基板への実装、中でもテープキャリア方式の改良に関
するものである。
シし 〔従来技術〕 一般にテープキャリア方式に、第2図に示すように長尺
でスプロケットホール付のポリイミドテープ(1)の開
孔にすずめつき鋼リード(2)を突出させたテープキャ
リアを半導体素子(3)に接近させ位置合わせし、前記
半導体素子上の電極(4)とすずめつき銅リードとを接
合させるものである。この場合の接合にあたっては、現
在では下記の3i[!lflの方法が採用されている。
■ 第3図に示すように、半導体素子(3)の電極(4
)上にチタン(6)、タングステン(6)のバリア層を
介して金バンプ(7)を形成し、この金バンプ(7)と
すずめつき鋼リード(2)とを熱圧着する。
■ 第4図に示すような形状に銅リード(2)をエツチ
ングし、表面に薄く金めつき+81を施したのち、これ
を半導体素子(3)の電極(4)上に熱圧着する。
■ 第5(2)に示すように、すずめつき鋼リード(2
)上に転写方式によって金バンブ(9)を形成したのち
、これを半す体素子(3)の電極(4)上に熱圧着する
〔発明が解決しようとする問題点〕
しかるに上記■〜■の従来の方法には、それぞれ下記に
示すような問題点がある。
■ 半1体素子(3)の+K Q (41上に形成され
るバンプ[7) U 、多層のメタライズを必要とする
ため、新たな生産設備の尋人が必要となる上、蒸着やめ
っき等の条件のばらつきにより、ポンディング不良など
の品質上の問題が多い。
■、■ 接合部が金とアルミニウムというメタルシステ
ムのため、拡散成長により接合部が劣化し易<、製造時
のポンディング条件や使用環境の11約が厳しくなる。
さらに、金を使用しているため、テープの価格が高くな
るという欠点がある。
また、■の方式に、金めつき(8)が薄いこと、および
バンプの形状などから接合性が極めて悪い。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体素子上
のアルミ電極(4)に銅ワイヤ(101をキャピラリチ
ップ(Ill用いてポールポンディングし、ボールネッ
ク部で該ワイヤを破断してこれをバンプとし、このバン
プとテープキャリアのリード部との間にインサート金属
を供給し、これを加熱、溶融することによって両者を接
合する。
〔作用〕
この発明においては、銅ワイヤのポールポンディングに
よりバンプを形成するので、バンプヲ容易かつ安定に形
成することができる。また、金の代わりに銅ワイヤを用
いるため材料コストを低減できるとともに金−アルミニ
ウムの場合に発生しがちな拡散成長にともなう劣化は発
生せず、接合部の長期信頼性を確保できる。また溶融接
合を行なうため従来の同相接合で見られるバンプの過大
変形や接合不良に発生せず、半導体素子の端子数が多く
なっても均一な接合が可能であり、歩留りを向上できる
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図は、本発明の一実施例によるテープキャリアポン
ディング方法の概略を示lまたものである。
図において、バンプ(12)は、半導体素子(3)上の
アルミ電極(4)に、銅ワイヤ(101をキャピラリチ
ップ(11)を用イてポールホンディングしたのち(図
(a))、ワイヤ(10)を引っ張りボール上部(ポー
ルネ・ツタ部)で破断させて形成される(図(b))。
このようにして形成されたバンプ(12)i 、図(c
)に示すようにテープキャリアの銅リード部(2)と位
置合わせをしたのち、バンプとリードの間にインサート
金属!+31を供給し、これを加熱、浴融することによ
って接合が達成される。なお、この場合のインサート金
属03)としては、はんだ、すずなどワイヤ材やリード
材よりかなり融点の低い低融点材料を用い、供給方法と
してに銅リード材(2)にめっきや印刷をするか、ある
いは箔状のものをバンプ(12)とリード材(2)の間
にはさむものとする。また、これら一連のプロセスに、
鋼の酸化を防止するために、アルゴンなどの不活性雰囲
気あるいは水素を混合させた還元性の雰囲気で行なうも
のとする。
これにより、半導体素子上の電極にバンプを容易かつ安
定に形成することができ、従来の同相接合と異なり、溶
融接合であるためリード数が増加しても均一に接合が達
成される。また、バンプ杉成時、ポールポンドするとき
の銅ボールの大きさを変えることによって、バンプの大
きさを自由に変えることができ、小さくすることによっ
て、リードピッチの縮小、微細化にも十分対応すること
ができる。
第6図は本発明の方法でテープキャリアポンディングさ
れたあとの半導体装置の外観模式図を示す。この図から
本発明ではリードピッチ100.am程度まで対応でき
ることがわかる。
〔発明の効果〕
以上のように、本発明に係る半導体装置の製造方法によ
れば、銅ワイヤのポールポンディングを用いたので、半
導体素子上の電極にバンプを容易かつ安定に形成するこ
とができ、しかも溶融接合を行なったので安定に接合を
行なうことができる。
これによって、従来から用いられている半導体素子上の
l電極にバンプを形成する方式のような複雑なメタライ
ズやそれに伴う不良の発生を防止することができる。ま
た、金を用いる代わりに鋼を用いているため、材料コス
トを低減できるとともに、従来の金−アルミニウムにお
いて発生しがちな拡散成長にともなう劣化は発生せず、
接合部の長期信頌性を確保できる。また、バンプとリー
ドの間にインサート金属を供給して溶融するたぬ、従来
の面相接合で見られるバンプの過大変形や接合不良は発
生せず、半魂体素子の端子数か多くなっても均−VC接
合することができ、歩留まりを向上させることができる
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の製造方法
であるテープキャリアホンディング方法を示す模式図、
第2図は従来のテープキャリアホンディングの概念模式
図、第3図ないし第5図は従来のテープキャリアポンデ
ィングによる接合部をそれぞれ模式的に示す図、第6図
に本発明方法によるテープキャリアボンディングで得ら
れた半導体装{道を示す外観模式図である。 図において、filはテープ、(2)は鋼リード、(3
)はプ、(lO)は創司ワイヤ、fil)はキャピラリ
チ′ンブ、(12)に゛銅バンプ、(131:インサー
ト金属である。 なお、図中、同一符号に同一、またに相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体素子の電極上に銅ワイヤのボールボンディ
    ングを施し、 上記銅ワイヤのボールネック部でワイヤを破断してバン
    プを形成し、 テープキャリアのリード部と上記バンプとの間にインサ
    ート金属を供給し、 該インサート金属を加熱、溶融して接合することを特徴
    とする半導体装置の製造方法。
  2. (2)上記バンプ形成時の雰囲気を不活性あるいは還元
    性雰囲気とすることを特徴とする特許請求の範囲第1項
    記載の半導体装置の製造方法。
  3. (3)上記インサート金属として上記テープキャリアの
    リード材およびワイヤ材より低融点の材料を用いること
    を特徴とする特許請求の範囲第1項又は第2項記載の半
    導体装置の製造方法。
JP62157296A 1987-06-23 1987-06-23 Manufacture of semiconductor device Pending JPS641248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62157296A JPS641248A (en) 1987-06-23 1987-06-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62157296A JPS641248A (en) 1987-06-23 1987-06-23 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPH011248A true JPH011248A (ja) 1989-01-05
JPS641248A JPS641248A (en) 1989-01-05

Family

ID=15646562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62157296A Pending JPS641248A (en) 1987-06-23 1987-06-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS641248A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000141118A (ja) 1998-09-11 2000-05-23 Sumitomo Electric Ind Ltd ボ―ルエンドミル
JP3279292B2 (ja) 1999-08-02 2002-04-30 住友電気工業株式会社 刃先交換式回転切削工具

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175838A (ja) * 1981-11-26 1983-10-15 Toshiba Corp 半導体装置の製造方法
JPS59208751A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd バンプ形成方法
JPS61199645A (ja) * 1985-03-01 1986-09-04 Mitsubishi Electric Corp ワイヤボンデイング用ボ−ルの形成方法

Similar Documents

Publication Publication Date Title
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6189771B1 (en) Method of forming solder bump and method of mounting the same
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
JP3297177B2 (ja) 半導体装置の製造方法
JPH011248A (ja) 半導体装置の製造方法
GB2364172A (en) Flip Chip Bonding Arrangement
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPH0529363A (ja) 配線基板
JP4590783B2 (ja) はんだボールの形成方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP2848373B2 (ja) 半導体装置
JP3003098B2 (ja) チップの配線基板等実装方法
JPH0837188A (ja) 接合電極およびその形成方法
JP3301352B2 (ja) フリップチップ実装方法
JP2002368038A (ja) フリップチップ実装方法
JPS5868945A (ja) フリツプチツプボンデイング法
JPS63318744A (ja) 半導体装置
JP2730304B2 (ja) 半導体装置
JPH05166881A (ja) フリップチップ実装方法
JPS62166548A (ja) 半田バンプ形成方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JP2911005B2 (ja) バンプ電極の処理方法