JPS63181338A - フリツプチツプのボンデイング方法 - Google Patents

フリツプチツプのボンデイング方法

Info

Publication number
JPS63181338A
JPS63181338A JP62012417A JP1241787A JPS63181338A JP S63181338 A JPS63181338 A JP S63181338A JP 62012417 A JP62012417 A JP 62012417A JP 1241787 A JP1241787 A JP 1241787A JP S63181338 A JPS63181338 A JP S63181338A
Authority
JP
Japan
Prior art keywords
electrode
chip
substrate
reaction
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62012417A
Other languages
English (en)
Inventor
Norishige Kikuchi
菊地 哲慈
Mitsumasa Sato
佐藤 光正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP62012417A priority Critical patent/JPS63181338A/ja
Publication of JPS63181338A publication Critical patent/JPS63181338A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチップ(フリップチップ)を基板(配線基板)
Kフェイスダウンボンディングにより接合させる際の改
良技術に関する。
〔従来の技術〕
チップを裏返にしてその表面または基板に形成された接
続端子を用いてポンディング(フェイスダウンポンディ
ング)する形式のフリップチップがある。このフリップ
チップには形成するその接続端子の形態によって、チッ
プに金属ボールをつけるボール方式や突起電極をつける
バンプ方式あるいは基板にペデスタルをつけるペデスタ
ル方式%式% 当該バンプ形式の一例は、A2パッド上に、例えばCr
−Cu−Au構成の多層金属よりなる電極下地層を介し
て半球状のハンダバンプを形成してなるものがあり、コ
ンドロールドコラップス・す70−チップと称され、該
チップの接続形態はCCB(コンドロールドコラップス
ボンデインク)と称されている。
なお、フリップチップについて述べた文献の例としては
、(株)工業調査会1980年1月15日発行rIC化
実装技術」P81があげられる。
〔発明が解決しようとする問題点〕
しかるK、このCCB接続では、上記バンブな溶融させ
るために、そのハンダの組成によってもリフロ一温度が
異なるが、少なくとも350℃程度でのりフローを行っ
て、基板導体へのボンディングを行っている。そのため
、前記電極下地層におけるCr−Cu層間かり70−の
際に合金化し、もろい金属間化合物を生成することがあ
る。また、一度取り付けたチップは交換ができず、特に
マルチチップモジエールのように複数のチップを実装し
ているような場合、1個のチップが不良になると、他の
チップがたとえ良品であっても、そのパッケージは不良
となってしまいロスが多い。さらに、リフロ一温度が高
いため、基板にセラミック基板を用いる場合、チップ(
Siチップなど)と基板との熱膨張係数の違いにより、
リフロー後、常温にもどした時に、当該CCB接合部に
断線などを起こすことがある。
本発明はかかる従来技術の有する欠点を解消した接合技
術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかKなるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明ではチップ側に突起状の錫(Sn)電極を形成し
ておき、一方、基板側にマンガン(Mn)電極を形成し
ておき、低温(300℃)で、これらSnとMnとの間
に拡散反応を起させ、これら電極の表層部に合金を形成
させ接合させる。
〔作用〕
本発明によれば、従来チップを基板に接合させる場合、
チップのハンダバンプと基板導体上の予備ハンダとを少
なくとも350℃位のりフロ一温度で完全に溶融させて
接合させていたのを、チップ側の電極を、ハンダよりも
低融点(m、p239℃)のSn電極とし、一方、基板
側の電極を当該Snと低温(300℃)で拡散反応(固
体反応)を起こすMn電極とし、これら電極の一部にm
、p800℃以上の合金を形成するようにしたので、こ
のような低温下での反応であるため、基板にセラミック
基板を使用したとしても従来のハンダ接合の場合に比し
て熱歪が低減され、チップと基板の熱膨張係数の違いに
起因する接合部の断線などが起こりにくい。
また、合金化の反応は低温で進行するために、チップ電
極でもろい化合物を生成したりすることがない。
さらに、チップ電極が低融点のSn電極で形成されてい
るので、チップが不良品であるとき、当該Sn電極を適
宜溶融させ、基板との接合を解き、良品のチップとりペ
ア(交換)することができる。
〔実施例〕
次に、本発明を、図面に示す実施例に基づいて説明する
第1図および第2図は、それぞれ本発明による接合方法
を説明する要部断面図で、これら図にて、1はチップ、
2は基板、3はデバイス、4は熱酸化膜、5は内部電極
配線、6は表面保護膜、7はSnバンブ(突起電極)、
8は基板の表面配線、9はMnよりなるSnバンプとの
接続用金属電極部である。
第1図矢標で示すように、Snバンブ7とMn電極9と
を位置合せし、接触させ、加熱する。
加熱温度は、例えば300℃である。加熱により、これ
らSnとMnとの間で拡散反応が進行する。当該反応は
固相における反応で、これらSnとMn(固体)内の原
子の移動(拡散)によって行われる。詳しくは、これら
Sn電極7とMn電極9の接触部分から相互に原子が位
置を入れ換えて拡散する相互拡散である。
これら融点239℃のSn電極7と同1500”C内外
のMn電極9との300℃での拡散反応が進行して、第
2図に示すように、これら電極7,9の接触部分10に
融点800℃以上の合金層が形成される。
半導体素子(チップ)工は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
基板2は、例えばセラミック基板より成る。
熱酸化膜4は、例えばSin、膜より成る。内部電極配
線5は、例えばA−e電極配線より成る。
表面保護膜6は、例えばSiO!膜やガラス膜より成る
基板の表面配R8は、例えばCu配線より成る。
本発明によれば、Snバンプ7とMn電極9とを低温で
拡散反応を起こさせ接合するようにしたので、基板2と
してセラミック基板を用いてもチップエと基板2との熱
膨張係数の違いに起因する断線などが起こりにくい。
また、Snバンプ7のごとき低融点の金属によリバンブ
を形成したので、当該金属を溶融させることにより、チ
ップ1の交換を可能とすることができた。
さらに、合金化の反応は、低温(300℃)で進行する
ので従来のごとく、電極下地層(Cr−Cu−Au)で
もろい金属化合物を生成したりすることが防止できた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例屹限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明は、チップ側に、ハンダより低融点の金属により
突起状の電極を形成しておき、一方、基板側K、当該金
属との間で拡散反応を起すことができる金属で接続用電
極(端子)を形成しておき、これらを低温で拡散反応さ
せ、チップを基板に接合させる場合の全てに応用でき、
例えば前記Sn−Mnの他に、Ga(m、p27o℃)
とTi(m、p1500℃)〔合金のm、p500〜7
00℃〕との組合せなどであってもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、チップと基板との接合部の破断が防止
され、チップの交換が可能でチップをマルチに基板に搭
載する場合に有効である。
【図面の簡単な説明】
第1図および第2図はそれぞれ本発明の実施例工程を説
明する要部断面図である。 1・・・チップ、2・・・基板、3・・・デバイス、4
・・・熱酸化膜、5・・・内部電極配線、6・・・表面
保護膜、7・・・錫電極、8・・・表面配線、9・・・
マンガン電極、工0・・・表層部(接合部) 代理人 弁理士  小 川 勝 W−−“。 第  1  図

Claims (1)

  1. 【特許請求の範囲】 1、フリップチップ(以下チップという)を配線基板(
    以下基板という)の表面配線と接合させる方法において
    、当該チップ側に突起状の錫電極を形成しておき、一方
    、前記基板の表面配線上にマンガンよりなる接続用金属
    電極部(以下マンガン電極という)を形成しておき、当
    該チップの錫電極と当該基板のマンガン電極とを位置合
    せして接触させ、加熱して両金属間の拡散反応により、
    これら電極の表層部において合金を生成させ、両者を接
    合させることを特徴とするフリップチップのボンディン
    グ方法。 2、突起状の錫電極が、チップ内の内部電極配線と直接
    接続して成る、特許請求の範囲第1項記載のフリップチ
    ップのボンディング方法。
JP62012417A 1987-01-23 1987-01-23 フリツプチツプのボンデイング方法 Pending JPS63181338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62012417A JPS63181338A (ja) 1987-01-23 1987-01-23 フリツプチツプのボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62012417A JPS63181338A (ja) 1987-01-23 1987-01-23 フリツプチツプのボンデイング方法

Publications (1)

Publication Number Publication Date
JPS63181338A true JPS63181338A (ja) 1988-07-26

Family

ID=11804689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62012417A Pending JPS63181338A (ja) 1987-01-23 1987-01-23 フリツプチツプのボンデイング方法

Country Status (1)

Country Link
JP (1) JPS63181338A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306634A (ja) * 1987-06-09 1988-12-14 Fujitsu Ltd 二元系合金のバンプ形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306634A (ja) * 1987-06-09 1988-12-14 Fujitsu Ltd 二元系合金のバンプ形成法

Similar Documents

Publication Publication Date Title
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
JP3489811B2 (ja) 半導体デバイスの製造方法
KR970018287A (ko) 반도체 칩 본딩장치
JP2005500672A (ja) フラックスのないフリップ・チップ相互接続
US20060079021A1 (en) Method for flip chip package and structure thereof
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
KR100644420B1 (ko) 환경 친화적인 용제를 이용하는 플립 칩 기술을 위한 플럭스 세정
US6103549A (en) No clean flux for flip chip assembly
JPH08506698A (ja) 基板への半導体チップの接合方法
JPS62281435A (ja) 半導体装置
JP2006344624A (ja) 電子部品の製造方法
JPS63181338A (ja) フリツプチツプのボンデイング方法
JPS60134444A (ja) バンプ電極形成方法
CN102064136A (zh) 集成电路结构
KR102065765B1 (ko) 솔더범프를 이용한 반도체칩의 단자 접합방법
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JP2813409B2 (ja) 半導体チップの接続方法
JP3006957B2 (ja) 半導体装置の実装体
JP2894172B2 (ja) 半導体装置
JP2835859B2 (ja) 集積回路チツプに使用する積重ねられたリードフレーム組立体
JPH05136201A (ja) 半導体装置用電極と実装体
JP2633745B2 (ja) 半導体装置の実装体
JPS5815252A (ja) バンプ構造
JP2780511B2 (ja) 導電性ペーストと半導体装置の実装方法