JPS60113934A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60113934A JPS60113934A JP22066783A JP22066783A JPS60113934A JP S60113934 A JPS60113934 A JP S60113934A JP 22066783 A JP22066783 A JP 22066783A JP 22066783 A JP22066783 A JP 22066783A JP S60113934 A JPS60113934 A JP S60113934A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- melting point
- low melting
- insulating substrate
- point layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、半導体技術、特に、半導体ベレット(以下、
ベレットという。)を絶縁基板に電気的かつ機械的に接
続する技術に関する。
ベレットという。)を絶縁基板に電気的かつ機械的に接
続する技術に関する。
[背景技術]
ベレットを絶縁基板に電気的かつ機械的に接続する技術
として、ベレットのポンディングパッドにはんだバンプ
を形成しておき、このベレットを絶縁基板にフェイスダ
ウンに整合させはんだバンプを介してボンディングする
技術(以下、CCBという。)がある(J I S用語
辞典、■電気編、321〜322頁)。
として、ベレットのポンディングパッドにはんだバンプ
を形成しておき、このベレットを絶縁基板にフェイスダ
ウンに整合させはんだバンプを介してボンディングする
技術(以下、CCBという。)がある(J I S用語
辞典、■電気編、321〜322頁)。
かかるCCBによって接続されたベレットを絶縁基板か
ら分離させたい場合、機械的外力によりベレットを絶縁
基板から強制的に剥離させる方法と、はんだバンプを溶
融させた後剥離させる方法とが考えられる。
ら分離させたい場合、機械的外力によりベレットを絶縁
基板から強制的に剥離させる方法と、はんだバンプを溶
融させた後剥離させる方法とが考えられる。
しかし、機械的外力により剥離させる方法においては、
ベレットの電極に障害を与え、かつはんだハンプの破断
箇所が一定しないという問題点が、また、溶融後剥離す
る方法においては、はんだの残る量が一定しないという
問題点があることが、本発明者によって明らかにされた
。
ベレットの電極に障害を与え、かつはんだハンプの破断
箇所が一定しないという問題点が、また、溶融後剥離す
る方法においては、はんだの残る量が一定しないという
問題点があることが、本発明者によって明らかにされた
。
[発明の目的]
本発明の目的は、組立後のベレットの分離が可能な半導
体技術を提供することにある。
体技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、バンプに比べて相対的に低融点の導体層をバ
ンブ表面に形成し、バンプを融解させることなく前記低
融点導体層を融解させ、ペレットと絶縁基板との脱着を
容易にするものである。
ンブ表面に形成し、バンプを融解させることなく前記低
融点導体層を融解させ、ペレットと絶縁基板との脱着を
容易にするものである。
[実施例1]
第1図は本発明の一実施例である半導体装置を示す組立
前の縦断面図、第2図はその組立後の一部切断正面図、
第3図は分離した状態の一部切断正面図である。
前の縦断面図、第2図はその組立後の一部切断正面図、
第3図は分離した状態の一部切断正面図である。
本実施例において、この半導体装置は集積回路(図示せ
ず)を形成されたペレット1を備えており、ペレット1
には集積回路の電極に相当するポンディングパッド2が
複数個形成されている。ポンディングパッド2には、す
ず(S n)の含有量が5%のはんだ材料からなるはん
だバンプ3がメタルマスク蒸着等の適当な手段によりほ
ぼ切頭円錐形状に形成されている。はんだバンプ3の表
面には、Snの含有量60%のはんだ材料からなる相対
低融点層4がメタルマスク蒸着等の適当な手段により薄
く被着されており、この層4は、はんだバンプ3に比べ
180℃という低温度で溶融するようになっている(は
んだバンプ3は融解点300℃)。
ず)を形成されたペレット1を備えており、ペレット1
には集積回路の電極に相当するポンディングパッド2が
複数個形成されている。ポンディングパッド2には、す
ず(S n)の含有量が5%のはんだ材料からなるはん
だバンプ3がメタルマスク蒸着等の適当な手段によりほ
ぼ切頭円錐形状に形成されている。はんだバンプ3の表
面には、Snの含有量60%のはんだ材料からなる相対
低融点層4がメタルマスク蒸着等の適当な手段により薄
く被着されており、この層4は、はんだバンプ3に比べ
180℃という低温度で溶融するようになっている(は
んだバンプ3は融解点300℃)。
一方、アルミナセラミック基板等からなる絶縁基板5上
には導体からなるリード6がパターン形成されるととも
に、そのリード6にはポンディングパッド7がペレット
1のポンディングパッド2に対応するように複数形成さ
れている。このバンド7にもはんだバンプ8が前記のよ
うに形成され、このバンプ8の表面にも相対低融点層9
が前記のように被着されている。リード6の他端部には
、絶1i基[5に立設されているアキシャルピン1゜が
それぞれ電気的に接続されている。
には導体からなるリード6がパターン形成されるととも
に、そのリード6にはポンディングパッド7がペレット
1のポンディングパッド2に対応するように複数形成さ
れている。このバンド7にもはんだバンプ8が前記のよ
うに形成され、このバンプ8の表面にも相対低融点層9
が前記のように被着されている。リード6の他端部には
、絶1i基[5に立設されているアキシャルピン1゜が
それぞれ電気的に接続されている。
組立の際、ペレット1は絶縁基板5に、互いのはんだバ
ンプ3と8とを整合させて位置決めされ、この状態で、
180℃の比較的低温度で加熱される。この加熱により
、両はんだバンプ3と8との表面に被着された相対低融
点N4と9とが溶融して、第2図に示されるように一体
化し接続部11を形成する。このとき、本体であるはん
だバンプ3と8とは300℃という高融点を有するため
溶融一体化するに至らないでいる。したがって、ペレッ
ト1は絶縁基板5に低融点接続部11により機械的に接
続され、かつこの接続部11およびはんだバンプ3.8
を介して電気的に接続される。
ンプ3と8とを整合させて位置決めされ、この状態で、
180℃の比較的低温度で加熱される。この加熱により
、両はんだバンプ3と8との表面に被着された相対低融
点N4と9とが溶融して、第2図に示されるように一体
化し接続部11を形成する。このとき、本体であるはん
だバンプ3と8とは300℃という高融点を有するため
溶融一体化するに至らないでいる。したがって、ペレッ
ト1は絶縁基板5に低融点接続部11により機械的に接
続され、かつこの接続部11およびはんだバンプ3.8
を介して電気的に接続される。
この状態において、半導体装置についての特性テストが
実施され、故障が発見される等によりペレット1と絶縁
基板5とを分離したい場合が生ずる。
実施され、故障が発見される等によりペレット1と絶縁
基板5とを分離したい場合が生ずる。
このような場合、180℃の低温度に加熱した後、ペレ
ット1を絶縁基板5から引き離す。このような低温度で
は、低融点接続部工1のみが溶融し、はんだバンプ3と
8とは溶融しないため、ペレット1と絶縁基板5とは、
第3図に示されるように、はんだバンプ3.8の表面に
相対低融点層4と9とを再度形成するような状態で、互
いに分離することになる。したがって、分離した後の状
態は、第1図に示されている組立前の状態と殆ど変わら
ず、再組立はペレット1、絶縁基板5のいずれも当初組
立と同様に行うことが可能である。
ット1を絶縁基板5から引き離す。このような低温度で
は、低融点接続部工1のみが溶融し、はんだバンプ3と
8とは溶融しないため、ペレット1と絶縁基板5とは、
第3図に示されるように、はんだバンプ3.8の表面に
相対低融点層4と9とを再度形成するような状態で、互
いに分離することになる。したがって、分離した後の状
態は、第1図に示されている組立前の状態と殆ど変わら
ず、再組立はペレット1、絶縁基板5のいずれも当初組
立と同様に行うことが可能である。
なお、分離が必要のない場合には、さらに高温加熱して
はんだバンプ3.8を溶融一体化してもよいが、第2図
に示されているような低融点接続部11による機械的接
続状態のままでも機能上支障はない。第2図に示されて
いるように、接続部が鼓形状の柱体をなしていると、ペ
レットlと絶縁基板5との熱膨張係数差による歪が吸収
できるため、強度上有利である。
はんだバンプ3.8を溶融一体化してもよいが、第2図
に示されているような低融点接続部11による機械的接
続状態のままでも機能上支障はない。第2図に示されて
いるように、接続部が鼓形状の柱体をなしていると、ペ
レットlと絶縁基板5との熱膨張係数差による歪が吸収
できるため、強度上有利である。
[実施例2]
第4図〜第6図は本発明の他の実施例を示すものである
。
。
本実施例が前記実施例と異なる点は、いわゆるマルチチ
ップタイプの半導体装置に適用され、複数のペレット1
が一枚の絶縁基板であるマザーボード5Aに搭載されて
いる点、およびマザーボード5Aには高融点はんだバン
プが形成されてなく、低融点のはんだのみが形成されて
いる点である。
ップタイプの半導体装置に適用され、複数のペレット1
が一枚の絶縁基板であるマザーボード5Aに搭載されて
いる点、およびマザーボード5Aには高融点はんだバン
プが形成されてなく、低融点のはんだのみが形成されて
いる点である。
本実施例において、一度組み立てたペレット1をマザー
ボード5Aから分離させた場合、第6図に示されるよう
に、マザーボード5Aのポンディングパッド7上にはん
だが殆ど残らないから、新規のペレット1を再度組み付
けるのに全く支障は生じない。
ボード5Aから分離させた場合、第6図に示されるよう
に、マザーボード5Aのポンディングパッド7上にはん
だが殆ど残らないから、新規のペレット1を再度組み付
けるのに全く支障は生じない。
マルチデツプタイプの半導体装置において、複数個のう
ち1個のペレットの不良により、全体を不良として処理
してしまうことは甚大な損害になるため、不良のペレッ
トを交換することが要求される。そこで、本実施例を利
用すれば、ペレットのマザーボードからの分離が簡単で
あり、かつマザーボードのポンディングパッドが適正な
状態にあれば、ペレットの交換作業が簡単かつ正確に実
現できる。従って、障害が最小限に抑制できるとともに
、信頼性も確保できる。
ち1個のペレットの不良により、全体を不良として処理
してしまうことは甚大な損害になるため、不良のペレッ
トを交換することが要求される。そこで、本実施例を利
用すれば、ペレットのマザーボードからの分離が簡単で
あり、かつマザーボードのポンディングパッドが適正な
状態にあれば、ペレットの交換作業が簡単かつ正確に実
現できる。従って、障害が最小限に抑制できるとともに
、信頼性も確保できる。
[効果]
(l)、バンプの表面に形成された相対低融点層のみを
絶縁基板上にバンプを融解させることなく、低温度で溶
着させることができるため、ペレットを絶縁基板から容
易に分離させることが可能である。
絶縁基板上にバンプを融解させることなく、低温度で溶
着させることができるため、ペレットを絶縁基板から容
易に分離させることが可能である。
(2)、相対低融点層において分離させることにより、
バンプおよびポンディングパッドを組立前の状態にほぼ
維持できるため、再組立が容易かつ適正に行える。
バンプおよびポンディングパッドを組立前の状態にほぼ
維持できるため、再組立が容易かつ適正に行える。
(3)、再組立が可能であることにより、不良ペレット
が交換できるため、損害が最小限に抑制でき、かつ信頼
性も向上できる。
が交換できるため、損害が最小限に抑制でき、かつ信頼
性も向上できる。
(4)、はんだバンプよりも低融点を有する導体材料と
してSn含有量の多いはんだ材料を使用することにより
、はんだバンプに被着性のよい相対低融点層が形成でき
るとともに、ポンディングパッドによく親和させること
ができ、しかも、コスト増が抑制できる。
してSn含有量の多いはんだ材料を使用することにより
、はんだバンプに被着性のよい相対低融点層が形成でき
るとともに、ポンディングパッドによく親和させること
ができ、しかも、コスト増が抑制できる。
(5)、相対低融点層の溶着後、鼓形状の柱体を維持す
ることにより、ペレットと絶縁基板との熱膨張差による
歪が吸収できるため、強度が向上できる。
ることにより、ペレットと絶縁基板との熱膨張差による
歪が吸収できるため、強度が向上できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、バンプは、はんだ材料で形成するに限らず、
銅(Cu)やニッケル(Ni)等により形成してもよい
。
銅(Cu)やニッケル(Ni)等により形成してもよい
。
相対低融点層は、Sn含有量の多いはんだ材料により形
成するに限らず、要はバンプよりも低い温度で溶融する
ように設定すればよい。
成するに限らず、要はバンプよりも低い温度で溶融する
ように設定すればよい。
また、実施例2のマザーボードに高融点はんだバンプが
形成されてなく、低融点のはんだのみを形成する方法は
、実施例1のシングルチップの場合にももちろん利用で
きる。
形成されてなく、低融点のはんだのみを形成する方法は
、実施例1のシングルチップの場合にももちろん利用で
きる。
第1図は本発明の一実施例を示す組立前の縦断面図、
第2図はその組立後の一部切断正面図、第3図は分離し
た状態の一部切断正面図、第4図は本発明の他の実施例
を示す組立前の縦断面図、 第5図はその組立後の一部切断正面図、第6図は分離し
た状態の一部切断正面図である。 1・・・ペレット、2・・・ボンデイングパソド、3・
・・バンプ、4・・・相対低融点層、5・・・絶縁基板
、6・・・リード、7・・・ポンディングパッド、8・
・・バンプ、9・・・相対低融点層、10・・・アキシ
ャルピン、11・・・接続部。
た状態の一部切断正面図、第4図は本発明の他の実施例
を示す組立前の縦断面図、 第5図はその組立後の一部切断正面図、第6図は分離し
た状態の一部切断正面図である。 1・・・ペレット、2・・・ボンデイングパソド、3・
・・バンプ、4・・・相対低融点層、5・・・絶縁基板
、6・・・リード、7・・・ポンディングパッド、8・
・・バンプ、9・・・相対低融点層、10・・・アキシ
ャルピン、11・・・接続部。
Claims (1)
- 【特許請求の範囲】 ■、ベレットのポンディングパッド上に形成されている
バンプの表面にバンプよりも低融点を有する導体材料か
らなる低融点層を被着し、このベレットが絶縁基板上に
低融点層を介してボンディングされることを特徴とする
半導体装置。 2、低融点の導体材料が、バンプよりすず含有量の多い
はんだ材料からなることを特徴とする特許請求の範囲第
1項記載の半導体装置。 3、バンプが、低融点層のすず含有量より少ないはんだ
材料からなることを特徴とする特許請求の範囲第2項記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22066783A JPS60113934A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22066783A JPS60113934A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60113934A true JPS60113934A (ja) | 1985-06-20 |
Family
ID=16754561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22066783A Pending JPS60113934A (ja) | 1983-11-25 | 1983-11-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60113934A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4957882A (en) * | 1988-11-25 | 1990-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
US6764938B2 (en) * | 1994-07-20 | 2004-07-20 | Fujitsu Limited | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof |
-
1983
- 1983-11-25 JP JP22066783A patent/JPS60113934A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4957882A (en) * | 1988-11-25 | 1990-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
US6764938B2 (en) * | 1994-07-20 | 2004-07-20 | Fujitsu Limited | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3262497B2 (ja) | チップ実装回路カード構造 | |
JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
JPH08332590A (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
US20030122237A1 (en) | Semiconductor device | |
JP2001085470A (ja) | 半導体装置及びその製造方法 | |
JPH10294337A (ja) | 半導体装置及びその製造方法 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
US4634041A (en) | Process for bonding current carrying elements to a substrate in an electronic system, and structures thereof | |
JPS60113934A (ja) | 半導体装置 | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JPH10209591A (ja) | 配線基板 | |
WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3193100B2 (ja) | 半導体装置 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
JPS59177957A (ja) | チツプ実装方法 | |
JPH0214536A (ja) | フリップチップ実装構造 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
JPS62196839A (ja) | ハイブリツド型半導体装置 | |
JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2741611B2 (ja) | フリップチップボンディング用基板 | |
JPH08236575A (ja) | 半導体装置及びその製造方法 | |
JPH0572751B2 (ja) | ||
US4714982A (en) | Substrate for a semiconductor package having improved I/O pin bonding | |
US20030161123A1 (en) | Bonding structure for bonding substrates by metal studs |