JP2007305667A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007305667A
JP2007305667A JP2006130339A JP2006130339A JP2007305667A JP 2007305667 A JP2007305667 A JP 2007305667A JP 2006130339 A JP2006130339 A JP 2006130339A JP 2006130339 A JP2006130339 A JP 2006130339A JP 2007305667 A JP2007305667 A JP 2007305667A
Authority
JP
Japan
Prior art keywords
pad
refractory metal
package
lsi chip
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006130339A
Other languages
English (en)
Inventor
Isato Nasu
勇人 那須
Takamasa Usui
孝公 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2006130339A priority Critical patent/JP2007305667A/ja
Priority to US11/456,278 priority patent/US20070262468A1/en
Publication of JP2007305667A publication Critical patent/JP2007305667A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48757—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48857—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制する。
【解決手段】半導体装置は、第１のパッド１３を有する半導体チップ１０と、第１のパッド１３と対向する第２のパッド２３を有する貼り合わせ体２０と、第１及び第２のパッド１３，２３にそれぞれ直接接し、無電解メッキ法により形成された高融点金属層１５，２５とを具備する。
【選択図】 図１

Description

本発明は、無電解メッキ法により半導体チップと貼り合わせ体とが接続された半導体装置及びその製造方法に関する。
近年、ＬＳＩの高性能化を実現させるために、多層配線部分に銅（Ｃｕ）配線及び低誘電率（Ｌｏｗ−ｋ）の絶縁膜が用いられている。
しかし、Ｃｕ配線は酸化性が強いため、例えば、金（Ａｕ）、アルミニウム（Ａｌ）等を使用したワイヤや、鉛（Ｐｂ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、銀（Ａｇ）等の合金を使用したバンプのような金属配線を、Ｃｕ配線上に直接形成することが困難とされてきた。そこで、これまでは、最上層のＣｕ配線を形成した後にさらに１層追加形成し、Ａｌを用いたパッドを形成するプロセスが必要とされてきた。これは、信号配線には用いない配線層を１層形成することを意味し、ＬＳＩチップの製造時間、製造コストを増大させる要因となっている。
さらに、これまでのＬＳＩチップとパッケージの接続は、次のように行われていた。例えば、金属ワイヤを熱及びマイクロ波で活性化させた状態でパッド上に機械的圧力で接続するボンディング方式や、ＬＳＩパッド上に形成されたバンプを表面実装用パッケージ上に配置し表面活性化させた状態で熱処理を行う方式が採用されてきた。これらの方式では、低誘電率膜は、従来の絶縁膜であるＳｉＯ２膜と比べて機械的強度（例えば、ヤング率、破壊に至る応力値）が著しく低いことから、ＬＳＩチップとパッケージの配線プロセスでの機械的ストレスや熱ストレスにより破壊されるおそれがある。その結果、層間膜にクラックが生じたり層間膜が剥がれたりする原因となり、歩留まり低下や長期信頼性劣化を引き起こし問題となっている。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
米国特許6,335,104 B1号明細書 特許第3478804号公報
本発明は、半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制することが可能な半導体装置及びその製造方法を提供する。
本発明の第１の視点による半導体装置は、第１のパッドを有する第１の半導体チップと、前記第１のパッドと対向する第２のパッドを有する貼り合わせ体と、前記第１及び第２のパッドにそれぞれ直接接し、無電解メッキ法により形成された高融点金属層とを具備する。
本発明の第２の視点による半導体装置は、第１のパッドを有するパッケージと、前記パッケージ上に配置され、第２のパッドを有する半導体チップと、前記第２のパッドに直接接し、無電解メッキ法により形成された高融点金属層と、前記高融点金属層と前記第１のパッドとを接続するボンディングワイヤとを具備する。
本発明の第３の視点による半導体装置の製造方法は、第１のパッドを有する第１の半導体チップと第２のパッドを有する貼り合わせ体とを前記第１及び第２のパッドを対向させて固定する工程と、無電解メッキ法により前記第１及び第２のパッドの露出面から高融点金属層を成長させ、前記第１及び第２のパッドを接続する工程とを具備する。
本発明の第４の視点による半導体装置の製造方法は、第１のパッドを有するパッケージ上に第２のパッドを有する半導体チップを配置する工程と、ボンディングワイヤの一端を前記第１のパッドに接続し、前記ボンディングワイヤの他端を前記第２のパッド上に配置する工程と、無電解メッキ法により前記第２のパッド及び前記ボンディングワイヤの前記他端から高融点金属層を成長させる工程とを具備する。
本発明によれば、半導体チップと貼り合わせ体とが接続された半導体装置において、製造時間及び製造コストの低減を図るとともに、歩留まりの低下及び信頼性の劣化を抑制することが可能な半導体装置及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１の実施形態］
第１の実施形態は、表面実装方式のＬＳＩチップ（半導体チップ）とパッケージの接続において、無電解メッキ法により、ＬＳＩチップ及びパッケージの双方のＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する例である。
図１（ａ）は、本発明の第１の実施形態に係るＬＳＩチップとパッケージが接続された半導体装置の概略的な断面図を示す。図１（ｂ）は、図１（ａ）におけるＬＳＩチップとパッケージの接続部分の拡大図を示す。以下に、第１の実施形態に係る半導体装置について説明する。
図１（ａ）及び（ｂ）に示すように、ＬＳＩチップ１０の最上層配線であるパッド１３とパッケージ２０の最上層配線であるパッド２３とを対向させ、無電解メッキ法によりＬＳＩチップ１０とパッケージ２０とが高融点金属層１５，２５で電気的に接続されている。
パッド１３，２３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，２５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，２５は、パッド１３，２３にそれぞれ直接接している。但し、ＬＳＩチップ１０とパッケージ２０の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４とパッケージ２０のパッシベーション膜２４とは直接接していない。尚、パッシベーション膜１４，２４が直接接するように、ＬＳＩチップ１０とパッケージ２０を接続することも可能である。また、ＬＳＩチップ１０のパッシベーション膜１４とパッケージ２０のパッシベーション膜２４とが直接接していない場合に、隙間１０１にアンダーフィル樹脂を充填してＬＳＩチップ１０とパッケージ２０との接合強度を高めてもよい。
ＬＳＩチップ１０及びパッケージ２０の接続部の構造は、ＬＳＩチップ１０及びパッケージ２０の双方から高融点金属層１５，２５が成長してくるため、この高融点金属層１５，２５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，２５の幅を均一化したり、高融点金属層１５，２５の中央の幅Ｗを膨らませたりすることも可能である。
ＬＳＩチップ１０の構造は、次のようになっている。半導体基板（例えばシリコン基板）１１上に層間絶縁膜１２が設けられ、この層間絶縁膜１２上にパッシベーション膜１４が設けられている。ここで、層間絶縁膜１２は、ＳｉＮ膜１２ａ、ｄ−ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜１２ｂを含んで構成され、パッシベーション膜１４は、ＳｉＮ膜１４ａ，１４ｃ、ｄ−ＴＥＯＳ膜１４ｂを含んで構成される。層間絶縁膜１２内には例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ等からなるバリアメタル膜１６を介してパッド１３が形成されており、このパッド１３の表面はパッシベーション膜１４で覆われずに露出されている。パッド１３の露出面には、無電解メッキ法により選択成長された高融点金属層１５が直接接している。尚、パッド１３は、ＬＳＩチップ１０内の配線や半導体素子（図示せず）等に電気的に接続されている。
パッケージ２０の構造は、次のようになっている。パッケージ基板２１上にパッシベーション膜２４が設けられ、パッケージ基板２１内にパッド２３が形成されている。このパッド２３の表面はパッシベーション膜２４で覆われずに露出されており、このパッド２３の露出面には、無電解メッキ法により選択成長された高融点金属層２５が直接接している。尚、パッド２３は、パッケージ２０の外部端子（図示せず）等に電気的に接続されている。
高融点金属層１５，２５の材料としては、例えば、コバルト（Ｃｏ）と、タングステン（Ｗ）、ボロン（Ｂ）、リン（Ｐ）のうちいずれか１種類以上とを含む金属があげられ、具体例としては、ＣｏＷＢ、ＣｏＷＰ、ＣｏＷＰＢ、ＣｏＰ、ＣｏＢ、ＣｏＰＢ等があげられる。尚、ここでは、高融点金属とは、多層プロセスでは使用できない温度に融点がある金属、すなわち、例えば５００℃以上の融点を有する金属のことをいう。
ＬＳＩチップ１０及びパッケージ２０内の例えば層間絶縁膜１２やパッシベーション膜１４，２４は、低誘電率膜（Ｌｏｗ−ｋ膜）、超低誘電率膜（ＵＬｏｗ−ｋ膜）を含んでもよい。ここで、低誘電率膜とは、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜するシリコン酸化膜の誘電率（約４．０〜４．５）より誘電率が低い膜をいい、比誘電率が例えば２．５〜３．８程度の膜を意味する。超低誘電率膜とは、低誘電率膜よりも多孔質（ポーラス）化が図られ、比誘電率が３．０以下の多孔質を有する膜を意味する。低誘電率膜としては、例えば、ＳｉＯＣ、有機ポリマー絶縁膜、ＳｉＯＦ等があげられる。超低誘電率膜としては、例えば、ポーラスＳｉＯＣ、ポーラス有機ポリマー絶縁膜、ポーラスＳｉＯＦ等があげられる。尚、超低誘電率膜は、多孔質を有するため、低誘電率膜よりも機械的強度が低い膜である。
図２は、本発明の第１の実施形態に係る高融点金属の無電解メッキ法を用いたＬＳＩとパッケージの接続フロー図を示す。図３（ａ）乃至図３（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程の概略的な断面図を示す。以下に、第１の実施形態に係る半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、ＬＳＩチップ１０、パッケージ２０がそれぞれ形成される。
ここで、ＬＳＩチップ１０は、例えば次のように形成される。半導体基板１１上に層間絶縁膜１２が形成され、この層間絶縁膜１２内にＣｕからなるパッド１３が形成される。パッド１３及び層間絶縁膜１２上に例えば酸化膜からなるパッシベーション膜１４が形成され、パッド１３が露出するようにパッシベーション膜１４の一部がＲＩＥ（Reactive Ion Etching）で除去される。このようにＣｕパッド１３の表面前処理が行われた後（ＳＴ１）、これに用いた前処理剤が除去される（ＳＴ２）。
同様に、パッケージ２０は、例えば次のように形成される。パッケージ基板２１内にＣｕからなるパッド２３が形成される。パッド２３及びパッケージ基板２１上に例えば酸化膜からなるパッシベーション膜２４が形成され、パッド２３が露出するようにパッシベーション膜２４の一部がＲＩＥで除去される。このようにＣｕパッド２３の表面前処理が行われた後（ＳＴ１）、これに用いた前処理剤が除去される（ＳＴ２）。
次に、パッケージ２０をＬＳＩチップ１０の下方に配置し、ＬＳＩチップ１０のパッド１３の露出面をパッケージ２０側に向けることで、ＬＳＩチップ１０のパッド１３とパッケージ２０のパッド２３とを向き合わせる。この状態で、位置合わせ及び距離合わせが行われた後、ＬＳＩチップ１０及びパッケージ２０が固定される（ＳＴ３）。
次に、図３（ｂ）に示すように、ＬＳＩチップ１０及びパッケージ２０がメッキ槽１００へ搬送される（ＳＴ４）。そして、無電解メッキ処理が施される（ＳＴ５）。これにより、ＬＳＩチップ１０及びパッケージ２０のパッド１３，２３の各露出面から、高融点金属層１５，２５が成長する。この時、高融点金属層１５，２５は、パッド１３，２３の表面だけに選択的に成長するため、配線間のショート等は発生しない。
次に、図３（ｃ）に示すように、高融点金属層１５，２５が十分に成長して互いに接続した後、ＬＳＩチップ１０及びパッケージ２０がメッキ槽１００から引き上げられる。その後、メッキ後処理が行われ（ＳＴ６）、これに用いた後処理剤（残留液等）が除去される（ＳＴ７）。そして、乾燥が行われ（ＳＴ８）、半導体装置が完成となる。
上記第１の実施形態によれば、金属上に選択成長が可能な高融点金属の無電解メッキ成膜法を用いて、ＬＳＩチップ１０及びパッケージ２０の接続を行う。この無電解メッキ法ではＣｕ上に高融点金属を直接成膜することが可能なため、パッド１３，２３としてＣｕ配線を用いた場合であっても、従来のようなＣｕ配線上にＡｌ膜を形成する工程を削減できる。従って、従来よりも、半導体装置の製造時間及び製造コストを低減することが可能となる。
さらに、第１の実施形態では、無電解メッキ成長により、ＬＳＩチップ１０及びパッケージ２０の導通確保を行う。従って、従来のようなＬＳＩパッドにワイヤを接続する際に発生する機械的ストレスを無くすことができる。このため、機械的強度の低い超低誘電率膜を層間絶縁膜等に使用しても、低誘電率膜へのダメージを抑制することができる。従って、低誘電率膜の破壊による歩留まり低下及び信頼性の劣化を抑制することが可能となる。さらに、低誘電率膜を用いることで、ＬＳＩの低抵抗化が図れ、素子の高速化が実現できる。
また、従来の表面実装方式では、例えば１８０℃〜２５０℃の熱処理工程がある。これに対し、第１の実施形態によれば、無電解メッキ法により、ＬＳＩチップ１０及びパッケージ２０の双方のパッド１３，２３から高融点金属が成長してくるため、低温下（例えば１００℃以下）での成膜が可能である。従って、従来と比べて、ＬＳＩ配線及び層間絶縁膜等にかかる熱ストレスを抑えることができる。
また、従来の表面実装方式におけるＬＳＩチップ及びパッケージの接続部では、接続用のバンプの中央が等方的に広がり最も幅広に形成される。これに対し、第１の実施形態によれば、ＬＳＩチップ１０及びパッケージ２０の接続部の構造は、ＬＳＩチップ１０及びパッケージ２０の双方から高融点金属が成長してくるため、接続部の高融点金属層１５，２５の中央の幅Ｗを最も狭くすることができる。従って、従来と比べて、パッド１３，２３のピッチを狭くすることができる。
［第２の実施形態］
第２の実施形態は、ＬＳＩスタックプロセスの配線構造の例である。つまり、第２の実施形態では、表面実装方式のＬＳＩチップ同士の接続において、無電解メッキ法により、両方のＬＳＩチップのＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する。
図４は、本発明の第２の実施形態に係るＬＳＩチップ同士が接続された半導体装置の概略的な断面図を示す。以下に、第２の実施形態に係る半導体装置について説明する。
図４に示すように、ＬＳＩチップ１０の最上層配線であるパッド１３とＬＳＩチップ３０の最上層配線であるパッド３３とを対向させ、無電解メッキ法によりＬＳＩチップ１０，３０が高融点金属層１５，３５で電気的に接続されている。
パッド１３，３３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，３５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，３５は、パッド１３，３３にそれぞれ直接接している。但し、ＬＳＩチップ１０，３０間の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４とＬＳＩチップ３０のパッシベーション膜３４とは直接接していない。尚、パッシベーション膜１４，３４が直接接するように、ＬＳＩチップ１０，３０同士を接続することも可能である。
ＬＳＩチップ１０，３０の接続部の構造は、ＬＳＩチップ１０，３０の双方から高融点金属層１５，３５が成長してくるため、この高融点金属層１５，３５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，３５の幅を均一化したり、高融点金属層１５，３５の中央の幅Ｗを膨らませたりすることも可能である。
尚、ＬＳＩチップ３０は、ＬＳＩチップ１０と同様の構造であるが、異なる構造であっても勿論よい。また、高融点金属層１５，３５、層間絶縁膜１２，３２、パッシベーション膜１４，３４の材料等は、上記第１の実施形態と同様の材料を用いることができる。さらに、第２の実施形態の半導体装置の製造方法は、第１の実施形態と同様、メッキ槽１００で高融点金属を選択成長させて、ＬＳＩチップ１０，３０の導通を確保する。
上記第２の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０，３０同士の接続を行う。これにより、上記第１の実施形態と同様の効果を得ることができる。
また、従来のＬＳＩスタックは、ＬＳＩチップを一度フィルムパッケージにして表面実装したものを熱圧着する方式や、大きさの違うチップをワイヤボンディングで接続する方式が採られている。これに対し、第２の実施形態では、一度パッケージに接続した後にスタックする構造よりも実装面積を縮小できる他、同じサイズのＬＳＩチップもスペーサーダミーＬＳＩを挿入すること無しに接続することが可能である。ここで、スペーサーダミーＬＳＩとは、上層ＬＳＩと下層ＬＳＩとの間に挿入された機能を持たないＳｉチップのことである。このスペーサーダミーＬＳＩは、下層ＬＳＩのボンディングワイヤが上層ＬＳＩと接触する不具合を防止するために、ＬＳＩ間のスペースを確保することを目的とする。
［第３の実施形態］
第３の実施形態は、多層貼り合わせプロセスの配線構造の例である。つまり、第３の実施形態では、ＬＳＩチップと多層配線層との接続において、無電解メッキ法により、ＬＳＩチップと多層配線層の双方のＣｕ配線から高融点金属をそれぞれ成長させて導通を確保する。
図５は、本発明の第３の実施形態に係るＬＳＩチップと多層配線層とが接続された半導体装置の概略的な断面図を示す。以下に、第３の実施形態に係る半導体装置について説明する。
図５に示すように、ＬＳＩチップ１０のパッド１３と多層配線層４０のパッド４３とを対向させ、無電解メッキ法によりＬＳＩチップ１０と多層配線層４０が高融点金属層１５，４５で電気的に接続されている。
パッド１３，４３は例えばＣｕからなるが、無電解メッキ法を用いることでＣｕ上に高融点金属層１５，４５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５，４５は、パッド１３，４３にそれぞれ直接接している。但し、ＬＳＩチップ１０と多層配線層４０の接続部以外には隙間１０１が存在し、ＬＳＩチップ１０のパッシベーション膜１４と多層配線層４０のパッシベーション膜４４とは直接接していない。尚、パッシベーション膜１４，４４が直接接するように、ＬＳＩチップ１０と多層配線層４０を接続することも可能である。
ＬＳＩチップ１０及び多層配線層４０の接続部の構造は、ＬＳＩチップ１０及び多層配線層４０の双方から高融点金属層１５，４５が成長してくるため、この高融点金属層１５，４５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５，４５の幅を均一化したり、高融点金属層１５，４５の中央の幅Ｗを膨らませたりすることも可能である。
多層配線層４０の構造は、次のようになっている。多層配線層４０の第１の面には、Ｃｕからなるパッド４３が設けられている。このパッド４３は層間絶縁膜４６内に設けられ、パッド４３の表面はパッシベーション膜４４で覆われずに露出されている。このパッド４３の露出面には、高融点金属層４５が無電解メッキ法により形成されている。一方、多層配線層４０の第２の面には、Ａｌからなるパッド４９が設けられている。このパッド４９は層間絶縁膜４７内に設けられ、パッド４９の表面はパッシベーション膜４８で覆われずに露出されている。ここで、パッド４９は、例えばボンディング用のパッドとして使用される。
尚、高融点金属層１５，４５、層間絶縁膜１２，４６，４７、パッシベーション膜１４，４４，４８の材料等は、上記第１の実施形態と同様の材料を用いることができる。さらに、第３の実施形態の半導体装置の製造方法は、第１の実施形態と同様、メッキ槽１０１で高融点金属を選択成長させて、ＬＳＩチップ１０及び多層配線層４０の導通を確保する。
上記第３の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０及び多層配線層４０の接続を行う。これにより、第１の実施形態と同様の効果を得ることができる。
また、多層貼り付けプロセスでは、低誘電率膜を使用した層を多層配線により接続することが望まれるが、第３の実施形態によれば、高融点金属の無電解メッキ法を用いることで、機械的ストレスに弱い低誘電率膜を用いることができる。
［第４の実施形態］
第４の実施形態は、ワイヤボンディングによる配線構造の例である。つまり、第４の実施形態では、ＬＳＩチップとパッケージとのワイヤボンディング接続において、無電解メッキ法により、ＬＳＩチップのＣｕ配線から高融点金属を成長させて導通を確保する。
図６は、本発明の第４の実施形態に係るＬＳＩチップとパッケージとがボンディングワイヤで接続された半導体装置の概略的な断面図を示す。以下に、第４の実施形態に係る半導体装置について説明する。
図６に示すように、ＬＳＩチップ１０がマウント材５１を介してパッケージ２０上に配置され、ＬＳＩチップ１０の最上層配線であるパッド１３とパッケージ２０のパッド２３とがボンディングワイヤ５２で接続されている。このボンディングワイヤ５２の一端は、無電解メッキ法により選択成長した高融点金属層１５を介してＬＳＩチップ１０のパッド１３に接続され、ボンディングワイヤ５２の他端はパッケージ２０のパッド２３に直接接続されている。
パッド１３は例えばＣｕからなるが、無電解メッキによりＣｕ上に高融点金属層１５を直接成膜することが可能なため、従来のようにＣｕ上にＡｌを設ける必要はない。従って、高融点金属層１５は、パッド１３に直接接している。
ＬＳＩチップ１０及びボンディングワイヤ５２の接続部の構造は、パッド１３及びボンディングワイヤ５２の双方から高融点金属層１５が成長してくるため、この高融点金属層１５の中央の幅Ｗが最も狭くなっている。尚、無電解メッキ処理の時間等を調整することで、高融点金属層１５の幅を均一化したり、高融点金属層１５の中央の幅Ｗを膨らませたりすることも可能である。
尚、ＬＳＩチップ１０は、第１の実施形態と同様の構造である。また、高融点金属層１５、層間絶縁膜１２、パッシベーション膜１４の材料等は、上記第１の実施形態と同様の材料を用いることができる。ボンディングワイヤ５２の材料としては、例えば、Ａｕ、Ａｌ、Ｃｕ等があげられる。
次に、第４の実施形態に係る半導体装置の製造方法について説明する。まず、第１の実施形態と同様、ＬＳＩチップ１０、パッケージ２０がそれぞれ形成される。次に、ＬＳＩチップ１０がマウント材５１を介してパッケージ２０上に配置される。次に、パッケージ２０のパッド２３上にボンディングワイヤ５２を接続した後、ボンディングワイヤ５２の他端をＬＳＩチップ１０のパッド１３上で切断する。次に、ＬＳＩチップ１０及びパッケージ２０がメッキ槽へ搬送される。そして、無電解メッキ処理が施される。これにより、ＬＳＩチップ１０のパッド１３の露出面及びパッド１３側のボンディングワイヤ５２の端部から、高融点金属層１５が成長する。この高融点金属層１５が十分に成長して互いに接続した後、ＬＳＩチップ１０及びパッケージ２０がメッキ槽から引き上げられる。その後、メッキ後処理が行われ、これに用いた後処理剤（残留液等）が除去される。そして、乾燥が行われ、半導体装置が完成となる。
上記第４の実施形態によれば、高融点金属の無電解メッキ法を用いて、ＬＳＩチップ１０とパッケージ２０の接続を行う。これにより、上記第１の実施形態と同様の効果を得ることができる。
また、第４の実施形態によれば、従来のワイヤボンディングプロセスで発生していたＬＳＩチップ１０のパッド１３上への機械的ストレスを無くすことができる。このため、ＬＳＩの高機能化のために使用される超低誘電率膜へのダメージ削減につながる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、各実施形態で用いるＣｕからなるパッドは、Ｃｕを主成分（全体の５０ａｔ％以上）とする金属であればよい。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
図１（ａ）は、本発明の第１の実施形態に係るＬＳＩチップとパッケージが接続された半導体装置の概略的な断面図、図１（ｂ）は、図１（ａ）におけるＬＳＩチップとパッケージの接続部分の拡大図。 本発明の第１の実施形態に係る高融点金属の無電解メッキ法を用いたＬＳＩとパッケージの接続フロー図。 図３（ａ）乃至図３（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造工程の概略的な断面図。 本発明の第２の実施形態に係るＬＳＩチップ同士が接続された半導体装置の概略的な断面図。 本発明の第３の実施形態に係るＬＳＩチップと多層配線層とが接続された半導体装置の概略的な断面図。 本発明の第４の実施形態に係るＬＳＩチップとパッケージとボンディングワイヤで接続された半導体装置の概略的な断面図。
符号の説明
１０，３０…ＬＳＩチップ、１１，３１…半導体基板、１２，３２，４６，４７…絶縁膜、１３，２３，３３，４３…パッド、１４，２４，３４，４４，４８…パッシベーション膜、１５，２５，３５，４５…高融点金属層、１６…バリアメタル膜、２０…パッケージ、２１…パッケージ基板、４０…多層配線層、４９…パッド、５１…マウント材、５２…ボンディングワイヤ、１００…メッキ槽、１０１…隙間。

Claims (5)

  1. 第１のパッドを有する第１の半導体チップと、
    前記第１のパッドと対向する第２のパッドを有する貼り合わせ体と、
    前記第１及び第２のパッドにそれぞれ直接接し、無電解メッキ法により形成された高融点金属層と
    を具備することを特徴とする半導体装置。
  2. 第１のパッドを有するパッケージと、
    前記パッケージ上に配置され、第２のパッドを有する半導体チップと、
    前記第２のパッドに直接接し、無電解メッキ法により形成された高融点金属層と、
    前記高融点金属層と前記第１のパッドとを接続するボンディングワイヤと
    を具備することを特徴とする半導体装置。
  3. 第１のパッドを有する第１の半導体チップと第２のパッドを有する貼り合わせ体とを前記第１及び第２のパッドを対向させて固定する工程と、
    無電解メッキ法により前記第１及び第２のパッドの露出面から高融点金属層を成長させ、前記第１及び第２のパッドを接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
  4. 第１のパッドを有するパッケージ上に第２のパッドを有する半導体チップを配置する工程と、
    ボンディングワイヤの一端を前記第１のパッドに接続し、前記ボンディングワイヤの他端を前記第２のパッド上に配置する工程と、
    無電解メッキ法により前記第２のパッド及び前記ボンディングワイヤの前記他端から高融点金属層を成長させる工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記高融点金属層は、Ｃｏと、Ｗ、Ｂ、Ｐのうち少なくとも一つとを含有することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
JP2006130339A 2006-05-09 2006-05-09 半導体装置及びその製造方法 Withdrawn JP2007305667A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006130339A JP2007305667A (ja) 2006-05-09 2006-05-09 半導体装置及びその製造方法
US11/456,278 US20070262468A1 (en) 2006-05-09 2006-07-10 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130339A JP2007305667A (ja) 2006-05-09 2006-05-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007305667A true JP2007305667A (ja) 2007-11-22

Family

ID=38684370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130339A Withdrawn JP2007305667A (ja) 2006-05-09 2006-05-09 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20070262468A1 (ja)
JP (1) JP2007305667A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015526899A (ja) * 2012-07-16 2015-09-10 マイクロン テクノロジー， インク． ピラーオンパッド相互接続構造、半導体ダイスおよび当該相互接続構造を含むダイアセンブリ、ならびに関連する方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008060862B4 (de) * 2008-12-09 2010-10-28 Werthschützky, Roland, Prof. Dr.-Ing.habil. Verfahren zur miniaturisierbaren Kontaktierung isolierter Drähte
US8482132B2 (en) * 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
US9117772B2 (en) * 2012-06-19 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding package components through plating
US9398700B2 (en) * 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
CN104051337B (zh) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US10229901B2 (en) * 2016-06-27 2019-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion interconnections for semiconductor devices and methods of manufacture thereof
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11501979B1 (en) * 2021-06-17 2022-11-15 Infineon Technologies Austria Ag Semiconductor device and method of producing a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US6393183B1 (en) * 1998-08-13 2002-05-21 Eugene Robert Worley Opto-coupler device for packaging optically coupled integrated circuits
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7786572B2 (en) * 2005-09-13 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System in package (SIP) structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015526899A (ja) * 2012-07-16 2015-09-10 マイクロン テクノロジー， インク． ピラーオンパッド相互接続構造、半導体ダイスおよび当該相互接続構造を含むダイアセンブリ、ならびに関連する方法

Also Published As

Publication number Publication date
US20070262468A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
JP2007305667A (ja) 半導体装置及びその製造方法
KR101596072B1 (ko) 반도체 장치 및 그 제조 방법
US8871636B2 (en) Fluorine depleted adhesion layer for metal interconnect structure
CN101719484B (zh) 具有再分布线的tsv的背连接
JP2002203925A (ja) 外部接続端子及び半導体装置
CN108417550B (zh) 半导体装置及其制造方法
JP2009147218A (ja) 半導体装置とその製造方法
JP2001326326A (ja) 半導体装置及びその製造方法
JP2000100847A (ja) 半導体装置及びその製造方法
WO2012167027A2 (en) Protective layer for protecting tsv tips during thermo-compressive bonding
US7485949B2 (en) Semiconductor device
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US7855438B2 (en) Deep via construction for a semiconductor device
US7956460B2 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
TW201239987A (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer
TWI479617B (zh) 半導體結構及其製造方法
KR101023080B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
TW584933B (en) Interconnect structure and method for manufacturing the same
JP2003324103A (ja) 半導体装置
JP2004296499A (ja) 半導体装置及びその製造方法
JP2004172161A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804