JPH0483353A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0483353A JPH0483353A JP19703390A JP19703390A JPH0483353A JP H0483353 A JPH0483353 A JP H0483353A JP 19703390 A JP19703390 A JP 19703390A JP 19703390 A JP19703390 A JP 19703390A JP H0483353 A JPH0483353 A JP H0483353A
- Authority
- JP
- Japan
- Prior art keywords
- heat block
- chip
- solder bumps
- mounting board
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910000679 solder Inorganic materials 0.000 claims abstract description 75
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000000155 melt Substances 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特にフリップチ
ップ（Ｆｌｉｐ Ｃｈｉｐ） 方式により実装される
半導体集積回路装置に適用して有効な技術に関するもの
である。
ップ（Ｆｌｉｐ Ｃｈｉｐ） 方式により実装される
半導体集積回路装置に適用して有効な技術に関するもの
である。
近年、ゲートアレイやマイクロコンピユータなどの論理
ＬＳＩは、その多機能化、高密度化に伴って外部端子（
入出力ピン）の数が急速に増大している。そのため、半
導体チップのポンディングバットにワイヤをボンディン
グして外部との接続を行うワイヤボンディング方式が限
界に達し、これに代わって、チップ上に半田で構成した
バンプ電極（半田バンプ）を形成し、この半田バンプを
介してチップを実装基板上にフェイスダウンボンディン
グするフリップチップ方式が注目されている。上δ己フ
リップチップ方式は、チップの周辺部のみならず中央部
にも端子を設けることができるので、チップの多ピン化
を促進することができ、かつチップ内部の配線長を短く
することができるので、論理ＬＳＩの高速化を促進する
ことができるという利点がある。
ＬＳＩは、その多機能化、高密度化に伴って外部端子（
入出力ピン）の数が急速に増大している。そのため、半
導体チップのポンディングバットにワイヤをボンディン
グして外部との接続を行うワイヤボンディング方式が限
界に達し、これに代わって、チップ上に半田で構成した
バンプ電極（半田バンプ）を形成し、この半田バンプを
介してチップを実装基板上にフェイスダウンボンディン
グするフリップチップ方式が注目されている。上δ己フ
リップチップ方式は、チップの周辺部のみならず中央部
にも端子を設けることができるので、チップの多ピン化
を促進することができ、かつチップ内部の配線長を短く
することができるので、論理ＬＳＩの高速化を促進する
ことができるという利点がある。
従来、半田バンプを介してチップを実装基板上にフェイ
スダウンボンディングする方法は、「１９８８年イー・
イー・シー（ＥＥＣ）学会論文」Ｐ３３５〜Ｐ３４１な
どに記載されているように、チップの主面に半田バンプ
を形成した後、チップマウント装置を用いて上記半田バ
ンプを実装基板の主面の電極上に位置決めし、次いでチ
ップの背面（上面）にヒートブロックを押圧して適度の
荷重を印加しながら半田バンプを加熱、溶融するという
ものであった。
スダウンボンディングする方法は、「１９８８年イー・
イー・シー（ＥＥＣ）学会論文」Ｐ３３５〜Ｐ３４１な
どに記載されているように、チップの主面に半田バンプ
を形成した後、チップマウント装置を用いて上記半田バ
ンプを実装基板の主面の電極上に位置決めし、次いでチ
ップの背面（上面）にヒートブロックを押圧して適度の
荷重を印加しながら半田バンプを加熱、溶融するという
ものであった。
しかしながら、上記従来技術は加熱の均一性、加熱時に
おける半田バンプ表面の酸化防止などについての配慮が
不充分であり、半田バンプの接続信頼性や接続寿命に問
題があった。
おける半田バンプ表面の酸化防止などについての配慮が
不充分であり、半田バンプの接続信頼性や接続寿命に問
題があった。
すなわち、チップの上方から半田バンプを加熱、溶融す
る上記方法は、熱が低温の基板側に逃げ易いため、半田
バンプを均一に加熱することが難しく、基板の電極表面
での半田の濡れ性が低下するという欠点がある。しかも
、溶融時の半田バンプにはヒートブロックの荷重が印加
されるため、半田バンプが潰れ易いという欠点もある。
る上記方法は、熱が低温の基板側に逃げ易いため、半田
バンプを均一に加熱することが難しく、基板の電極表面
での半田の濡れ性が低下するという欠点がある。しかも
、溶融時の半田バンプにはヒートブロックの荷重が印加
されるため、半田バンプが潰れ易いという欠点もある。
また、上記従来技術は、大気中で窒素ガスを吹き付けな
がら半田バンプを加熱、溶融するため、半田バンプの表
面に酸化被膜ができるのを充分に防止することができな
かった。
がら半田バンプを加熱、溶融するため、半田バンプの表
面に酸化被膜ができるのを充分に防止することができな
かった。
本発明は、上記した課題に着目してなされたものであり
、その目的は、半田バンプの接続信頼性や接続寿命を向
上させることのできる技術を提供することにある。
、その目的は、半田バンプの接続信頼性や接続寿命を向
上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
Ｃ１）、実装基板の主面に半田バンプを介して半導体チ
ップをフェイスダウンボンディングする際、半田バンプ
を形成した半導体チップを実装基板の主面に位置決めし
、実装基板に第一のヒートブロックを当接して実装基板
を予備加熱した後、半導体チップの背面近傍に第二のヒ
ートブロックを配置し、その輻射熱によって半田バンプ
を加熱、溶融する。
ップをフェイスダウンボンディングする際、半田バンプ
を形成した半導体チップを実装基板の主面に位置決めし
、実装基板に第一のヒートブロックを当接して実装基板
を予備加熱した後、半導体チップの背面近傍に第二のヒ
ートブロックを配置し、その輻射熱によって半田バンプ
を加熱、溶融する。
（２）、上記実装基板に第一のヒートブロックを当接し
て実装基板を予備加熱する工程と、上記半導体チップの
背面近傍に第二のヒートブロックを配置してその輻射熱
で半田バンプを加熱、溶融する工程との間に、第二のヒ
ートブロックを半導体チップの背面に押圧してチップに
適度の荷重を印加する工程を付加する。
て実装基板を予備加熱する工程と、上記半導体チップの
背面近傍に第二のヒートブロックを配置してその輻射熱
で半田バンプを加熱、溶融する工程との間に、第二のヒ
ートブロックを半導体チップの背面に押圧してチップに
適度の荷重を印加する工程を付加する。
（３）、上記半田バンプを加熱、溶融する際の雰囲気は
、酸素濃度および水分濃度がいずれも０．１ ｐ ｐｍ
以下となるような不活性ガス雰囲気とする。
、酸素濃度および水分濃度がいずれも０．１ ｐ ｐｍ
以下となるような不活性ガス雰囲気とする。
上記した手段（１）によれば、半田バンプをチップの上
方から加熱する工程に先立って、実装基板を予備加熱し
ておくので、半田バンプを均一に加熱することができる
。また、溶融時の半田バンプにヒートブロックの荷重を
印加しないので、半田バンプが潰れることもない。
方から加熱する工程に先立って、実装基板を予備加熱し
ておくので、半田バンプを均一に加熱することができる
。また、溶融時の半田バンプにヒートブロックの荷重を
印加しないので、半田バンプが潰れることもない。
上記した手段（２）によれば、半田バンプを溶融する工
程に先立って、チップ上に適度の荷重を印加することに
より□、半田バンプの直径がばらついていたり、実装基
板の主面に反りがあったりした場合でも、全ての半田バ
ンプを電極と密着させることができるので、半田バンプ
を電極とが断線する不良を確実に回避することができる
。
程に先立って、チップ上に適度の荷重を印加することに
より□、半田バンプの直径がばらついていたり、実装基
板の主面に反りがあったりした場合でも、全ての半田バ
ンプを電極と密着させることができるので、半田バンプ
を電極とが断線する不良を確実に回避することができる
。
上記した手段（３）によれば、半田の表面に酸化被膜を
形成する原因となる酸素や、酸化被膜の形成を促進する
水分が殆ど含有されていない雰囲気中で半田バンプを加
熱、溶融するので、半田バンプの表面に酸化被膜が形成
されることはない。
形成する原因となる酸素や、酸化被膜の形成を促進する
水分が殆ど含有されていない雰囲気中で半田バンプを加
熱、溶融するので、半田バンプの表面に酸化被膜が形成
されることはない。
本実施例による半導体チップの実装方法を第１図〜第４
図を用いて説明する。
図を用いて説明する。
まず第１図に示すように、多数の半田バンプ１を形成し
たチップ２の主面を下方に向け、上記半田バンプ１を実
装基板３の主面の電極４上に正確に位置決めする。この
位置決めは、チップマウント装置などの機械を用いて行
う。上記半田バンプ１は、例えば３〜４重量％程度のＳ
ｎを含有するＰ ｂ ／ Ｓ ｎ合金からなり、その溶
融温度は３２０〜３３０℃程度である。半田バンプ１は
、例えば半田蒸着法およびリフトオフ法を用いてチップ
２の主面の電極パッド上に形成される。上転実装基板３
は、ムライトなどのセラミックからなり、その内層には
、例えばＷ（タングステン）からなる内部配線５が形成
されている。実装基板３の主面の電極３は、上記内部配
線５と同じＷからなり、その表面には、Ｎｉ （下層
）およびＡｕ（上層）のメツキが施されている。Ａｕの
メツキは、電極３表面での溶融半田の濡れ広がり性を向
上させるために施される。実装基板３の寸法は、縦×横
＝１０〜１４ＩＩＩＩＩＸｌＯ〜１４諏程度である。
たチップ２の主面を下方に向け、上記半田バンプ１を実
装基板３の主面の電極４上に正確に位置決めする。この
位置決めは、チップマウント装置などの機械を用いて行
う。上記半田バンプ１は、例えば３〜４重量％程度のＳ
ｎを含有するＰ ｂ ／ Ｓ ｎ合金からなり、その溶
融温度は３２０〜３３０℃程度である。半田バンプ１は
、例えば半田蒸着法およびリフトオフ法を用いてチップ
２の主面の電極パッド上に形成される。上転実装基板３
は、ムライトなどのセラミックからなり、その内層には
、例えばＷ（タングステン）からなる内部配線５が形成
されている。実装基板３の主面の電極３は、上記内部配
線５と同じＷからなり、その表面には、Ｎｉ （下層
）およびＡｕ（上層）のメツキが施されている。Ａｕの
メツキは、電極３表面での溶融半田の濡れ広がり性を向
上させるために施される。実装基板３の寸法は、縦×横
＝１０〜１４ＩＩＩＩＩＸｌＯ〜１４諏程度である。
次に、第２図に示すように、実装基板３を水平なステー
ジ６上に載せ、上方から実装基板３の主面に第一のヒー
トブロック７を当接して実装基板３を予備加熱する。実
装基板３の加熱温度は、半田バンプ１の溶融温度よりも
幾分低い温度とする。
ジ６上に載せ、上方から実装基板３の主面に第一のヒー
トブロック７を当接して実装基板３を予備加熱する。実
装基板３の加熱温度は、半田バンプ１の溶融温度よりも
幾分低い温度とする。
上記ステージ６は、１０％程度の水素ガスを含む窒素ガ
ス雰囲気を形成した処理室内に設置されている。また、
上記処理室内は、酸素濃度および水分濃度がいずれも０
．１ ｐ ｐ ｍ以下となるように調整されている。
ス雰囲気を形成した処理室内に設置されている。また、
上記処理室内は、酸素濃度および水分濃度がいずれも０
．１ ｐ ｐ ｍ以下となるように調整されている。
次に、第３図に示すように、第二のヒートブロック８を
上方からチップ２の背面に押圧し、チップ２に適度の荷
重（約５００ｇ／チップ）を印加するとともに、チップ
２を予備加熱する。加熱温度は、半田バンプ１の溶融温
度よりも幾分低い温度とする。このとき、チップ２の背
面に加わる荷重が過剰にならないようにするため、第一
のヒートブロック７に設けたストッパー９ａを使って第
二のヒートブロック８の高さを調整する。このように、
チップ２を予備加熱しながらその背面に適度の荷重を印
加すると、半田バンプ１が僅かに押し潰されるので、半
田バンプ１の直径がばらついていたり、実装基板３の主
面に反りがあったりして、一部の半田バンプ１と電極４
との間に僅かな隙間が生じていた場合でも、全ての半田
バンプ１が電極４と完全に密着するので、半田バンプ１
と電極４との断線不良を確実に回避することができる。
上方からチップ２の背面に押圧し、チップ２に適度の荷
重（約５００ｇ／チップ）を印加するとともに、チップ
２を予備加熱する。加熱温度は、半田バンプ１の溶融温
度よりも幾分低い温度とする。このとき、チップ２の背
面に加わる荷重が過剰にならないようにするため、第一
のヒートブロック７に設けたストッパー９ａを使って第
二のヒートブロック８の高さを調整する。このように、
チップ２を予備加熱しながらその背面に適度の荷重を印
加すると、半田バンプ１が僅かに押し潰されるので、半
田バンプ１の直径がばらついていたり、実装基板３の主
面に反りがあったりして、一部の半田バンプ１と電極４
との間に僅かな隙間が生じていた場合でも、全ての半田
バンプ１が電極４と完全に密着するので、半田バンプ１
と電極４との断線不良を確実に回避することができる。
次に、第４図に示すように、第二のヒートブロック８を
チップ２の背面から僅か（数十μｍ程度）に離した後、
その輻射熱によってチップ２を加熱する。このとき、チ
ップ２の背面と第二のヒートブロック８との間隔を一定
にするため、第一のヒートブロック７に設けたストッパ
ー９ｂを使って第二のヒートブロック８の高さを調整す
る。チップ２を加熱する温度は、半田バンプ１の溶融温
度よりも幾分高い温度（３４０〜３５０℃程度）とする
。またこのとき、実装基板３に当接している第一のヒー
トブロックの温度を上げて実装基板３を３４０〜３５０
℃程度に加熱する。このようにして、実装基板３の電極
４とチップ２との間に挟まれた半田バンプ１をチップ２
側と実装基板３側の両方向から加熱するすることにより
、半田バンプ１は均一に溶融し、その表面張力によって
自己整合で電極４上に濡れ広がる。このとき、半田バン
プ１にはヒートブロック８の荷重が印加されていないの
で、溶融した半田バンプ１が潰れる虞れはない。
チップ２の背面から僅か（数十μｍ程度）に離した後、
その輻射熱によってチップ２を加熱する。このとき、チ
ップ２の背面と第二のヒートブロック８との間隔を一定
にするため、第一のヒートブロック７に設けたストッパ
ー９ｂを使って第二のヒートブロック８の高さを調整す
る。チップ２を加熱する温度は、半田バンプ１の溶融温
度よりも幾分高い温度（３４０〜３５０℃程度）とする
。またこのとき、実装基板３に当接している第一のヒー
トブロックの温度を上げて実装基板３を３４０〜３５０
℃程度に加熱する。このようにして、実装基板３の電極
４とチップ２との間に挟まれた半田バンプ１をチップ２
側と実装基板３側の両方向から加熱するすることにより
、半田バンプ１は均一に溶融し、その表面張力によって
自己整合で電極４上に濡れ広がる。このとき、半田バン
プ１にはヒートブロック８の荷重が印加されていないの
で、溶融した半田バンプ１が潰れる虞れはない。
このようにして、半田バンプ１が適正な形状となるよう
に溶融した後、ヒートブロック７．８を実装基板３、チ
ップ２から遠ざけ、半田バンプ１を冷却、凝固すること
により、チップ２を実装基板３にフェイスダウンボンデ
ィングする工程が完了する。
に溶融した後、ヒートブロック７．８を実装基板３、チ
ップ２から遠ざけ、半田バンプ１を冷却、凝固すること
により、チップ２を実装基板３にフェイスダウンボンデ
ィングする工程が完了する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前託実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前託実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
（１）、実装基板の主面に半田バンブを介して半導体チ
ップをフェイスダウンボンディングする際、半田バンブ
を形成した半導体チップを実装基板の主面に位置決めし
、実装基板に第一のヒートブロックを当接して実装基板
を予備加熱した後、半導体チップの背面近傍に第二のヒ
ートブロックを配置し、その輻射熱によって半田バンブ
を加熱、溶融することにより、半田バンブを均一に加熱
することができ、かつ半田バンブの潰れを防止すること
ができる。
ップをフェイスダウンボンディングする際、半田バンブ
を形成した半導体チップを実装基板の主面に位置決めし
、実装基板に第一のヒートブロックを当接して実装基板
を予備加熱した後、半導体チップの背面近傍に第二のヒ
ートブロックを配置し、その輻射熱によって半田バンブ
を加熱、溶融することにより、半田バンブを均一に加熱
することができ、かつ半田バンブの潰れを防止すること
ができる。
Ｃ）、上記実装基板に第一のヒートブロックを当接して
実装基板を予備加熱する工程と、上記半導体チップの背
面近傍に第二のヒートブロックを配置してその輻射熱で
半田バンブを加熱、溶融する工程との間に、第二のヒー
トブロックを半導体チップの背面に押圧してチップに適
度の荷重を印加する工程を付加することにより、半田バ
ンブの直径のばらつきや、実装基板の主面の反りに起因
する半田バンブの断線不良を確実に回避することができ
る。
実装基板を予備加熱する工程と、上記半導体チップの背
面近傍に第二のヒートブロックを配置してその輻射熱で
半田バンブを加熱、溶融する工程との間に、第二のヒー
トブロックを半導体チップの背面に押圧してチップに適
度の荷重を印加する工程を付加することにより、半田バ
ンブの直径のばらつきや、実装基板の主面の反りに起因
する半田バンブの断線不良を確実に回避することができ
る。
（３）、酸素濃度および水分濃度がいずれも０、ｌｐｐ
ｍ以下となるような不活性ガス雰囲気で上記半田バンブ
を加熱、溶融することにより、半田バンブの表面に酸化
被膜が形成されるのを防止することができる。
ｍ以下となるような不活性ガス雰囲気で上記半田バンブ
を加熱、溶融することにより、半田バンブの表面に酸化
被膜が形成されるのを防止することができる。
（４）、上記（１）〜（３）により、半田バンブの接続
信頼性および接続寿命を向上させることができる。
信頼性および接続寿命を向上させることができる。
第１図乃至第４図は、本発明の一実施例である半導体集
積回路装置の製造方法を工程順に示す断面図である。 １・・・半田バンブ、２・・・半導体チップ、３・・・
実装基板、４・・・電極、５・・・内部配線、６・・・
ステージ、７．８・・・ヒートブロック、９ａ、９ｂ・
・・ストッパー 第１図 代理人 弁理士 筒 井 大 和 ３：冥裂曇砿
積回路装置の製造方法を工程順に示す断面図である。 １・・・半田バンブ、２・・・半導体チップ、３・・・
実装基板、４・・・電極、５・・・内部配線、６・・・
ステージ、７．８・・・ヒートブロック、９ａ、９ｂ・
・・ストッパー 第１図 代理人 弁理士 筒 井 大 和 ３：冥裂曇砿
Claims (1)
- 【特許請求の範囲】 １、実装基板の主面に半田バンプを介して半導体チップ
をフェイスダウンボンディングする工程を含む半導体集
積回路装置の製造方法であって、半田バンプを形成した
半導体チップを実装基板の主面に位置決めする工程、実
装基板に第一のヒートブロックを当接して実装基板を予
備加熱する工程および半導体チップの背面近傍に第二の
ヒートブロックを配置し、その輻射熱によって半田バン
プを加熱、溶融する工程を備えていることを特徴とする
半導体集積回路装置の製造方法。 ２、第一のヒートブロックを実装基板に当接して実装基
板を予備加熱する工程と、第二のヒートブロックを半導
体チップの背面近傍に配置し、その輻射熱によって半田
バンプを加熱、溶融する工程との間に、第二のヒートブ
ロックを半導体チップの背面に押圧して半導体チップに
適度の荷重を印加する工程を付加することを特徴とする
請求項１記載の半導体集積回路装置の製造方法。 ３、半田バンプを加熱、溶融する際の雰囲気は、酸素濃
度および水分濃度がいずれも０．１ｐｐｍ以下の不活性
ガス雰囲気であることを特徴とする請求項１記載の半導
体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19703390A JPH0483353A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19703390A JPH0483353A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0483353A true JPH0483353A (ja) | 1992-03-17 |
Family
ID=16367623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19703390A Pending JPH0483353A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0483353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368044A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | はんだボール付電子部品の組立方法及び電子部品 |
| JP2005285959A (ja) * | 2004-03-29 | 2005-10-13 | Tadahiro Omi | 雰囲気制御された接合装置、接合方法および電子装置 |
-
1990
- 1990-07-25 JP JP19703390A patent/JPH0483353A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368044A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | はんだボール付電子部品の組立方法及び電子部品 |
| JP4590783B2 (ja) * | 2001-06-13 | 2010-12-01 | パナソニック株式会社 | はんだボールの形成方法 |
| JP2005285959A (ja) * | 2004-03-29 | 2005-10-13 | Tadahiro Omi | 雰囲気制御された接合装置、接合方法および電子装置 |
| JP4532957B2 (ja) * | 2004-03-29 | 2010-08-25 | 財団法人国際科学振興財団 | 雰囲気制御された接合装置、接合方法および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793528B2 (ja) | ハンダ付け方法、ハンダ付け装置 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR100186752B1 (ko) | 반도체 칩 본딩방법 | |
| US7534715B2 (en) | Methods including fluxless chip attach processes | |
| JP3553300B2 (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2016058526A (ja) | 電子装置及び電子装置の製造方法 | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPH0483353A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02206138A (ja) | フリップチップ実装方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2004071648A (ja) | 半導体装置の製造方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH09246273A (ja) | バンプ構造 | |
| JPH06268201A (ja) | Ｃｃｂバンプの形成方法 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| JP2003124244A (ja) | 半導体装置の製造方法 | |
| JPH03291938A (ja) | 半導体装置のバンプ形成方法 | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 | |
| JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 |