JPH05136209A - フリツプチツプ実装構造 - Google Patents

フリツプチツプ実装構造

Info

Publication number
JPH05136209A
JPH05136209A JP32509491A JP32509491A JPH05136209A JP H05136209 A JPH05136209 A JP H05136209A JP 32509491 A JP32509491 A JP 32509491A JP 32509491 A JP32509491 A JP 32509491A JP H05136209 A JPH05136209 A JP H05136209A
Authority
JP
Japan
Prior art keywords
chip
resin layer
mounting structure
bump
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32509491A
Other languages
English (en)
Inventor
Hiroki Tawara
浩樹 田原
Yutaka Takamizawa
裕 高見沢
Kenji Toyofuku
憲治 豊福
Setsuko Arakawa
節子 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32509491A priority Critical patent/JPH05136209A/ja
Publication of JPH05136209A publication Critical patent/JPH05136209A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 実装工程におけるタクトタイムを増大させる
ことなくICチップの重量を増加して各バンプに掛かる
分荷重を大きくし、バンプの高さバラツキを吸収して安
定した半田接続を得ることができる、フリップチップ実
装構造を提供すること。 【構成】 基板11上に導体パターン12を形成すると
共に、ICチップ13の電極部13aにバンプ14を形
成し、これらをリフロー処理により半田接続するフリッ
プチップ実装構造において、上記ICチップ13の実装
面と相反する面に、樹脂層16を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフリップチップ実装構造
に係り、特にICチップの構造を改良したフリップチッ
プ実装構造に関する。
【0002】
【従来の技術】従来のフリップチップ実装構造は、図2
に示されているように、構成されていた。図示されてい
るように、絶縁体によって形成された基板1上には、フ
ォトリソグラフィ技術等によってAl等の導体パターン
2が形成されている。また、該基板1上に実装するIC
チップ3の電極部3aには、電気メッキ等によって半田
等のバンプ4が形成されている。
【0003】そして、上記ICチップ3のバンプ4と、
上記基板1の導体パターン2との接続は、これらの間に
接合材としてリフロー半田5を介設し、これを所謂リフ
ロー処理することにより成されていた。
【0004】
【発明が解決しようとする課題】ところで、この種のフ
リップチップ実装構造にあっては、ICチップ3の大き
さが極めて小さい場合や端子数が多い場合に、これに形
成されるバンプ4の各々に掛かる分荷重が極めて小さく
なる。そのため、図3に示されているように、上記バン
プ4の高さHにバラツキがあると、そのうちの高さHの
低いバンプ4と上記基板1の導体パターン2との間に隙
間Dが生じ、リフロー処理によっても半田接続されない
という問題があった。
【0005】その防止策として、上記ICチップ3上に
金属シートを載せて、その重量を増加させる場合があ
る。しかし、この金属シートはウエハからICチップ3
を製造した後のチップの実装工程で装着するようになる
ため、該金属シートを種類の異なる各ICチップ毎に対
応させる必要があり、ICチップ3の大きさや端子数に
応じて種々の金属シートを用意しなければならなかっ
た。そのため、実装工程におけるタクトタイムが増大す
るという問題があった。
【0006】このタクトタイムを短縮するためにウエハ
自体を厚く形成することも考えられるが、この対策を採
るとダイシング処理時にウエハに斜め割れ等が生じ、こ
れらの箇所にはICチップ3を製造することができない
という問題があった。
【0007】本発明の目的は、上記課題に鑑み、実装工
程におけるタクトタイムを増大させることなくICチッ
プの重量を増加して各バンプに掛かる分荷重を大きく
し、バンプの高さバラツキを吸収して安定した半田接続
を得ることができる、フリップチップ実装構造を提供す
るにある。
【0008】
【課題を解決するための手段】上記目的は、本発明に係
るフリップチップ実装構造によれば、基板上に導体パタ
ーンを形成すると共に、ICチップの電極部にバンプを
形成し、これらをリフロー処理により半田接続するフリ
ップチップ実装構造において、上記ICチップの実装面
と相反する面に、樹脂層を形成することにより、達成さ
れる。
【0009】好ましくは、上記樹脂層は、ICチップ製
造前のウエハ上に形成される。
【0010】
【作用】上記構成によれば、ICチップには、その実装
面と相反する面に、樹脂層を備えている。
【0011】上記樹脂層は、その重量がICチップに加
えられることにより、このICチップの重量が増加し、
これをコントロールすることも可能になる。すなわち、
樹脂層の厚さを増加すればICチップの重量が増加す
る。また、比重の大きい材質を選定すれば、同じ厚さで
もICチップの重量が増加する。
【0012】さらに、この樹脂層はICチップの実装面
と相反する面にコーティングするだけで簡単に形成する
ことができるので、各ICチップ毎に対応させる必要が
なく、実装工程におけるタクトタイムを増大させること
なくICチップの重量を増加することができる。その結
果、ICチップの電極部に形成した各バンプに掛かる分
荷重が大きくなり、これによりバンプの高さバラツキが
吸収され、上記基板の導体パターンと該バンプとをリフ
ロー処理により安定して半田接続することができるもの
である。
【0013】特に、上記樹脂層をICチップ製造前のウ
エハ上に形成すれば、ICチップの製造工程で樹脂層が
形成されるため、実装工程におけるタクトタイムは著し
く短縮される。また、このように樹脂層をウエハ上に形
成しても、樹脂層は金属に比して柔らかいので、ダイシ
ング処理時に、このウエハに割れ等が生じることもな
い。
【0014】
【実施例】以下、本発明の好適な一実施例を添付図面に
基づいて詳細に説明する。尚、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
【0015】本発明に係るフリップチップ実装構造の一
実施例は、図1に示されているように、構成されてい
る。図示されているように、平板状の基板11はSi等
の絶縁体によって形成されており、この基板11上に
は、フォトリソグラフィ等の周知の技術によってAl等
の導体パターン12が形成されている。
【0016】また、上記基板11上に実装されるICチ
ップ13の実装面に形成された電極部13aには、電気
メッキ等によって半田等のバンプ14がこのICチップ
13の厚さ方向外方に突き出して形成されている。
【0017】さらに、このICチップ13の実装面と相
反する面には、所定厚さ及び所定材質の樹脂層16が形
成されている。この樹脂層16の材質には、例えば、エ
ポキシ樹脂,シリコン樹脂或いはウレタン樹脂等が採用
される。そして、樹脂層16の厚さは、例えば、20〜
50マイクロメートルに設定される。但し、上記樹脂層
16の材質及び厚さは、上記ICチップ13の大きさに
応じて所望の重量を得るべく、適宜選択,設定されるも
のである。具体的には、この樹脂層16は、例えば、上
記ICチップ13の製造前のウエハ(図示せず)上に形
成される。すなわち、ウエハをスピナーで回転させ、そ
の上方から樹脂溶剤を滴下して、ウエハ上に均一にコー
ティングが成される。このようにウエハ上に所定厚さ及
び所定材質の樹脂層16を均一に形成した後、該ウエハ
にダイシング処理が施され、上記樹脂層16の形成され
たICチップ13が製造される。
【0018】そして、上記樹脂層16の形成されたIC
チップ13のバンプ14と、上記基板11の導体パター
ン12との接続は、これらの間に接合材としてリフロー
半田15を介設し、これをリフロー炉に収容して所謂リ
フロー処理することにより成されるものである。
【0019】次に、上記実施例における作用を述べる。
上述したように、ICチップ13には、その実装面と相
反する面に、所定厚さ及び所定材質の樹脂層16が形成
されている。この樹脂層16は、上記ICチップ13の
製造前にウエハ上に形成されるが、この樹脂層16は金
属に比して柔らかいので、ウエハのダイシング処理時に
これに斜め割れ等が生じることがなく、品質上問題のな
いICチップ13が製造される。
【0020】さらに、ICチップ13上に形成する樹脂
層16の厚さを増加したり、樹脂層16の材質として比
重の大きい材質を選定すれば、ICチップ13の重量を
増加させることができる。すなわち、樹脂層16の厚さ
及び材質を変化させると、リフロー処理に必要な重量の
ICチップ13を得ることができ、その結果、ICチッ
プ13の電極部13aに形成した各バンプ14に掛かる
分荷重が大きくなる。このように、ICチップ13の重
量を樹脂層16により増加して各バンプ14に掛かる分
荷重を大きくすると、その分荷重により高さHの高いバ
ンプ14を構成する半田が溶けて、ICチップ13は上
記導体パターン12側へある程度沈み込み、これにより
バンプ14の高さHのバラツキが吸収されて高さHの低
いバンプ14も上記導体パターン12と確実に接続され
ることになる。従って、上記基板11の導体パターン1
2と、上記ICチップ13の全てのバンプ14とを、リ
フロー処理により安定して半田接続することができる。
【0021】また、上記樹脂層16はICチップ13の
実装面と相反する面にコーティングするだけで簡単に形
成することができるので、各ICチップ13毎に対応さ
せる必要がなく、実装工程におけるタクトタイムを増大
させることなくICチップ13の重量を増加することが
できる。特に、本実施例のように樹脂層16が上記IC
チップ13の製造前にウエハ上に形成されると、ICチ
ップ13の製造工程で樹脂層16が形成されるため、実
装工程におけるタクトタイムは著しく短縮される。
【0022】
【発明の効果】以上述べたように、本発明に係るフリッ
プチップ実装構造によれば、実装工程においてタクトタ
イムを増大させないでもICチップの重量を増加して各
バンプに掛かる分荷重を大きくすることができ、これに
より、バンプの高さバラツキを吸収して安定した半田接
続を得ることができる、という優れた効果を発揮する。
【図面の簡単な説明】
【図1】本発明に係るフリップチップ実装構造の一実施
例を示す概略図である。
【図2】従来のフリップチップ実装構造の一例を示す概
略図である。
【図3】従来のフリップチップ実装構造における不具合
を示す概略図である。
【符号の説明】
11 基板 12 導体パターン 13 ICチップ 13a 電極部 14 バンプ 16 樹脂層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 節子 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に導体パターンを形成すると共
    に、ICチップの電極部にバンプを形成し、これらをリ
    フロー処理により半田接続するフリップチップ実装構造
    において、 上記ICチップの実装面と相反する面に、樹脂層を形成
    することを特徴とする、フリップチップ実装構造。
  2. 【請求項2】前記樹脂層が、ICチップ製造前のウエハ
    上に形成されることを特徴とする、請求項1に記載のフ
    リップチップ実装構造。
JP32509491A 1991-11-14 1991-11-14 フリツプチツプ実装構造 Pending JPH05136209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32509491A JPH05136209A (ja) 1991-11-14 1991-11-14 フリツプチツプ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32509491A JPH05136209A (ja) 1991-11-14 1991-11-14 フリツプチツプ実装構造

Publications (1)

Publication Number Publication Date
JPH05136209A true JPH05136209A (ja) 1993-06-01

Family

ID=18173073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32509491A Pending JPH05136209A (ja) 1991-11-14 1991-11-14 フリツプチツプ実装構造

Country Status (1)

Country Link
JP (1) JPH05136209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028135A (ja) * 2006-07-20 2008-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028135A (ja) * 2006-07-20 2008-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
US6107685A (en) Semiconductor part and fabrication method thereof, and structure and method for mounting semiconductor part
JP2001168125A (ja) 半導体装置
US6396155B1 (en) Semiconductor device and method of producing the same
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
US6323438B1 (en) Printed circuit board and semiconductor device using the same
JP3367826B2 (ja) 半導体メモリ装置及びその製造方法
JP2002134651A (ja) ベースレス半導体装置およびその製造方法
JPH05136209A (ja) フリツプチツプ実装構造
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4360873B2 (ja) ウエハレベルcspの製造方法
US6943103B2 (en) Methods for reducing flip chip stress
US20070080452A1 (en) Bump structure and its forming method
JPS58157147A (ja) 混成集積回路基板
JPH10107176A (ja) 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
JP2000332042A (ja) 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
JP2001230537A (ja) ハンダバンプの形成方法
JP2001257289A (ja) 半導体パッケージ、半導体装置並びに半導体装置の製造方法
JP2000195890A (ja) 半導体装置の製造方法
US6306748B1 (en) Bump scrub after plating
JPH08162560A (ja) 電子部品
JPH10294318A (ja) 電子部品
JPH11195681A (ja) 半導体装置およびその製造方法
JP2000031316A (ja) 表面実装型半導体装置の実装構造