JP2004200481A

JP2004200481A - 半導体チップ実装方法

Info

Publication number: JP2004200481A
Application number: JP2002368339A
Authority: JP
Inventors: Akira Tanahashi; 棚橋　　昭; Shinji Ota; 真治太田; Masaru Oshiro; 大大城
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-12-19
Filing date: 2002-12-19
Publication date: 2004-07-15

Abstract

【課題】本発明は、不充分な接合等の課題を解決し、接合する半導体チップと基板をリフロー工程内で確実に密着させて、実装しうる方法を提供する。
【解決手段】半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けを行なう。好適には、フラックスは、空気または窒素ガス雰囲気量を２００ｍＬ／分、温度上昇率を１０℃／分としたときのサーマルグラビメトリー（ＴＧ）法による測定において、半導体チップに搭載されているバンプ組成の固相線温度における熱重量変化率が１５〜８５％である。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体チップ実装方法に関する。
【０００２】
【従来の技術】
従来、電子製品の小型化、高機能化に伴い、電子部品のプリント基板への高密度実装が通常となっており、その中で、電極を格子状に配列したＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）や外部端子がはんだボールで形成されるでＢＧＡ（ＢａｌｌｇｒｉｄＡｒｒａｙ），バンプ（突起状電極）を形成した半導体チップと基板の配線パッド電極を直接に接続するＦＣ（ＦｌｉｐＣｈｉｐ）等のエリアアレイ型パッケージが特に重要となっている。しかしながら、このようなエリアアレイ型パッケージにおいては、半導体素子の多端子化に伴う不充分な接合等の信頼性に係る問題が生じている。このため、全端子を一括して確実に実装できる技術が望まれており、種々の改良方法が提案されている（たとえば、特許文献１〜５）。
【０００３】
【特許文献１】
特開２００１−８５５５８号公報
【特許文献２】
特開平９−８０８１号公報
【特許文献３】
特開平１０−１３５２７６号公報
【特許文献４】
特開平１１−５４９０８号公報
【特許文献５】
特開平１１−２４３１５６号公報
【０００４】
【発明が解決しようとする課題】
本発明は、不充分な接合等の課題を解決し、接合する半導体チップと基板をリフロー工程内で確実に密着させて、初期接続不良のない確実な実装方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明半導体チップ実装方法においては、半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けが行なわれる。このフラックスは、空気または窒素ガス雰囲気量を２００ｍＬ／分、温度上昇率を１０℃／分としたときのサーマルグラビメトリー（ＴＧ）法による測定において、半導体チップに搭載されているバンプ組成の固相線温度における熱重量変化率（＝ＴＧ％）が１５〜８５％であるのが好適である。さらに好適には、上記質量が４０〜４５％である。フラックスは、半導体チップに搭載されているバンプ組成の固相線において、半導体チップより内側に存在し得る量を供給するのが好適である。そして、上記フラックスは、ベース剤と溶剤の比率が６：１〜１：６であるのが好ましい。上記の半導体チップ搭載可能な配線を有する基板としては、たとえばセラミック基板が挙げられる。
【０００６】
【発明の実施の形態】
本発明方法においては、半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けが行なわれる。エリアアレイ型としては、前述のＣＳＰ、ＢＧＡ、ＦＣ等が挙げられる。このようなフラックスとしては、空気または窒素ガス雰囲気量を２００ｍＬ／分、温度上昇率を１０℃／分としたときのサーマルグラビメトリー（ＴＧ）法による測定において、半導体チップに搭載されているバンプ組成の固相線温度におけるＴＧ％が１５〜８５％であるものが好適である。上記のリフローはんだ付け自体は、常法によることができ、はんだ付けする部分に予め適量のはんだを供給しておき、その後加熱処理によりはんだ付けされる。
【０００７】
以下に、好適な実施態様により本発明を詳細に説明する。たとえば、まずＣｕ厚膜電極が表面に施されたアルミナセラミック基板上において、概１０×１０ｍｍＣＳＰを実装する電極部位全面にフラックスを概４ｍｇ塗布する。次に例えばＳｎ−３Ａｇ−０．５Ｃｕ組成はんだバンプが形成されたＣＳＰ部品を上記配線基板上にマウントする。マウントされたものを、おおよそリフローピーク温度が２４０℃の条件において、リフローはんだ付けを実施する（図１）。
【０００８】
上記フラックスの塗布量は、はんだが溶融（溶解）し始める温度域において、チップよりはみ出さず、且つ無くならないような材料特性を有するフラックスにする必要がある。チップからはみ出してしまうと、フラックスとチップ間に生じる毛細管力がなくなり、チップと基板を接触させようとする効果（毛細管力）が無くなってしまう。また、逆に、フラックスが蒸発してしまうと同様にチップと基板を接触させようとする効果が無くなってしまうからである。初期の塗布量が多くても、はんだが液体状態になる（溶融）時点で、チップと基板からはみ出さないような特性のフラックスであればよい。
【０００９】
毛細管力は、図２のような原理で発生する。チップと基板の間にある液体の毛細管力（Ｔ_ｇｓ）によって、チップが基板に押さえつけられる方向の力（Ｆ_１）が発生する。Ｆ_１は、液体がチップと接触する面積（Ｓ）や高さ（ｔ）の式で示すことができる。すなわち、チップと基板を押しつける力Ｆ_１は、毛細管力Ｔ_ｇｓに比例することがわかる。また、液体が接触する面積によっても力が変動するが、その面積はチップ内の面積より大きい場合（すなわちチップよりはみ出した場合）にはＴ_ｇｓ＝０となるため、チップを下に押しつけようとする力Ｆ_１は発生しない。
【００１０】
ＣＳＰやＢＧＡのような１チップあたりのバンプ数が比較的多い部品においては、Ｆ_１は、バンプを押しつぶし、隣接するバンプがブリッジを生じるほどの力は発生しないため、確実に基板とチップを押さえつける適度の力が発生する。このため、基板側に反りがあった場合においても、確実にバンプと基板電極が接触する方向に力が加わるため、確実な接合が可能となる。図５は、上記の押さえつけによりバンプ、基板の公差が沈み込みにより吸収され、本発明の効果が発現されることを説明するものである。
【００１１】
本発明においては、はんだバンプ組成の凝固時（Ｓｎ−３Ａｇ−０．５Ｃｕの場合は、概２２０℃）近傍で、チップと基板の間に存在するようなフラックスを用いる必要があるが、この様な特性を確実に判定する方法として、上記のＴＧ（サーマルグラビメトリー）法がある（たとえば、特開平９−９４６９１号公報に記載されている）。ＴＧ法は、分析一般に用いられている手法であり、物質の熱重量変化（温度による蒸発量）が予想できる分析方法である。つまり、はんだバンプ組成がリフロー中に凝固する直前に、確実にチップ下に存在するようなフラックス材料構成であるかが判定できる。たとえば、フラックス材料として最も一般的に使用されているロジン原液（松ヤニ）の場合、通常のはんだ付けリフロー温度では、あまり蒸発しないため最後までチップからはみ出したままとなる。逆に、溶剤の量が多い場合は、沸点の低い溶剤を使用した場合、はんだ凝固前に殆ど無くなってしまい、毛細管力が発生しないことになる。たとえばチップサイズが概１×１ｃｍ、且つＳｎ−３Ａｇ−０．５Ｃｕバンプを有するＣＳＰ・ＢＧＡ実装する場合、フラックス塗布量が比較的多い概１０ｍｇのフラックスを供給するときには、フラックスのＴＧ特性が、はんだ凝固温度でＴＧのＴＧ％が７５％以下になるようなフラックスを用いると良好な引っ張り力を発生し反りが比較的大きい（概６０μｍ）セラミック基板に対しても良好に実装させることができる。概８５％より高い領域では、未接合が発生する場合があることが判明した。一方、フラックスの量が比較的少ない概１ｍｇのフラックスを供給するときには、フラックスのＴＧ特性が、はんだ凝固温度においてＴＧ％が１５％以上となるようなフラックスを用いると良好な引っ張り力を発生させ良好な実装できる（表１）。
【００１２】
表１フラックス中の溶剤比率
フラックス比率１０：１１：６３：２１:６１：１０
（ロジン溶剤）
不良台数／試験台数４／６５０／３００／２１００／５０２／５５
フラックスのＴＧ％が概４３％の場合、ベース剤（樹脂）：溶剤＝概３：２の比率のフラックスである。図３は、そのフラックスのＴＧおよび示差熱（ＤＴＡ）曲線を示す。
【００１３】
このことから、ロジン系フラックスの場合、ベース樹脂と溶剤の比率が、６：１〜１：６であれば、好適な接合可能である。
【００１４】
通常一般に用いられているリフロー条件においては、ＴＧ％が１５〜８５％である領域が望ましいが、これからはずれた領域であっても、はんだバンプ溶解する直前において、チップからはみ出さず且つ少しでも液体として存在するような領域でリフロー工程条件を設定できれば、好適な接合が可能であると容易に推測できる。特に好適には、ＴＧ％が４０〜４５％である。
【００１５】
上記で示した例は、ロジン系フラックスを用いた例であるが、フラックスはそれに限定されない。たとえばロジン以外の樹脂系、または有機系のフラックスも使用され得、全て蒸発するようなフラックス材料であっても好適な接合が可能である。たとえば、ベース材料にトリメチロールプロパン、溶剤にテトラエチレングリコールを用いた無残渣型フラックスは、２２０℃で確実に液体として存在するフラックス材料である（特開平９−９４６９１号公報）。このような材料であっても、溶融後に確実に液体状態として存在すれば、毛細管力を発揮し、確実な接合が可能である。
【００１６】
上記の態様においては、はんだバンプ組成としてＳｎ−３Ａｇ−０．５Ｃｕを示したが、それに限定されず、Ｓｎ−２Ａｇ−０．５Ｃｕ，Ｓｎ−１Ａｇ−０．５Ｃｕ等も好適に使用されうる。
【００１７】
また、鉛入り共晶はんだでは、はんだ溶融温度が鉛フリーはんだと比較すると概４０℃低いため、１８０℃でのＴＧ％が概１５〜７５％であるようなフラックスを用いれば、同様な効果が得られる。
【００１８】
さらに、上記の態様は半導体チップ搭載可能な配線を有する基板として、セラミック基板を用いているが、たとえばプリント配線基板を用いても同様な効果が得られる。たとえば、図４に示されるように、プリント配線基板上において、ＢＧＡ部品を上記配線基板上にマウントする。マウントされたものを、おおよそリフローピーク温度が２３０℃の条件において、リフローはんだ付けを実施する。
【００１９】
【発明の効果】
本発明によれば、電極の高さバラツキ及び基板の反りを吸収し、オープン不良なく確実に実装可能である。はんだバンプの高さが大きくばらついたＣＳＰであったり、多層配線により基板の反りが大きい基板であっても、半導体素子と基板をリフロー工程において確実に実装しうる。
【図面の簡単な説明】
【図１】本発明の好適な態様の1例を示す工程フローを示す。
【図２】本発明における毛細管力の発生原理を説明する。
【図３】フラックスのＴＧおよび示差熱（ＤＴＡ）曲線を示す。
【図４】本発明の好適な態様の1例を示す工程フローを示す。
【図５】本発明における効果の発現を示す説明図。

Claims

半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けを行なうことを特徴とする半導体チップ実装方法。
フラックスは、空気または窒素ガス雰囲気量を２００ｍＬ／分、温度上昇率を１０℃／分としたときのサーマルグラビメトリー（ＴＧ）法による測定において、半導体チップに搭載されているバンプ組成の固相線温度における熱重量変化率が１５〜８５％である請求項１記載の半導体チップ実装方法。
熱重量変化率が４０〜４５％である請求項２記載の半導体チップ実装方法。
フラックスは、半導体チップに搭載されているバンプ組成の固相線において、半導体チップより内側に存在し得る量を供給する請求項１記載の半導体チップ実装方法。
基板がセラミック基板である請求項１〜４のいずれか記載の半導体チップ実装方法。
フラックスは、ベース剤と溶剤の比率が６：１〜１：６である請求項１〜５のいずれか記載の半導体チップ実装方法。