JP2004200479A - 半導体チップの実装方法 - Google Patents

Abstract

【課題】接合する半導体チップと基板をはんだ付け工程内で確実に密着させて実装しうる方法を提供する。
【解決手段】半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域が存在する組成のバンプを用いてはんだ付けを行なうことを特徴とする半導体チップの実装方法。半導体チップとしてはＣＳＰ（チップサイズパッケージ）、ＦＣ（フリップチップ）もしくはＢＧＡ（ボールグリッドアレイ）半導体チップが挙げられる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体チップの実装方法に関する。
【０００２】
【従来の技術】
従来、電子製品の小型化、高機能化に伴い、電子部品のプリント基板への高密度実装が通常となっており、その中で、電極を格子状に配列したＣＳＰ（チップサイズパッケージ）や外部端子がはんだボールで形成されるＢＧＡ（ボールグリッドアレイ），パンプ（突起状電極）を形成した半導体チップと基板の配線パッド電極を直接に接続するＦＣ（フリップチップ）等のエリアアレイ配置型パッケージが特に重要となっている。しかしながら、このようなエリアアレイ配置型パッケージにおいては、半導体素子の多端子化に伴う不充分な接合等の信頼性に係る問題が生じている。このため、全端子を一括して確実に実装できる技術が望まれており、種々の改良方法が提案されている（たとえば、特許文献１〜５）。
【０００３】
【特許文献１】
特開２００１−８５５５８号公報
【特許文献２】
特開平９−８０８１号公報
【特許文献３】
特開平１０−１３５２７６号公報
【特許文献４】
特開平１１−５４９０８号公報
【特許文献５】
特開平１１−２４３１５６号公報
【０００４】
【発明が解決しようとする課題】
本発明は、不充分な接合等の課題を解決し、接合する半導体チップと基板をはんだ付け工程内で確実に密着させて実装しうる方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の半導体チップの実装方法においては、半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域（半溶融領域）が存在する組成のはんだバンプ（バンプ）を用いてはんだ付けを行なう。はんだ組成はたとえばＳｎ−Ａｇ−Ｃｕ系であり、好適にはＳｎ−（０．５〜２．５）Ａｇ−（０〜０．７）Ｃｕ、さらに好適にＳｎ−１Ａｇ−０．５ＣｕもしくはＳｎ−２Ａｇ−０．５Ｃｕである。さらに、はんだ組成として、（８〜５９）Ｓｎ−（９２〜４１）Ｐｂもしくは（６９〜９８）Ｓｎ−（３１〜２）Ｐｂも好適に使用されうる。そして、バンプ組成は半溶融温度領域ΔＴが、好ましくは４℃以上、さらに好ましくは５℃以上であるものが使用される。
【０００６】
本発明において、半導体チップ搭載可能な配線を有する基板としては、たとえばセラミック基板が挙げられる。
【０００７】
【発明の実施の形態】
本発明方法においては、半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域が存在する組成のバンプを用いてはんだ付けが行われる。このような基板としては、セラミックス基板、プリント基板等が挙げられるエリアアレイ配置型の半導体チップとしてはＣＳＰ（チップサイズパッケージ）、ＦＣ（フリップチップ）もしくはＢＧＡ（ボールグリッドアレイ）半導体チップが挙げられる。上記のはんだ付けとしてはリフローはんだ付けが好適である。このリフローはんだ付け自体は、常法によることができ、はんだ付けする部分に予め適量のはんだを供給しておき、その後加熱処理によりはんだ付けされる。バンプは半導体チップと基板とを接続する部分の突起状電極をいう。
【０００８】
以下に、好適な実施態様により本発明を詳細に説明する。たとえば、まずＣｕ厚膜電極が表面に施されたアルミナセラミック基板上において、ＣＳＰ部品を実装する電極部位全面にフラックスを約５ｍｇ塗布する。次に、例えばＳｎ−２Ａｇ−０．５Ｃｕ組成はんだバンプが形成されたＣＳＰ部品を上記配線基板上にマウントする。マウントされたものを、おおよそリフローピーク温度が２４０℃の条件において、リフローはんだ付けを実施する（図１）（ 図４はＳｎ−ＸＡｇ−０．５Ｃｕの状態図である。）。
【０００９】
さらに、セラミック基板に代えて、たとえばプリント配線基板を用いても同様な効果が得られる。たとえば、図６に示されるように、プリント配線基板上において、ＢＧＡ部品を上記配線基板上にマウントする。マウントされたものを、おおよそリフローピーク温度が２３０℃の条件において、リフローはんだ付けを実施する。
【００１０】
上記のフラックスとしては特に制限されないが、ロジンをはじめとする樹脂系が好適である。
【００１１】
バンプ組成としては、固体と液体が固液共存領域を有する組成が使用される。このような固液共存領域（＝半溶融状態）が存在する組成は、そうでない組成（共晶）と比較すると、半溶融状態（溶解初期）の表面張力が小さいため、はんだが溶解した直後において、共晶組成と比較して表面張力が小さくなるため、より沈み込み（＝基板とチップが接触する方向の移動）が期待できる。具体的には、同条件でＣＳＰ部品をリフローはんだ付けした場合において、３元共晶組成に近いＳｎ−３Ａｇ−０．５Ｃｕ（半溶融温度領域：ΔＴが概３℃）よりも半溶融温度領域が概５℃あるＳｎ−２Ａｇ−０．５Ｃｕ組成の方が最大沈み込み量が大きい（図２）。沈み込み量の測定は、図３に示すようにレーザ変位計（キーエンス社製）にて、熱板上に置いたチップの表面の動きを測定することにより行なわれる。
【００１２】
この結果は、半溶融状態を有する組成の方が基板とチップのギャップがより接近することを意味しており、基板の反りやチップ側のバンプ高さがばらついた場合において、より接続しやすい（＝未接触になる確率が減る）方向になることがわかる。ＣＳＰバンプ組成については、６３Ｓｎ−３７Ｐｂ共晶及びＳｎ−１Ａｇ−０．５Ｃｕはんだについても沈み込み量を測定すると、ＳｎＰｂ共晶はんだは、Ｓｎ−３Ａｇ−０．５Ｃｕに近い値（＝はんだが溶融する初期において沈み込み現象がない）を示し、Ｓｎ−１Ａｇ−０．５Ｃｕ組成は、Ｓｎ−２Ａｇ−０．５Ｃｕと同様な沈み込みが存在する。このようにバンプは、共晶組成である場合と固液共存領域を跨ぐ場合において、溶解した直後の挙動が異なる。はんだ溶融した直後に沈み込み現象を発揮する組成（＝半溶融状態を有する組成）は、最終組み付け高さよりもさらに下に到達しているため、そうでない組成と比較すると、より多いバンプ接合をより確実な接合にする組成であるといえる。図７は、バンプ、基板の公差が沈み込みにより吸収され、本発明の効果が発現されることを説明するものである。
【００１３】
本発明において、上述のように固液共存領域が存在する半溶融組成のバンプ形成に好適なはんだ組成は、たとえばＳｎ−（０．５〜２．５）Ａｇ−（０〜０．７）Ｃｕ（半溶融温度領域ΔＴが４℃以上）であり、好適にはＳｎ−１Ａｇ−０．５ＣｕもしくはＳｎ−２Ａｇ−０．５Ｃｕが挙げられる。さらに、Ｓｎ−Ｐｂ系の場合においても、半溶融温度領域が概５℃以上となり、好適には、（８〜５９）Ｓｎ−（９２〜４１）Ｐｂもしくは（６９〜９８）Ｓｎ−（３１〜２）Ｐｂであり、Ｓｎ−Ａｇ−Ｃｕ系と同様な効果を期待し得る（図５は、Ｓｎ−Ｐｂの状態図である。）。
【００１４】
【発明の効果】
電極の高さバラツキ及び基板の反りを吸収し、オープン不良なく確実に実装可能である。はんだバンプの高さが大きくばらついたＣＳＰ等であったり、多層配線により基板の反りが大きい基板であっても、確実に実装可能である。
【図面の簡単な説明】
【図１】本発明の好適な態様を示す工程フローを示す。
【図２】はんだ溶融後のチップの沈み込み量の測定結果を示す。
【図３】レーザ変位計によるチップ表面の動き測定を示す。
【図４】Ｓｎ−ＸＡｇ−０．５Ｃｕの状態図。
【図５】Ｓｎ−Ｐｂの状態図。
【図６】本発明の好適な態様の1例を示す工程フローを示す。
【図７】本発明における効果の発現を示す説明図。

Claims (8)

1. 半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域が存在する半溶融組成のバンプを用いてはんだ付けを行なうことを特徴とする半導体チップの実装方法。
2. はんだ組成がＳｎ−Ａｇ−Ｃｕ系である請求項１記載の半導体チップの実装方法。
3. はんだ組成がＳｎ−（０．５〜２．５）Ａｇ−（０〜０．７）Ｃｕである請求項２記載の半導体チップの実装方法。
4. はんだ組成がＳｎ−１Ａｇ−０．５ＣｕもしくはＳｎ−２Ａｇ−０．５Ｃｕである請求項３記載の半導体チップの実装方法。
5. 半溶融温度領域が４℃以上である組成を用いる請求項１記載の半導体チップの実装方法。
6. 半溶融温度領域が５℃以上である組成を用いる請求項５記載の半導体チップの実装方法。
7. はんだ組成が（８〜５９）Ｓｎ−（９２〜４１）Ｐｂもしくは（６９〜９８）Ｓｎ−（３１〜２）Ｐｂである請求項１記載の半導体チップの実装方法。
8. 基板が、セラミック基板である請求項１〜７のいずれか記載の半導体チップの実装方法。

Images