JP2000068637A - 電子部品の半田付け方法 - Google Patents
電子部品の半田付け方法Info
- Publication number
- JP2000068637A JP2000068637A JP10237254A JP23725498A JP2000068637A JP 2000068637 A JP2000068637 A JP 2000068637A JP 10237254 A JP10237254 A JP 10237254A JP 23725498 A JP23725498 A JP 23725498A JP 2000068637 A JP2000068637 A JP 2000068637A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- paste
- chips
- electronic component
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
実装する場合、その半田付け部にボイドが発生すること
を極力防止する。 【解決手段】 基板1に半田ペースト8を供給した後、
半田ペースト8上に融点が互いに異なる半田チップ9,
10であって、半田ペースト8中の半田よりも融点が高
く、且つ高さが半田ペースト8の厚さよりも高い半田チ
ップ9,10によってパワートランジスタ5の両側を支
え、この状態でリフロー加熱を行って半田ペースト8お
よび半田チップ9,10を加熱する。すると、まず半田
ペースト8が溶融し、このとき発生する蒸気は、半田チ
ップ9,10によってパワートランジスタ5と半田ペー
スト8との間に確保されている空間から外部に逃げ出
る。次に、半田チップ9,10のうち、融点の低い側の
一方の半田チップ9が溶融し、次いで他方の半田チップ
10が溶融するので、パワートランジスタ5は傾いた状
態で溶融半田面に接するようになり、空気は排除され、
半田付け部に空気がボイドとして残ることがなくなる。
Description
ー半田付けによって半田付けする方法に係り、特にリフ
ロー半田付け時に半田ペーストから発生する蒸気がボイ
ドとして残ることを防止しようとしたものに関する。
止する技術として特開昭63−300519号公報に開
示されたものがある。これは、半導体チップを半田付け
によってヒートシンクにダイボンディングしてなる半導
体装置において、ダイボンディング面を、その縁部より
も中央部ほど隆起した傾斜面として形成するというもの
である。
ンディング面との間に介装された半田の厚みは、ダイボ
ンディング面の中央部から縁部側にいくほど厚くなる。
このため、ダイボンディング作業時における半田の溶融
および凝固は、まず、ダイボンディング面の中央部付近
から始まり、その縁部へと徐々に進んで行くことにな
る。このため、半導体チップとヒートシンクとの間に存
在していた空気は順次押し出されて外部に放出されるこ
ととなり、半導体チップとヒートシンクとの間の隙間に
存在する空気がボイドとして半田付け部に残留すること
を防止できるというものである。
は、回路基板に電子部品を半田付けする場合、回路基板
の上に、半田箔と、この半田箔よりも融点が高く且つ高
さが高い4個の半田チップとを置き、半田チップにて電
子部品の四隅を支え、この状態で加熱を行うことが記載
されている。
田箔が溶融し、このとき半田箔から発生する蒸気は半田
チップによって確保されている空間から外部に逃げ出
る。その後、半田チップが溶融し、電子部品が基板に半
田付けされるため、蒸気がボイドとして半田付け部に残
留することがない、というものである。
付けによって電子部品を回路基板に実装する場合、従来
では、まず、回路基板に半田ペーストをスクリーン印刷
或いはノズル等により塗布し、その後、半田ペーストの
塗布部に電子部品を搭載し、そして、リフロー半田付け
を行う。
スとを混練したもので、そのフラックス中には、ロジ
ン、活性剤、増粘剤、チクソ剤、溶剤などの様々な成分
が含まれている。このため、リフロー半田付け時に、半
田ペーストが加熱されると、フラックス中の低沸点の成
分が蒸発し、半田付け部にいわゆるボイドとして残留す
るという問題を生ずる。特に、電子部品がパワートラン
ジスタのような比較的大きな半田付け面積をもったもの
では、リフロー半田付け時に発生した蒸気は電子部品と
基板との間から抜け出し難く、ボイドとして残留する傾
向が高い。
が蒸発することによって発生した蒸気は、特開昭63−
300519号公報に開示された構成では、外部に逃が
すことはできない。また、特開平8−293670号公
報に開示された構成では、4個の半田チップの融点が同
じであるため、その4個の半田チップが同時に溶融し、
その結果、電子部品の半田付け面が水平に下がって溶融
半田面に接するようになり、このとき空気を巻き込み易
く、ボイドとして残留し易くなるというあらたな問題を
生ずる。
で、その目的は、電子部品をリフロー半田付けする場合
に、その半田付け部にボイドが発生することをより効果
的に防止できる電子部品の実装方法を提供するにある。
めに、本発明は、電子部品を半田付けしようとする部材
に半田ペーストを供給し、その後、リフロー加熱するこ
とにより前記半田ペーストを溶融させて前記電子部品を
前記部材に半田付けする方法において、融点が互いに異
なる半田材であって、前記部材に供給された前記半田ペ
ースト中の半田よりも融点が高く且つ高さが前記半田ペ
ーストの厚さよりも高い半田材によって前記電子部品の
両側を支え、この状態で前記リフロー加熱を行って前記
半田ペーストおよび前記半田材を溶融させることを特徴
とするものである。
ず半田ペーストが溶融し、このとき発生する蒸気は、半
田材によって確保されている空間から外部に逃げ出る。
次に、半田材のうち、融点の低い側の一方の半田材が溶
融し、これに遅れて他方の半田材が溶融するので、電子
部品は傾いた状態で溶融半田面に接するようになる。こ
のため、空気は排除され、半田付け部に空気がボイドと
して残ることがなくなる。
品をセラミック基板にリフロー半田付けによって実装す
る場合に適用して図面を参照しながら説明する。
基板(以下、基板)1を示すもので、基板1上の導体2
に例えばセラミックコンデンサ3、IC4、パワートラ
ンジスタ5、ターミナル6等が半田7によって接続され
ている。
る実装方法を説明するに、基板1には、図2に示すよう
に、導体2が予め所定の回路パターンで形成されてお
り、第1工程(ペースト塗布工程)では、その導体2上
に半田ペースト8をスクリーン印刷手段、ノズル等によ
る供給手段によって塗布する。この場合、半田ペースト
8は、100μm程度の厚さで塗布される。
3および図4に示すように、半田付け面積の比較的大き
なパワートランジスタ5を接続する導体2上の半田ペー
スト8に半田材としての半田チップ9,10を載せる。
この場合、その半田ペースト8が図4に示すように矩形
状であったとすると、導体2上の半田ペースト8の一方
側の2隅部に半田チップ9を搭載し、他方の側の2隅部
に半田チップ10を搭載する。これら半田チップ9,1
0の表面には、粘着材が塗布されており、これにより、
半田チップ9,10を安定的に固定できるようにしてい
る。
ップ9,10は、融点が互いに異なり、半田ペースト8
中の半田の融点よりも10℃〜50℃程度高い半田によ
って形成されている。この場合、リフロー炉への基板1
の侵入方向が矢印A方向であるとすると、低融点側の半
田チップ9は、先にリフロー炉内に侵入する側である図
示右側の2隅部に搭載される。また、半田チップ9,1
0の高さHは、互いに同じか、若しくは多少の違い(数
十μm)はあるが、半田ペースト8の厚さTよりも高く
形成されている。
半田ペースト8中の粉末半田(共晶半田)の融点よりも
約20℃高い半田材料(Sn73重量%、Pb27重量
%またはSn56重量%、Pb44重量%等)により形
成され、高融点側の半田チップ10は、半田ペースト8
中の半田の融点よりも約40℃高い半田材料(Sn82
重量%、Pb18重量% またはSn53重量%、Pb
47重量%等)により形成されている。なお、半田チッ
プ9,10の融点の差は、10℃〜30℃が好ましい。
また、半田チップ9,10の高さHは、150μm程度
に形成されている。
ト8上に半田チップ9,10を搭載した後の第3工程
(電子部品搭載工程)では、図5に示すように、半田チ
ップ9,10上にパワートランジスタ5を搭載すると共
に、他の半田ペースト8上にセラミックコンデンサ3、
IC4、ターミナル6等を搭載する。
は、基板1をリフロー炉内に入れて加熱する。ところ
で、半田ペースト8は、粉末半田とフラックスとを混練
したもので、そのフラックス中には、ロジン、活性剤、
増粘剤、チクソ剤、溶剤などの様々な成分を含んでい
る。
ず、半田ペースト8中に含まれている上記のような成分
のうち、低沸点成分(150℃よりも低い温度で蒸発す
る成分)が蒸発する。また、半田ペースト8中には、吸
湿した水分が含まれているが、この水分も蒸発する。こ
のとき、半田チップ9,10により半田ペースト8とパ
ワートランジスタ5との間には、図6に示すように、空
間Gが確保されているため、半田ペースト8から蒸発し
た蒸気は、矢印Bで示すように、半田ペースト8とパワ
ートランジスタ5との間の空間Gから外部に逃げ出る。
なお、上記の低沸点成分とは、ロジンなどの常温固体成
分を溶解し、ペースト化するために用いられる溶剤(従
って、導体2への印刷後は不要)や、部品粘着性、リフ
ロー特性に影響を与えない成分である。
8(粉末半田)が溶融する。その後、半田ペースト8の
次に融点の低い半田チップ9が溶融し、最後に半田チッ
プ10が溶融する。このように、半田チップ9,10が
時間的に前後して溶融するので、半田チップ9の溶融時
には、パワートランジスタ5は、一方側が自重により下
がって図8に示すように傾いた状態となり、そして、半
田チップ10が溶融する際には、他方が自重により下が
って行き、図9に示すように、溶融半田にパワートラン
ジスタ5の接続面全体が接するようになる。
(接続面)は、溶融半田面に対して低融点側の半田チッ
プ9側から高融点側の半田チップ10側に向かって順次
接触してゆくようになるので、溶融半田面との間にある
空気は、溶融半田内に巻き込まれることなく、円滑に外
部に排除される。従って、パワートランジスタ5の半田
付け部にボイドが残ることなく、良好に半田付けでき
る。
のセラミックコンデンサ3、IC4、ターミナル6は、
半田付け面積が小さいので、半田チップ9,10のよう
なものがなくても、リフロー加熱によってボイドを発生
させることなく、良好に半田付けできる。
施例に限定されるものではなく、次のような変形或いは
拡張が可能である。半田材は、半田チップ9,10に代
えて、半田ボールであっても良く、その形状は問わな
い。半田チップ9,10は、両側に2個ずつに限られ
ず、3個ずつでも良い。棒状のものでは、1個ずつで済
む。電子部品を半田付けする対象物は基板1に限られな
い。
図
示す断面図
示す平面図
大断面図
で示す断面図
(電子部品)、8は半田ペースト、9,10は半田チッ
プ(半田材)である。
Claims (1)
- 【請求項1】 電子部品を半田付けしようとする部材に
半田ペーストを供給し、その後、リフロー加熱すること
により前記半田ペーストを溶融させて前記電子部品を前
記部材に半田付けする方法において、 融点が互いに異なる半田材であって、前記部材に供給さ
れた前記半田ペースト中の半田よりも融点が高く且つ高
さが前記半田ペーストの厚さよりも高い半田材によって
前記電子部品の両側を支え、この状態で前記リフロー加
熱を行って前記半田ペーストおよび前記半田材を溶融さ
せることを特徴とする電子部品の半田付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23725498A JP3965795B2 (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23725498A JP3965795B2 (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068637A true JP2000068637A (ja) | 2000-03-03 |
JP3965795B2 JP3965795B2 (ja) | 2007-08-29 |
Family
ID=17012693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23725498A Expired - Fee Related JP3965795B2 (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3965795B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7511965B2 (en) | 2005-04-20 | 2009-03-31 | Mitsubishi Denki Kabushiki Kaisha | Circuit board device and manufacturing method thereof |
US20090242023A1 (en) * | 2005-11-25 | 2009-10-01 | Israel Aircraft Industries Ltd. | System and method for producing a solar cell array |
JP2014526807A (ja) * | 2011-09-26 | 2014-10-06 | アルファ・メタルズ・インコーポレイテッド | はんだ接合部におけるボイド抑制のためのシステムおよび方法 |
US20150069599A1 (en) * | 2013-05-14 | 2015-03-12 | Semikron Elektronik Gmbh & Co., Kg | Power electronic switching device and assembly |
WO2016068081A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社神戸製鋼所 | 金属接合体及び金属接合体の製造方法 |
-
1998
- 1998-08-24 JP JP23725498A patent/JP3965795B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7511965B2 (en) | 2005-04-20 | 2009-03-31 | Mitsubishi Denki Kabushiki Kaisha | Circuit board device and manufacturing method thereof |
US20090242023A1 (en) * | 2005-11-25 | 2009-10-01 | Israel Aircraft Industries Ltd. | System and method for producing a solar cell array |
JP2014526807A (ja) * | 2011-09-26 | 2014-10-06 | アルファ・メタルズ・インコーポレイテッド | はんだ接合部におけるボイド抑制のためのシステムおよび方法 |
US20150069599A1 (en) * | 2013-05-14 | 2015-03-12 | Semikron Elektronik Gmbh & Co., Kg | Power electronic switching device and assembly |
US9530712B2 (en) * | 2013-05-14 | 2016-12-27 | Semikron Elektronik Gmbh & Co., Kg | Power electronic switching device and assembly |
WO2016068081A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社神戸製鋼所 | 金属接合体及び金属接合体の製造方法 |
JP2016083694A (ja) * | 2014-10-29 | 2016-05-19 | 株式会社神戸製鋼所 | 金属接合体及び金属接合体の製造方法 |
CN106413963A (zh) * | 2014-10-29 | 2017-02-15 | 株式会社神户制钢所 | 金属接合体以及金属接合体的制造方法 |
CN106413963B (zh) * | 2014-10-29 | 2019-01-15 | 株式会社神户制钢所 | 金属接合体的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3965795B2 (ja) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6550667B2 (en) | Flux composition and soldering method for high density arrays | |
US5615827A (en) | Flux composition and corresponding soldering method | |
JP2003007960A5 (ja) | ||
JP3965795B2 (ja) | 電子部品の半田付け方法 | |
JP3232872B2 (ja) | はんだバンプの形成方法 | |
JPH0347693A (ja) | ソルダーペースト | |
JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JP2000068639A (ja) | 電子部品の半田付け方法 | |
KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
JPH0856071A (ja) | はんだバンプ形成方法 | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
JP3973068B2 (ja) | 半田付け方法 | |
JP3010821B2 (ja) | チップの実装方法 | |
JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
US20100230152A1 (en) | Method of soldering electronic component, and electronic component | |
JPS59188996A (ja) | 電子部品の実装方法 | |
JP2002148305A (ja) | 電子部品のベアチップのバーンイン方法 | |
JP3367416B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造 | |
JP2001257459A (ja) | 電子部品、プリント基板及び半田付け方法 | |
JP2004031474A (ja) | 電子部品及びその製造方法 | |
JPH11266073A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
JPH0750480A (ja) | 電子部品の半田付け方法 | |
JPH0964519A (ja) | 電子部品の実装方法 | |
JP2004200481A (ja) | 半導体チップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |