JP3367416B2 - 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造 - Google Patents

半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造

Info

Publication number
JP3367416B2
JP3367416B2 JP09431498A JP9431498A JP3367416B2 JP 3367416 B2 JP3367416 B2 JP 3367416B2 JP 09431498 A JP09431498 A JP 09431498A JP 9431498 A JP9431498 A JP 9431498A JP 3367416 B2 JP3367416 B2 JP 3367416B2
Authority
JP
Japan
Prior art keywords
solder
solder bump
hole
circuit electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09431498A
Other languages
English (en)
Other versions
JPH11298132A (ja
Inventor
忠彦 境
憲 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP09431498A priority Critical patent/JP3367416B2/ja
Publication of JPH11298132A publication Critical patent/JPH11298132A/ja
Application granted granted Critical
Publication of JP3367416B2 publication Critical patent/JP3367416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品や基板の
回路電極上に半田バンプを形成する半田バンプの形成方
法および半田バンプを電子部品や基板に実装する半田バ
ンプの実装方法に関するものである。
【0002】
【従来の技術】電子部品の実装方法として半田バンプを
用いる方法が知られている。この方法は電子部品の回路
電極上に予め半田の突出電極である半田バンプを形成
し、この半田バンプを基板などの回路電極に半田接合す
るものである。半田バンプを形成する方法として、従来
より半田ボールを電子部品などの回路電極上に搭載する
方法が知られている。
【0003】ところでCSP(Chip Size P
ackage)などでは、回路電極が形成される面と半
田バンプが形成される面が基板の同一面でない場合があ
る。すなわちパッケージを構成するテープ状の基板の片
側の面に回路電極が形成され、この回路電極が形成され
た面の反対側に半田ボールが搭載される。そしてこの半
田ボールを溶融させ、回路電極位置に設けられた基板の
貫通孔を介して溶融半田を回路電極に導通させて半田バ
ンプが形成される。
【0004】以下、このような場合の従来の半田バンプ
形成方法について図面を参照して説明する。図3
(a),(b),(c)は従来のテープ状基板の部分断
面図である。図3(a)において、テープ状の絶縁基板
1の下面には回路電極2が形成されている。絶縁基板1
の回路電極2の位置には貫通孔3が設けられている。貫
通孔3は図において下側から上に向かって打ち抜き加工
により設けられたものであり、上端面のエッジには打ち
抜き加工によるバリBが発生している。
【0005】この貫通孔3内にはフラックス4が塗布さ
れ、この後図3(b)に示すように、回路電極2上に半
田バンプを形成するため、貫通孔3内には半田ボール5
が搭載される。この後絶縁基板1をリフローに送って加
熱することにより半田ボール5が溶融し、溶融半田5’
は貫通孔3内を満たし、回路電極2に半田接合される。
【0006】
【発明が解決しようとする課題】このとき溶融半田5’
は絶縁基板1の上面まで張り出して貫通孔3の上端面を
覆うが、ここで貫通孔3の上端面のエッジにはバリBが
存在しているため、溶融半田5’が固化した後にはこの
バリBの部分に鋭利な切欠き部Nが形成される。切欠き
部Nが存在するとこの部分の応力集中を招き、半田バン
プの繰り返し強度を低下させる。そして実装後のヒート
サイクルによる半田接合部の破断の要因となり、半田接
合部の信頼性を著しく低下させる。
【0007】しかしながら前述の従来の半田バンプ形成
方法では、前記切欠き部Nの発生を有効に防止すること
が困難であることから上記重大欠陥を防止できず、接合
信頼性の高い半田バンプを形成することが困難であると
いう問題があった。また上記の問題は、球状の半田バン
プを基板の回路電極に実装する場合、すなわち回路電極
を覆ったレジストに貫通孔を設け、この貫通孔内を介し
て半田バンプを回路電極に実装する場合にも共通するも
のであった。
【0008】そこで本発明は、接合信頼性の高い半田バ
ンプの形成方法および半田バンプの実装方法ならびに接
合信頼性の高い半田接合構造を提供することを目的とす
る。
【0009】
【課題を解決するための手段】請求項1記載の半田バン
プの形成方法は、絶縁基板に設けられた貫通孔を介して
半田ボールを回路電極に半田接合して前記絶縁基板の回
路電極の反対面に半田バンプを形成する半田バンプの形
成方法であって、前記半田ボールより小さい径で設けら
れた前記貫通孔に半田ボールを押圧することにより前記
貫通孔の上端エッジを押しつぶす工程と、前記絶縁基板
を加熱して前記半田ボールを溶融させて前記回路電極に
半田接合する工程とを含む。
【0010】請求項2記載の半田バンプの実装方法は、
電子部品に形成された半田バンプを基板の回路電極を覆
う絶縁膜に設けられた貫通孔を介して前記回路電極に半
田接合して、前記半田バンプを基板に実装する半田バン
プの実装方法であって、前記半田バンプより小さい径で
設けられた前記貫通孔に半田バンプを押圧することによ
り前記半田バンプで前記貫通孔の上端エッジを押しつぶ
す工程と、前記基板を加熱して前記半田バンプを溶融さ
せて前記回路電極に半田接合する工程とを含む。
【0011】請求項3記載の半田接合構造は、球状の半
田部を回路電極を覆う絶縁膜に設けられた貫通孔を介し
て前記回路電極に半田接合することにより形成される半
田接合構造であって、前記半田接合構造の形成工程が、
前記半田部より小さい径で設けられた前記貫通孔に前記
半田部を押圧することにより半田部で貫通孔の上端エッ
ジを押しつぶす工程と、前記半田部を溶融させて前記回
路電極に半田接合する工程とを含むようにした。
【0012】各請求項記載の発明によれば、半田ボール
や半田バンプを半田接合するために絶縁基板や絶縁膜に
設けられた貫通孔に、半田ボールや半田バンプを押圧し
て貫通孔の上端エッジを押しつぶすことにより、半田接
合部内の切欠き部を無くし応力集中の発生を防止して、
実装後の半田接合部の信頼性を向上させることができ
る。
【0013】
【発明の実施の形態】(実施の形態1)図1(a),
(b),(c),(d),(e)は本発明の実施の形態
1の半田バンプの形成方法の工程説明図であり、半田バ
ンプの形成方法を工程順に示すものである。図1(a)
において、絶縁膜としての絶縁基板11には貫通孔13
が形成されている。貫通孔13は絶縁基板11の下面に
形成された回路電極12の位置に対応して設けられ、絶
縁基板11の回路電極12の反対面に半田部としての半
田バンプを形成するためのものである。ここで貫通孔1
3の径は、バンプ形成のために搭載される半田ボールの
径よりも小さく設定されている。また、貫通孔13は打
ち抜き加工されたものであるため、上端面にはバリBが
生じている。
【0014】次に図1(b)に示すように、貫通孔13
内にクリーム半田14が供給される。クリーム半田14
は溶剤成分を含むフラックス中に半田粒子を混合したも
のである。次に図1(c)に示すように、クリーム半田
14が供給された貫通孔14上に、ボール搭載手段によ
って半田ボール15が搭載される。図1(b)、(c)
には、ボール搭載手段の例として吸着ツール16を示し
ている。前述のように半田ボール15の径は貫通孔13
の径より大きく、半田ボール15は貫通孔13の内部に
入り込んで電極12には接触せず、貫通孔13の上端面
に接触した状態で載置される。そして搭載動作後、ボー
ル搭載手段によって、所定荷重にて半田ボール15を絶
縁基板11に対して所定時間押圧する。これにより、図
1(d)に示すように、貫通孔13の上端面は半田ボー
ル15の押圧力によって押しつぶされ、貫通孔13の打
ち抜き加工時に発生した上端面のバリBは消滅する。
【0015】この後、絶縁基板11はリフロー工程に送
られ加熱される。これにより、図1(e)に示すように
半田ボール15およびクリーム半田14が溶融し、溶融
半田14’、15’は貫通孔13内を満たし、一部は絶
縁基板11上に張り出す。このとき、貫通孔13の上端
面は前述の押圧によってつぶされているので、溶融半田
15’が固化した後に貫通孔13の上端面に鋭利な切欠
きが形成されず、したがって応力集中の発生を招くこと
のない信頼性の高い半田バンプを形成することができ
る。なお、本実施の形態では搭載工程の後、押圧する工
程を行っているが、搭載と同時に吸着ツール16で半田
ボール15を絶縁基板11へ押圧してもよい。
【0016】(実施の形態2)図2(a),(b),
(c),(d),(e)は本発明の実施の形態2の半田
バンプの実装方法の工程説明図であり、半田バンプの実
装方法を工程順に示すものである。図2(a)におい
て、基板21の表面には回路電極22が形成されてい
る。基板21および回路電極22を覆って、エポキシや
アクリルなどの樹脂材料より成る絶縁膜としてのソルダ
ーレジスト23が形成されている。ソルダーレジスト2
3の回路電極22に対応した位置には、貫通孔24が設
けられている。ここで貫通孔24の径は、実装される半
田バンプの径よりも小さいものとなっており、貫通孔2
4の上端面は鋭利なエッジ部となっている。
【0017】次に、図2(b)に示すように、貫通孔2
4内にはクリーム半田25が供給され、次いで図2
(c)に示すように、基板21上に搭載手段により半田
部としての球状の半田バンプ26が形成された電子部品
27を搭載する。図2(b)には、搭載手段の例として
ノズル28を示している。前述のように半田バンプ26
の径は貫通孔24の径より大きく、したがって半田バン
プ26は貫通孔24の内部に入り込まず、貫通孔24の
上端面に接触する状態で載置されている。そして搭載動
作後、搭載手段によって所定荷重にて電子部品27を基
板21に対して所定時間押圧する。これにより、図2
(d)に示すように、貫通孔24の上端面は半田バンプ
26の押圧力によって押しつぶされ、貫通孔24の上端
面の鋭利なエッジ部は消滅する。
【0018】この後基板21はリフロー工程に送られ、
加熱される。この結果、図2(e)に示すように、クリ
ーム半田25および半田バンプ26が溶融して、溶融半
田25’、26’は貫通孔24内を満たし、一部は基板
21上に張り出す。このとき、貫通孔24の上端面は前
述の押圧によって面取りがなされているので、溶融半田
が固化した後に貫通孔24の上端面に鋭利な切欠きが形
成されず、したがって半田バンプ26の実装後に応力集
中の発生を招くことのない信頼性の高い半田接合部を形
成することができる。なお、本実施の形態では、搭載工
程の後、押圧する工程を行っているが、搭載と同時に電
子部品27を貫通孔24に押しつけるようにしてもよ
い。
【0019】
【発明の効果】本発明によれば、半田ボールや半田バン
プを半田接合するために絶縁膜に設けられた貫通孔に、
半田ボールや半田バンプを押圧して貫通孔の上端エッジ
を押しつぶした後に半田接合するようにしたので、上端
面のバリやエッジによる半田接合部内の切欠き部を無く
すことができ、従って半田接合部での応力集中の発生を
防止して、実装後の半田接合部の信頼性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1の半田バンプの形
成方法の工程説明図 (b)本発明の実施の形態1の半田バンプの形成方法の
工程説明図 (c)本発明の実施の形態1の半田バンプの形成方法の
工程説明図 (d)本発明の実施の形態1の半田バンプの形成方法の
工程説明図 (e)本発明の実施の形態1の半田バンプの形成方法の
工程説明図
【図2】(a)本発明の実施の形態2の半田バンプの実
装方法の工程説明図 (b)本発明の実施の形態2の半田バンプの実装方法の
工程説明図 (c)本発明の実施の形態2の半田バンプの実装方法の
工程説明図 (d)本発明の実施の形態2の半田バンプの実装方法の
工程説明図 (e)本発明の実施の形態2の半田バンプの実装方法の
工程説明図
【図3】(a)従来のテープ状基板の部分断面図 (b)従来のテープ状基板の部分断面図 (c)従来のテープ状基板の部分断面図
【符号の説明】
1、11 絶縁基板 2、12、22 回路電極 3、13、24 貫通孔 4、14、25 クリーム半田 5、15 半田ボール 21 基板 23 ソルダーレジスト 26 半田バンプ 27 電子部品
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/34

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板に設けられた貫通孔を介して半田
    ボールを回路電極に半田接合して前記絶縁基板の回路電
    極の反対面に半田バンプを形成する半田バンプの形成方
    法であって、前記半田ボールより小さい径で設けられた
    前記貫通孔に半田ボールを押圧することにより前記貫通
    孔の上端エッジを押しつぶす工程と、前記絶縁基板を加
    熱して前記半田ボールを溶融させて前記回路電極に半田
    接合する工程とを含むことを特徴とする半田バンプの形
    成方法。
  2. 【請求項2】電子部品に形成された半田バンプを基板の
    回路電極を覆う絶縁膜に設けられた貫通孔を介して前記
    回路電極に半田接合して、前記半田バンプを基板に実装
    する半田バンプの実装方法であって、前記半田バンプよ
    り小さい径で設けられた前記貫通孔に半田バンプを押圧
    することにより前記半田バンプで前記貫通孔の上端エッ
    ジを押しつぶす工程と、前記基板を加熱して前記半田バ
    ンプを溶融させて前記回路電極に半田接合する工程とを
    含むことを特徴とする半田バンプの実装方法。
  3. 【請求項3】球状の半田部を回路電極を覆う絶縁膜に設
    けられた貫通孔を介して前記回路電極に半田接合するこ
    とにより形成される半田接合構造であって、前記半田接
    合構造の形成工程が、前記半田部より小さい径で設けら
    れた前記貫通孔に前記半田部を押圧することにより半田
    部で貫通孔の上端エッジを押しつぶす工程と、前記半田
    部を溶融させて前記回路電極に半田接合する工程とを含
    むことを特徴とする半田接合構造。
JP09431498A 1998-04-07 1998-04-07 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造 Expired - Fee Related JP3367416B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09431498A JP3367416B2 (ja) 1998-04-07 1998-04-07 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09431498A JP3367416B2 (ja) 1998-04-07 1998-04-07 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造

Publications (2)

Publication Number Publication Date
JPH11298132A JPH11298132A (ja) 1999-10-29
JP3367416B2 true JP3367416B2 (ja) 2003-01-14

Family

ID=14106823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09431498A Expired - Fee Related JP3367416B2 (ja) 1998-04-07 1998-04-07 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造

Country Status (1)

Country Link
JP (1) JP3367416B2 (ja)

Also Published As

Publication number Publication date
JPH11298132A (ja) 1999-10-29

Similar Documents

Publication Publication Date Title
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP4502690B2 (ja) 実装基板
US20070221711A1 (en) Method of Packaging Electronic Component
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
US6209196B1 (en) Method of mounting bumped electronic components
WO2005093817A1 (ja) 半導体装置及びその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2001332583A (ja) 半導体チップの実装方法
JP3381593B2 (ja) バンプ付電子部品の実装方法
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
JP3367416B2 (ja) 半田バンプの形成方法および半田バンプの実装方法ならびに半田接合構造
KR20060024117A (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP2008135410A (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP3705152B2 (ja) 半田バンプの形成方法
JP3493999B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP3367413B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JP3304854B2 (ja) 半田バンプ形成方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP2863424B2 (ja) リード接続方法
JP2002368038A (ja) フリップチップ実装方法
JP2004022566A (ja) 半導体装置とその製造方法
JPH05121411A (ja) 電子部品における接続用バンプの形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees