JP2008214387A - エポキシ樹脂組成物及びそれを用いた半導体装置 - Google Patents

エポキシ樹脂組成物及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP2008214387A
JP2008214387A JP2007049808A JP2007049808A JP2008214387A JP 2008214387 A JP2008214387 A JP 2008214387A JP 2007049808 A JP2007049808 A JP 2007049808A JP 2007049808 A JP2007049808 A JP 2007049808A JP 2008214387 A JP2008214387 A JP 2008214387A
Authority
JP
Japan
Prior art keywords
epoxy resin
semiconductor chip
resin composition
microcapsule
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007049808A
Other languages
English (en)
Inventor
Masashi Nakagawa
誠志 中川
Nobuhiro Imaizumi
延弘 今泉
Takeshi Ishizuka
剛 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007049808A priority Critical patent/JP2008214387A/ja
Publication of JP2008214387A publication Critical patent/JP2008214387A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】エポキシ樹脂組成物及びそれを用いた半導体装置に関し、半導体チップと配線基板とを接合する際、両者の間に充填するエポキシ樹脂組成物に簡単な改変を加え、両者のギャップが狭くても半導体チップの回路面が損傷されないようにする。
【解決手段】半導体チップ１のバンプ１Ａと配線基板２の電極２Ａとをフリップチップ接続する場合に半導体チップ１と配線基板２との間に注入されるエポキシ樹脂組成物に於いて、マイクロカプセルの膜厚を異にする複数種類のマイクロカプセル型硬化剤４Ａ及び４Ｂが混合されてなるエポキシ樹脂組成物３、或いは、半導体チップ１及び配線基板２間に前記したエポキシ樹脂組成物３が介在してなる半導体装置が基本になっている。
【選択図】 図１

Description

本発明は、加熱・加圧接合された半導体チップと配線基板との間に充填するのに好適なエポキシ樹脂組成物及びそのエポキシ樹脂組成物を接合された半導体チップと配線基板との間に充填してなる半導体装置に関する。
近年、電子機器の小型化及び高性能化に伴い、半導体チップのスレンダー化、半導体チップのバンプピッチ及び基板のパッドピッチの微細化に起因するバンプの縮小化が進行しつつある。
半導体チップと配線基板の電極間にバンプを介在させる事によって達成されるフリップチップ実装において、薄化される傾向にある半導体チップ及び配線基板を加熱及び加圧して接合する際、両者の反りに依って半導体チップ−基板間のギャップ、即ち、クリアランスが小さくなり、半導体チップに於ける回路面が基板と接触したり、或いは、ダイシング時などに発生したＳｉ屑などが挟み込まれて半導体チップの回路面に損傷を与えることが問題になっている。
図２は従来の技術を実施して半導体装置を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、（Ａ）は半導体チップと配線基板とが未だ分離している状態を、また、（Ｂ）は半導体チップと配線基板とを接合した状態をそれぞれ示している。
図に於いて、１は半導体チップ、１Ａはバンプ、２は配線基板、２Ａは電極、３はエポキシ樹脂組成物（接着剤）をそれぞれ示し、また、（Ｂ）に見られる円は半導体チップ１の回路面にダメージが起こったことを表している。
従来、微細パターンの回路をもつ半導体チップと基板とを接合する場合、半導体チップの回路面にダメージを与えないようにする為、接合時の温度を下げ、半導体チップ及び基板の熱変形や反りを抑制することで、半導体チップと基板間のギャップを少しでも広く維持しようとする方法が知られているが、接合時の温度を下げるので、接合時間が伸びる、また、十分な熱が与えられず接合不良を起こすなどの問題が起こる。
本発明では、半導体チップと配線基板とを接合する際、両者の間に充填するエポキシ樹脂組成物に簡単な改変を加えることで、両者のギャップが狭くても半導体チップの回路面が損傷されないようにする。
本発明に依るエポキシ樹脂組成物及びそれを用いた半導体装置に於いては、半導体チップの電極と配線基板の電極とをフリップチップ接続する場合に半導体チップと配線基板との間に注入されるエポキシ樹脂組成物に於いて、マイクロカプセルの膜厚を異にする複数種類のマイクロカプセル型硬化剤が混合されてなるエポキシ樹脂組成物、及び、半導体チップ及び配線基板間に前記エポキシ樹脂組成物が介在してなる半導体装置、が基本になっている。
前記手段を採ることに依り、微細パターンの回路をもつ半導体チップを配線基板に実装した半導体装置に於いて、半導体チップの回路が配線基板と擦れたりして損傷されることは皆無になった。そして、この優れた製造歩留りを招来する為に要する手間としては、厚さを異にする複数種類のマイクロカプセルに充填された硬化剤をエポキシ樹脂組成物に混在させ、そのエポキシ樹脂組成物を配線基板に塗布し、半導体チップと配線基板とを接合するのみであり、そこには何らの困難性もない。
本発明では、マイクロカプセルの膜厚が異なる少なくとも二種類のマイクロカプセル型硬化剤をエポキシ樹脂組成物に添加することに依り、半導体チップと配線基板との加圧・加熱接合初期に於いては、カプセル膜厚が小さい硬化剤が作用して接合を行い、その際、カプセル膜厚が大きい硬化剤は半導体チップと配線基板間に在って、半導体チップの回路面へのダメージを抑止する緩衝材として作用することになる。従って、半導体チップと配線基板との間隙が微細であっても、半導体チップの回路面がダメージを受けることはない。尚、このマイクロカプセルの内容物（コア材）は硬化剤であるため、アフターベーク時にマイクロカプセルが溶解し、コア材がエポキシ樹脂硬化物となるため、架橋密度などに悪影響を及ぼすことはない。
図１は本発明を実施して半導体装置を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、（Ａ）は半導体チップと配線基板とが未だ分離している状態を、また、（Ｂ）は半導体チップと配線基板とを接合した状態をそれぞれ示している。尚、図２に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
図に於いて、４Ａはマイクロカプセルの膜厚が小さいマイクロカプセル型硬化剤、４Ｂはマイクロカプセルの膜厚が大きいマイクロカプセル型硬化剤をそれぞれ示している。
図１（Ａ）に見られるように、接着剤であるエポキシ樹脂組成物３に硬化剤４Ａと４Ｂとを混入して半導体チップ１と配線基板２上に塗布し、図１（Ｂ）に見られるように配線基板２と半導体チップ１とを接合した場合、カプセル膜厚が小さいマイクロカプセル型硬化剤４Ａは加圧・加熱接合時に硬化剤として作用し、その際、カプセル膜厚が大きいマイクロカプセル型硬化剤は、バンプ１Ａと電極２Ａとの間から半導体チップ１と配線基板２との間の狭いギャップ、即ち、クリアランスの部分に追い出されて当該箇所に於いて緩衝材としての役割を果たすことになり、半導体チップがダメージを受けるのを防止する。
加圧・加熱接合時に未溶解であったマイクロカプセルはアフターべークに依って溶解し硬化剤として作用し、そして、硬化剤はアフターべーク後にエポキシ樹脂ネットワークに取り込まれることになる。
○ エポキシ樹脂組成物について
表１は本発明を実施したエポキシ樹脂組成物を一覧表にしたものであり、ここに挙げたエポキシ樹脂組成物は、主剤として室温で液状タイプのビスフェノールＦ型エポキシ樹脂( 商品名：ＥＸＡ８３０ＬＶＰ、大日本インキ化学工業製）、硬化剤としてイミダゾールをコアとしたマイクロカプセル型硬化剤( マイクロカプセルの膜厚：極厚、厚、中、薄）、カップリング剤としてシランカップリング剤( 商品名：ＫＢＭ４０３、信越化学製）、フィラーとしてアルミナ粉末( 商品名：Ａ０８０２、ドマテックス製）をそれぞれ含んでいる。
Figure 2008214387
○ 半導体チップについて
上記のようにして作製したエポキシ樹脂組成物を用いる対象物の一方である半導体チップは、径が３５μｍ、ピッチが５０μｍの金バンプからなる電極を４００個備え、縦が６ .６４ｍｍ、横が６．６４ｍｍ、厚さが０．２ｍｍの寸法になっている。
○ 配線基板について
また、樹脂組成物を用いる対象物の他方である配線基板は、径が３５μｍ、ピッチが５０μｍの電極を４００個備え、縦が１２ｍｍ、横が１２ｍｍ、厚さが０．３５ｍｍの三菱瓦斯化学製のトリアジン系樹脂“ＢＴレジン”（商品名）からなるものを準備した。
○ 半導体装置の作製について
上述のようにして得たエポキシ樹脂組成物６ｍｇを配線基板の電極周辺に塗布した。次に、半導体チップの電極と配線基板の電極とが接するようにフェイスダウンの状態で位置合わせを行い、荷重６ｋｇ、基板加熱温度７０℃、接合時間を６秒の条件で加熱接合し、図１について説明した半導体装置と同じ構造の半導体装置を作製した。
この場合の加熱条件は、加熱ヘッドの温度は２２０℃／６ｓとした。その後、１５０℃／１ｈの条件下で恒温槽を用いてアフターべークを行った。
○ 初期導通試験について
上記のように作製した複数の半導体装置において、接合後、即ち、アフターベーク後に電気的接合を確認するために導通抵抗を測定した。
○ 半導体チップ回路面へのダメージ調査について
上記のようにして作製した複数の半導体装置において、接合部、即ち、チップ回路面へのダメージ（傷）について確認を行った。
○ 熱サイクル試験について
上記のように作製した複数の半導体装置において、５５℃〜１２５℃の範囲で熱サイクル試験を行った後、各半導体装置における接続点の導通抵抗を各々測定した。
熱サイクル試験は、５５℃での３０分間冷却、室温での１０分間放置、及び、１２５℃での３０分間加熱、を１サイクルとし、このサイクルを各半導体装置に対して５００回繰り返して行った。
熱サイクル試験後の抵抗の上昇が温度サイクル試験前の抵抗に対して１０％以下のものを良品とし、それ以上上昇したものを不良とした。
表２はカプセル膜厚を異にするマイクロカプセル型硬化剤を組み合わせて用いた場合の接合性をサンプル１〜サンプル５について調査した結果を表したものである。
Figure 2008214387
カプセル膜厚の組合せが薄／極厚、薄／厚であるサンプル１及び２は、初期接合性、及び、チップ回路面へのダメージはなく、熱サイクル試験で良好な結果が得られることがわかった。
比較例１及び２
カプセル膜厚が１種類であるマイクロカプセル型硬化剤を用いたこと以外は実施例１と同様にして半導体装置を作製した。比較例に於けるエポキシ樹脂組成物は表１に見られる通りであり、また、本発明の実施例と同様にして各種の試験を行った結果が表２に示されている。
表１及び表２からすると、サンプル１及び２のエポキシ樹脂組成物は、微細ピッチの半導体装置において、良好な接続信頼性を実現していることが看取される。
本発明を実施して半導体装置を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。 従来の技術を実施して半導体装置を作製する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
符号の説明
１ 半導体チップ
１Ａ バンプ
２ 配線基板
２Ａ 電極
３ エポキシ樹脂組成物（接着剤）
４Ａ マイクロカプセルの膜厚が小さいマイクロカプセル型硬化剤
４Ｂ マイクロカプセルの膜厚が大きいマイクロカプセル型硬化剤

Claims (5)

  1. 半導体チップの電極と配線基板の電極とをフリップチップ接続する場合に半導体チップと配線基板との間に介在するエポキシ樹脂組成物に於いて、
    マイクロカプセルの膜厚を異にする複数種類のマイクロカプセル型硬化剤が混合されてなること
    を特徴とするエポキシ樹脂組成物。
  2. 複数種類のマイクロカプセル型硬化剤がマイクロカプセルの膜厚が小さいマイクロカプセル型硬化剤とマイクロカプセルの膜厚が大きいマイクロカプセル型硬化剤であること
    を特徴とする請求項１記載のエポキシ樹脂組成物。
  3. マイクロカプセルの膜厚が小さいマイクロカプセル型硬化剤は、半導体チップと配線基板とを加圧・加熱して接続する際にカプセルが溶解して初期接続を行うことが可能な膜厚をもつこと
    を特徴とする請求項２記載のエポキシ樹脂組成物。
  4. マイクロカプセルの膜厚が大きいマイクロ型硬化剤は、半導体チップと配線基板とを加圧・加熱して接続する際にマイクロカプセルが溶解することなく半導体チップと配線基板との間隙に入り込んで緩衝作用をすることが可能な膜厚をもつこと
    を特徴とする請求項２記載のエポキシ樹脂組成物。
  5. 請求項１記載のエポキシ樹脂組成物が半導体チップと配線基板との間に介在してなること
    を特徴とする半導体装置。
JP2007049808A 2007-02-28 2007-02-28 エポキシ樹脂組成物及びそれを用いた半導体装置 Pending JP2008214387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049808A JP2008214387A (ja) 2007-02-28 2007-02-28 エポキシ樹脂組成物及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049808A JP2008214387A (ja) 2007-02-28 2007-02-28 エポキシ樹脂組成物及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2008214387A true JP2008214387A (ja) 2008-09-18

Family

ID=39834835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049808A Pending JP2008214387A (ja) 2007-02-28 2007-02-28 エポキシ樹脂組成物及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2008214387A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012052051A (ja) * 2010-09-02 2012-03-15 Asahi Kasei E-Materials Corp エポキシ樹脂用硬化剤組成物及び一液性エポキシ樹脂組成物

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001288340A (ja) * 2000-02-01 2001-10-16 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001288340A (ja) * 2000-02-01 2001-10-16 Shin Etsu Chem Co Ltd フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012052051A (ja) * 2010-09-02 2012-03-15 Asahi Kasei E-Materials Corp エポキシ樹脂用硬化剤組成物及び一液性エポキシ樹脂組成物

Similar Documents

Publication Publication Date Title
JP4705748B2 (ja) 半導体装置の製造方法
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
KR20030055130A (ko) 반도체 장치 및 그 제조 방법
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
JP2007208082A (ja) 半導体装置の製造方法
US20100052163A1 (en) Semiconductor device, method of manufacturing same and method of repairing same
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP4521015B2 (ja) 半導体装置の製造方法
JP4620553B2 (ja) 半導体装置の製造方法
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2010177604A (ja) 半導体製造方法及び製造装置
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
WO2010134230A1 (ja) 半導体装置及びその製造方法
JP2008214387A (ja) エポキシ樹脂組成物及びそれを用いた半導体装置
JP2010135501A (ja) 半導体装置の製造方法
JP5245270B2 (ja) 半導体装置及びその製造方法
JP5812123B2 (ja) 電子機器の製造方法
JP4159556B2 (ja) 半導体装置の製造方法及び接着剤
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
CA2786882C (en) Flip-chip mounting structure and flip-chip mounting method
JP4876882B2 (ja) フリップチップ実装方法
JP2008091408A (ja) 半導体装置およびその製造方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2007227557A (ja) 半導体実装体及びその製造方法
JP2008219052A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306