JP2007227557A - 半導体実装体及びその製造方法 - Google Patents

半導体実装体及びその製造方法 Download PDF

Info

Publication number
JP2007227557A
JP2007227557A JP2006045681A JP2006045681A JP2007227557A JP 2007227557 A JP2007227557 A JP 2007227557A JP 2006045681 A JP2006045681 A JP 2006045681A JP 2006045681 A JP2006045681 A JP 2006045681A JP 2007227557 A JP2007227557 A JP 2007227557A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
electrode
semiconductor
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006045681A
Other languages
English (en)
Inventor
Goro Ikegami
五郎 池上
Shunichi Iwanaga
俊一 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006045681A priority Critical patent/JP2007227557A/ja
Priority to US11/709,223 priority patent/US20070194457A1/en
Publication of JP2007227557A publication Critical patent/JP2007227557A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体チップを配線基板にフェイスダウン実装する半導体実装体において、配線基板上の電極パッドと半導体チップの対応する突起電極を重ね合わせ、加熱加圧によって接続する際に、半導体チップの突起電極直下の部分にクラックが発生することのない半導体実装体を提供する。
【解決手段】 複数の突起電極４を有する半導体チップ３と、前記突起電極４に対応する複数の電極パッド５を有する配線基板を対向させ、加熱加圧により前記突起電極４と前記電極パッド５を電気的機械的に接続した半導体実装体１０において、前記半導体チップ３と前記配線基板が液晶ポリマシート１を介して接着されており、前記配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１である。
【選択図】 図１

Description

本発明は、半導体チップを配線基板にフェイスダウン実装した半導体実装体に関し、特に、実装時に発生する半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれ、突起電極に相当する部分のクラック痕の発生を改善した半導体実装体に関するものである。
電子機器の小型化薄型化の要求から、個々の半導体チップをパッケージングせずに半導体チップを配線基板にフェイスダウン実装する、いわゆるフリップチップ実装により配線基板上の実装効率を上げる方法が多用されている。
半導体チップをフェイスダウン実装した半導体実装体の例を、図５を用いて説明する。先ず、図５（ａ）に示すように、加熱装置８を有するステージ７上にポリイミドやガラスエポキシ、セラミック等の材質からなる配線基板２を載せ、配線基板２上の電極パッド５と半導体チップ３の対応する突起電極４を重ね合わせ、加熱加圧によって接続する。次に、図５（ｂ）に示すように、配線基板２と半導体チップ３の間にアンダーフィル樹脂６を流し込み、加熱硬化によって配線基板２と半導体チップ３を接着する。アンダーフィル樹脂６は、図５（ａ）で説明した突起電極４の接続前に配線基板２又は半導体チップ３に塗布しておき、突起電極４の接続と同時に加熱硬化される場合もある。半導体実装体９は、配線基板２の電極パッド５と半導体チップ３の突起電極４が電気的機械的に接合しており、配線基板２と半導体チップ３はアンダーフィル樹脂６によって接着されている。
しかし、前述の半導体実装体及びその製造方法は、配線基板の電極パッドと半導体チップの突起電極を接続する際の加熱加圧に加えアンダーフィル樹脂の加熱硬化の必要があるため、特に配線基板の両面に半導体チップを搭載する場合には、製造工程が多く煩雑でありコスト高となるという問題があった。また、アンダーフィル樹脂が吸収した水分が後の実装時の熱履歴によって膨張し、いわゆるポップコーン現象を引き起こして破壊に至るという問題もあった。
これに対し図６に示すように、配線基板２の半導体チップ３と対向する位置に、貫通孔１２上に半田ボール４ａを載せた液晶ポリマシート１を置き、配線基板２の電極パッド５上に半導体チップ３の表面電極を重ね合わせ、加熱加圧によって前記半導体チップ３の表面電極と前記電極パッド５の電気的機械的接続と、半導体チップ３と配線基板２の接着を同時に行い半導体実装体９を得る方法（特許文献１参照）が開示されている。半導体チップ３と配線基板２の接着に液晶ポリマシート１を用いることにより、工程の簡略化と防湿性、防酸化性を実現している。
また、半導体チップ３と配線基板２の接着に液晶ポリマシート１を用いることに加え、配線基板２にも液晶ポリマを用い、更なる防湿性、防酸化性の改善と高周波特性の改善を図る技術（特許文献２参照）が提案されている。
特開平１１−３０７６８６号公報（第２〜６頁、第１図） 特願２００４−９９４８号（段落００１３〜００１４、第１図）
しかしながら、図６を用いて説明した、前述の半導体チップ３をフェイスダウン実装した半導体実装体９には、次のような残された問題点があった。すなわち、配線基板２が線膨張率の大きいガラスエポキシ銅張り板であるため、半導体チップ３として結晶のもろいＧａＡｓ等の化合物半導体や一定厚さ以下のシリコン半導体を用いると、配線基板２と半導体チップ３の線膨張率の違いから半導体実装体９の反り、半導体チップ３のクラック、突起電極４（４ａ）と電極パッド５の剥がれが発生する場合があった。
また、突起電極を配線基板側に形成し、配線基板上の突起電極と半導体チップの対応する電極パッドを重ね合わせ、加熱加圧によって接続する際にも、上記と同様に、配線基板２と半導体チップ３の線膨張率の違いから半導体実装体９の反り、半導体チップ３のクラック、突起電極４（４ａ）と電極パッド５の剥がれが発生する場合があった。
さらにまた、図５を用いて説明した方法で、半導体チップ３と配線基板２の線膨張率を近づけるため、配線基板２としてセラミック配線基板を用いた場合には、加圧時のセラミックの変形量が小さいため、配線基板２上の電極パッド５と半導体チップ３の対応する突起電極４を重ね合わせ、加熱加圧によって接続する際に、半導体チップ３の突起電極４直下の部分に圧力が集中し、半導体チップ３の裏面にまで至るクラック痕が発生する場合があった。
本発明の課題は、半導体チップを配線基板にフェイスダウン実装する半導体実装体において、配線基板上の電極パッドと半導体チップの対応する突起電極を重ね合わせ、加熱加圧によって接続する際に、半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれ、突起電極に相当する部分のクラック痕が発生することのない半導体実装体を提供することである。
また、本発明の課題は、半導体チップを配線基板にフェイスダウン実装する半導体実装体において、配線基板上の突起電極と半導体チップの対応する電極パッドを重ね合わせ、加熱加圧によって接続する際に、半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれ、突起電極に相当する部分のクラック痕が発生することのない半導体実装体を提供することである。
本発明によれば、複数の突起電極を有する半導体チップと、前記突起電極に対応する複数の電極パッドを有する配線基板を対向させ、加熱加圧により前記突起電極と前記電極パッドを電気的機械的に接続した半導体実装体において、前記半導体チップと前記配線基板が液晶ポリマシートを介して接着されており、前記配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板である半導体実装体が提供される。
また、本発明によれば、複数の電極パッドを有する半導体チップと、前記電極パッドに対応する複数の突起電極を有する配線基板を対向させ、加熱加圧により前記電極パッドと前記突起電極を電気的機械的に接続した半導体実装体において、前記半導体チップと前記配線基板が液晶ポリマシートを介して接着されており、前記配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板である半導体実装体が提供される。
さらに、本発明によれば、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板の半導体チップと対向する位置に液晶ポリマシートを載せる工程と、前記配線基板の電極パッド上に半導体チップの突起電極を重ね合わせる工程と、加熱加圧によって前記突起電極が前記液晶ポリマシートを貫通し、前記突起電極と前記電極パッドの電気的機械的接続と、前記半導体チップと前記配線基板の接着とを同時に行う工程と、を含む半導体実装体の製造方法が提供される。
また、本発明によれば、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板の半導体チップと対向する位置に液晶ポリマシートを載せる工程と、前記配線基板の突起電極上に半導体チップの電極パッドを重ね合わせる工程と、加熱加圧によって前記突起電極が前記液晶ポリマシートを貫通し、前記突起電極と前記電極パッドの電気的機械的接続と、前記半導体チップと前記配線基板の接着とを同時に行う工程と、を含む半導体実装体の製造方法が提供される。
本発明によれば、前記半導体チップと前記配線基板が液晶ポリマシートを介して接着されているとともに、配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板であるので、半導体チップと配線基板の間に介在する液晶ポリマシートがその加熱溶融時に圧力を分散するため、突起電極の周辺への応力集中が軽減され、半導体チップの突起電極直下の部分、又は、半導体チップの突起電極に相当する部分の裏面にクラック痕が発生することがない。
本発明によれば、半導体チップの突起電極直下の部分、又は、半導体チップの突起電極に相当する部分の裏面にクラック痕が発生することがないという優れた産業上の効果を奏し得る。
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
本発明の第１の実施形態である半導体実装体（請求項１に対応）は、図１に示すように、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の電極パッド５と半導体チップ３の突起電極４が電気的機械的に接合しており、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１と半導体チップ３が液晶ポリマシート１を介して接着されている。半導体チップと配線基板が液晶ポリマシートを介して接着されており、配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板であることが、本発明の半導体実装体の特徴である。
図１に示した本発明の第１の実施形態である半導体実装体の製造方法（請求項５に対応）は、図２（ａ）〜（ｂ）に示すように、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の半導体チップ３と対向する位置に液晶ポリマシート１を載せ、半導体チップとの線膨張率の差がガラスエポキシ基との差板より小さい配線基板１１の電極パッド５上に半導体チップ３の突起電極４を重ね合わせ、加熱加圧によって前記突起電極４が前記液晶ポリマシート１を貫通し、前記突起電極４と前記電極パッド５の電気的機械的接続と、半導体チップ３と半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の接着を同時に行う。
本発明の第２の実施形態である半導体実装体（請求項２に対応）は、図３に示すように、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の突起電極４と半導体チップ３の電極パッド５が電気的機械的に接合しており、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１と半導体チップ３が液晶ポリマシート１を介して接着されている。半導体チップと半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板が液晶ポリマシートを介して接着されており、配線基板が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板である点は第１の実施形態と同じであるが、突起電極４が半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１上に形成されており、電極パッド５が半導体チップ３上に形成されている点が第２の実施形態の半導体実装体の特徴である。
図３に示した本発明の第２の実施形態である半導体実装体の製造方法（請求項６に対応）は、図４（ａ）〜（ｂ）に示すように、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の半導体チップ３と対向する位置に液晶ポリマシート１を載せ、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の突起電極４上に半導体チップ３の電極パッド５を重ね合わせ、加熱加圧によって前記突起電極４が前記液晶ポリマシート１を貫通し、前記突起電極４と前記電極パッド５の電気的機械的接続と、半導体チップ３と半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の接着を同時に行う。
上記２つの実施形態において、半導体チップ３と半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１を対向させ、加熱加圧により電極パッド５と突起電極４を電気的機械的に接続する際に、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１を配線基板として用いているため、半導体実装体１０の反り、半導体チップ３のクラック、突起電極４と電極パッド５の剥がれが発生することがない。また、半導体チップ３と半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板１１の間に介在する液晶ポリマシート１がその加熱溶融時に圧力を分散するため、突起電極４の周辺への応力集中が軽減され、半導体チップ３の突起電極４直下の部分、又は、半導体チップ３の突起電極４に相当する部分の裏面にクラック痕が発生することがない。
また、液晶ポリマ分子は、直鎖のＣ−Ｃ結合を持たないため、結合の回転によって分子形状が変化することがなく、力が加わると流れ方向に分子が並ぶ性質があることが知られている。このため、液晶ポリマシート１は、その加熱溶融時に突起電極４によって貫通される際に、力が加わると見かけの溶融粘度が急激に下がり、突起電極４によって容易に貫通されるため、電極パッド５と突起電極４の間に残存して電気的機械的な接続を阻害することがない。
第１の実施形態の実施例としては、１．０５ｍｍ×１．６ｍｍ、厚さ５５μｍ（うち厚さ２５μｍは、裏面電極の金めっき）のＧａＡｓ半導体チップと、１１ｍｍ×１６ｍｍ、厚さ１ｍｍのセラミック配線基板と、厚さ５０μｍの株式会社クラレ製Ｖｅｃｓｔａｒ（登録商標）ＦＡタイプ液晶ポリマシートを用い、フリップチップボンダでツール温度３００℃、ステージ温度２５０℃、加圧時間３０秒の条件設定で、液晶ポリマシート有りと無しの場合について、１バンプ（突起電極）当りの荷重を１０〜６０ｇの範囲で１０ｇずつ変えてフリップチップ実装を行い、半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれ、突起電極に相当する部分のクラック痕の有無を確認した。
その結果、液晶ポリマ無しの場合には、加重が３０ｇ／バンプ以上の場合に、バンプ直下のチップ裏面にクラック痕が確認されるのに対し、液晶ポリマ有りの場合には、全ての荷重条件でクラック痕の発生は見られなかった。また、半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれについては、セラミック配線基板を使用したことにより、液晶ポリマの有無にかかわらず発生が見られなかった。
本発明に好適な半導体チップの厚さは、２０〜８０μｍである。チップ厚さが２０μｍに満たないと半導体チップとしての加工が困難で実用的でない。また、８０μｍを超えると前記クラックが発生することがないため、本発明の課題自体が生じない。
液晶ポリマシートは、比較的高融点である全芳香族系液晶ポリマが、フリップチップ実装温度よりやや低い融点を持つため好ましく、実装温度により市販の品から適宜選択可能である。
本発明によれば、半導体チップと半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板を対向させ、加熱加圧により電極パッドと突起電極を電気的機械的に接続する際に、半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板を配線基板として用いているため、半導体実装体の反り、半導体チップのクラック、突起電極と電極パッドの剥がれが発生することがない。また、半導体チップと半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板の間に介在する液晶ポリマシートがその加熱溶融時に圧力を分散するため、突起電極４の周辺への応力集中が軽減され、半導体チップの突起電極直下の部分、又は、半導体チップの突起電極に相当する部分の裏面にクラック痕が発生することがない。
尚、本発明の半導体実装体は、上記の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
本発明の半導体実装体の実施形態を示す断面図。 （ａ）〜（ｂ）本発明の半導体実装体の製造方法を示す断面図。 本発明の半導体実装体の別の実施形態を示す断面図。 （ａ）〜（ｂ）本発明の半導体実装体の別の製造方法を示す断面図。 （ａ）〜（ｂ）従来の半導体実装体の製造方法を示す断面図。 従来の半導体実装体の別の実施形態を示す断面図。
符号の説明
１ 液晶ポリマシート
２ 配線基板
３ 半導体チップ
４ 突起電極
４ａ 半田ボール
５ 電極パッド
６ アンダーフィル樹脂
７ ステージ
８ 加熱装置
９ 半導体実装体
１０ 半導体実装体
１１ 半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板
１２ 貫通孔

Claims (6)

  1. 複数の突起電極を有する半導体チップと、前記突起電極に対応する複数の電極パッドを有する配線基板を対向させ、加熱加圧により前記突起電極と前記電極パッドを電気的機械的に接続した半導体実装体において、前記半導体チップと前記配線基板が液晶ポリマシートを介して接着されており、前記配線基板が、前記半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板であることを特徴とする半導体実装体。
  2. 複数の電極パッドを有する半導体チップと、前記電極パッドに対応する複数の突起電極を有する配線基板を対向させ、加熱加圧により前記電極パッドと前記突起電極を電気的機械的に接続した半導体実装体において、前記半導体チップと前記配線基板が液晶ポリマシートを介して接着されており、前記配線基板が、前記半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板であることを特徴とする半導体実装体。
  3. 請求項１又は２記載の半導体実装体において、前記半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい前記配線基板がポリイミドまたはセラミックからなることを特徴とする半導体実装体。
  4. 請求項１又は２記載の半導体実装体において、前記半導体チップの厚さが２０〜８０μｍであることを特徴とする半導体実装体。
  5. 半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板の半導体チップと対向する位置に液晶ポリマシートを載せる工程と、前記配線基板の電極パッド上に半導体チップの突起電極を重ね合わせる工程と、加熱加圧によって前記突起電極が前記液晶ポリマシートを貫通し、前記突起電極と前記電極パッドの電気的機械的接続と、前記半導体チップと前記配線基板の接着とを同時に行う工程と、を含むことを特徴とする半導体実装体の製造方法。
  6. 半導体チップとの線膨張率の差がガラスエポキシ基板との差より小さい配線基板の半導体チップと対向する位置に液晶ポリマシートを載せる工程と、前記配線基板の突起電極上に半導体チップの電極パッドを重ね合わせる工程と、加熱加圧によって前記突起電極が前記液晶ポリマシートを貫通し、前記突起電極と前記電極パッドの電気的機械的接続と、前記半導体チップと前記配線基板の接着とを同時に行う工程と、を含むことを特徴とする半導体実装体の製造方法。
JP2006045681A 2006-02-22 2006-02-22 半導体実装体及びその製造方法 Pending JP2007227557A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006045681A JP2007227557A (ja) 2006-02-22 2006-02-22 半導体実装体及びその製造方法
US11/709,223 US20070194457A1 (en) 2006-02-22 2007-02-22 Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045681A JP2007227557A (ja) 2006-02-22 2006-02-22 半導体実装体及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007227557A true JP2007227557A (ja) 2007-09-06

Family

ID=38427365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045681A Pending JP2007227557A (ja) 2006-02-22 2006-02-22 半導体実装体及びその製造方法

Country Status (2)

Country Link
US (1) US20070194457A1 (ja)
JP (1) JP2007227557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法

Also Published As

Publication number Publication date
US20070194457A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR20030055130A (ko) 반도체 장치 및 그 제조 방법
JP2011222555A (ja) 半導体チップ内蔵配線基板の製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2011082287A (ja) 半導体装置及びその製造方法
JP2011222553A (ja) 半導体チップ内蔵配線基板及びその製造方法
JP2014060241A (ja) 半導体装置の製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2021048195A (ja) 半導体装置及び半導体装置の製造方法
JP2013058606A (ja) 半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2012015239A (ja) 部品内蔵配線基板
JP3705159B2 (ja) 半導体装置の製造方法
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP2007227557A (ja) 半導体実装体及びその製造方法
WO2008072491A1 (ja) Ｉｃチップ実装パッケージ及びその製造方法
JP2009252799A (ja) 半導体装置の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
WO2010134230A1 (ja) 半導体装置及びその製造方法
WO2017043480A1 (ja) 半導体パッケージ
JP4972968B2 (ja) 半導体装置及びその製造方法
JP2006245104A (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP5343932B2 (ja) 半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705