TW201108308A - Manufacturing method of semiconductor device and semiconductor device - Google Patents

Manufacturing method of semiconductor device and semiconductor device Download PDF

Info

Publication number
TW201108308A
TW201108308A TW099107548A TW99107548A TW201108308A TW 201108308 A TW201108308 A TW 201108308A TW 099107548 A TW099107548 A TW 099107548A TW 99107548 A TW99107548 A TW 99107548A TW 201108308 A TW201108308 A TW 201108308A
Authority
TW
Taiwan
Prior art keywords
plate
component substrate
semiconductor device
substrate
holes
Prior art date
Application number
TW099107548A
Other languages
English (en)
Inventor
Hiroshi Asami
Masaki Hatano
Akihiro Morimoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201108308A publication Critical patent/TW201108308A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

201108308 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體裝置的製造方法，以及一 種利用該製造方法製造之半導體裝置。 【先前技術】 近來，半導體裝置，如影像感應器（以下稱爲影像感 應裝置），更詳細說是互補金氧半導體影像感應器（ Complimentary Metal Oxide Semiconductor)與電容親合 (Charge Coupled Device)影像感應器，已被廣泛地使用 〇 爲了提高影像感應器的敏銳度，一種有效的例子是使 用絕緣層上覆矽之基板，並以無遮蔽的方式在該表面配置 測光感應器。然而，値得注意的是，當利用磨光或矽蝕刻 以使該測光感應器暴露出來時，該基板之厚度將薄至20μιη 以下，該厚度使得處理（特別是在基板處理）困難。在這 情況下，爲了達到使測光感應器暴露出來之配置，一種被 採用的製造方法是，在薄化該絕緣層上覆矽基板之前，薄 化板狀支撐材料（例如玻璃或砂）並以樹脂黏著劑黏著至 該絕緣層上覆矽之基板。上述描述的製造方法’已被揭露 在例如】？-八-2003-171624，1?-八-2005-191550，】卩-八-2004-311744°
【發明內容】 -5- 201108308 更小更亮影像感測器一直是科技業界追求的方向。爲 了落實縮小尺寸與減輕重量之目標，一種有效的方法是在 該感應器接收光源面的背面形成外部電極，以使在感應器 背面（感應器底部表面）的訊號也可被接收到。 然而，利用薄化技術將板狀支撐材料黏著至絕緣層上 覆矽之基板，進而組裝成影像感測器的案例中，想要直接 將板狀支撐材料表面之電極延伸拉出該表面，是非常不容 易的。 又若在電極沒有被延伸拉出板狀支撐材料表面的狀況 ，感應器僅得以導線接合而得以運作。據此，確保連接端 點區域正常連接是非常重要的》因此，與形成有外部接點 的案例相比起來，獲得較小的感應器變得比較困難。以致 於理論產出量大幅下降，並導致生產成本增加。 因此當板狀支撐材料層壓出該絕緣層上覆矽之基板後 ，利用在該板狀支撐材料層鏊孔，可使該些端點被延伸拉 出該板狀支撐材料之表面。然而，當該孔在該板狀支撐材 料被鑿出後，與板狀支撐材料相接的該絕緣層上覆矽之基 板係容易受到負面影響。詳細的說，該負面影響有能是在 該絕緣層上覆砂之基板鑿孔時，或該光學零件，例如晶片 型彩色濾光片（下文中簡稱爲OCCF )形成於該該絕緣層 上覆矽之基板時，所產生的熱影響或髒污。 因此，有必要提供一種半導體裝置製造方法，不僅在 使用板狀支撐材料確保該組件基板之強度的前提下，以延 伸拉出板狀支撐材料的接點之方式，達到縮小尺寸並減少 201108308 重量’並且可以避免在該板狀支撐材料的接點延伸拉出過 程中’對該組件基板與該半導體裝置所產生的負面影響。 根據本發明之實施例’以下提供一種半導體裝置的製 造方法，包含以下步驟：形成一半導體裝置的組件基板， 複數個電極極板係設置於該組件基板的一表面上；於一用 以加強該組件基板的板狀支撐材料上形成複數個通孔，並 於該些通孔塡滿導電材料：以及接合該組件基板與該板狀 支撐材料，其中’該接合方式係使該些位於該組件基板表 面的電極極板與該些塡滿於該些通孔中的導電材料互相電 性連接之方式爲之。 依據上述該半導體裝置的製造方法，該半導體裝置的 組件基板將因該板狀支擦材料接合於該組件基板之步驟而 強化結構性。並且’不僅該板狀支撐材料形成有複數通孔 ’且該板狀支撐材料上的複數通孔中塡充導電材料，因此 透過該導電材料可使該導電端點延伸拉出該板狀支撐材料 之表面。再者’因爲該連接步驟是在該形成板狀材料步驟 之後’在該板狀支撐材料上形成通孔的影響與塡充該導電 材料的影響將不會影響到該組件基板與該板狀支撐材料之 結合。 根據本發明所揭露的實施例，在以板狀支撐材料確保 該組件基板強度之前提下，利用延伸出該板狀支撐材料表 面的連接點，將可使該半導體裝置變得更小更亮。再者， 該連接點延伸出的方法應用在該板狀支撐材料的這個技術 ’並不會對該組件基板造成任何壞處。因此，本發明所掲 201108308 露的技術可以提高產量，降低生產成本，增加該半導體裝 置的生產良率與品質，此外相較於習知技術更能提供另一 種製造方法之選擇。 【實施方式】 以下，根據本發明的實施例並參閱圖示，將描述一種 半導體裝置的製造方法與一種半導體裝置。 「半導體裝置製作方法的基本程序」 首先，將描述一種半導體裝置的製造方法。 所示之第1A圖至第1H圖與第2A圖至第2E圖係根據本 發明的實施例，描述一種半導體製作方法的具體範例。這 些圖示揭露一種互補金氧半導體影像感應器的製作流程作 爲該半導體裝置的範例。 如第1 A圖所示，當該互補金氧半導體影像感應器製作 完成時，準備一個絕緣層上覆矽基板11。 接下來，如第1B圖所示，以該絕緣層上覆矽基板11形 成該互補金氧半導體影像感應器的組件基板1 2 ^ 該組件基板12用以形成測光感應器13、佈線層14等。 再者，複數個電極極板15電性連接測光感應器13、佈線層 14，並汲取來自該組件基板12表面（圖示中，上表面）的 訊號。舉例來說，該電極極板15可能係以厚度5μιη的銅金 屬製作的。再舉一實施例，複數凸塊16係以厚度2μηι的錫 製作於該電極極板15上。 201108308 換言之，這階段的製作步驟是設置複數個電極極板15 與複數凸塊16於絕緣層上覆矽基板11上，以形成該互補金 氧半導體影像感應器的組件基板1 2。但由於上述這些流程 係形成該組件基板1 2的習知技術，因此省略上述細節之描 述。 誠如第1 C圖所示，形成上述該組件基板1 2的步驟後， 準備一用以加強該組件基板1 2的板狀支撐材料2 1。舉例來 說，該板狀支撐材料21得係厚度5 5 0μηι的矽基板。 誠如第1D圖所示，當準備該板狀支撐材料21後，在該 板狀支撐材料2 1上形成複數通孔22。値得注意的是，該複 數通孔22是非貫穿通孔。而該複數通孔22的形成位置係對 齊該組件基板1 2的複數個電極極板1 5。更詳細地舉例說， 該複數通孔22的直徑是30μηι，深度在170μιη至200μηι之間 〇 誠如第1Ε圖所示，該複數通孔22形成後，塡充導電材 料23至該複數通孔22裡。詳細的說，係以熱氧膜薄製法形 成一層厚度120nm的二氧化矽薄膜，於該板狀支撐材料21 表層與該複數通孔22內。更詳細的例子係鑛厚度2〇〇nm的 鈦或厚度350 nm的銅爲種子金屬。而該以銅作爲塡充金屬 ，將其塡充入該複數通孔22’並形成一厚度10 μηι的銅層在 其表層。再舉一例，係以Sn3Ag形成一層厚度ΙΟμπι的焊接 層24在該導電材料23上。 因此，得消除焊接阻抗’並以一種液態消除種子金屬 法排除該種子金屬。 -9- 201108308 換言之，以上步驟是在板狀支撐材料21中形成複數非 貫穿通孔22，以強化該組件基板12，並塡充該導電材料23 在該通孔22內。該形成板狀支撐材料21的步驟可在形成該 上述組件基板1 2的步驟之後；或在形成該上述組件基板1 2 的步驟之前；抑或與形成該上述組件基板12的步驟同時進 行。 誠如第1F圖所示，在該互補金氧半導體影像感應器的 組件基板12形成後，且板狀支撐材料21中的複數通孔22塡 充該導電材料23後，連接該組件基板12與該板狀支撐材料 21。該連接方式係以該些組件基板I2的複數電極極板15與 該板狀支撐材料21的通孔22內的導電材料23互相電性連接 。更詳細的說，當該些電極極板15與該導電材料23互相背 向連接時，以融化該些電極極板上的凸塊16與該導電材料 23的焊接層24之方式，使該組件基板12與該板狀支撐材料 2 1互相連接。 換言之，以上步驟是連接該組件基板12與該板狀支撐 材料21，以確保該些組件基板12的複數電極極板15與該板 狀支撐材料21內的導電材料23之間互相電性連接。 舉例來說，該組件基板12與該板狀支撐材料21的連接 可於攝氏溫度260度下，以無殘渣熱熔方式實施之。另― 例，該連接可於等離子熱溶爐中，以移除氧化薄膜的方式 實施之。 再舉一例，係在該組件基板12與該板狀支撐材料21連 接後，以加熱至攝氏溫度220度之銅擴散方式形成一厚度 -10- 201108308 爲ΙΟμηι的介面合金共化物（熔點大於等於攝氏溫度35〇度 )至該連接部。 .於此例中，該Sn3Ag係用以形成該焊接層24，且以介 面合金共化物生成之方式提高該熔點。然而，另一可使用 的例子是以Au20Sn或Snln的低溫（例如攝氏175度）焊接 層實施之。 接下來’誠如第1G圖所示，以絕緣樹脂材料31塡充至 該組件基板1 2與該板狀支撐材料2 1之間的空隙中。舉例來 說，該組件基板1 2與該板狀支撐材料2 1之間的空隙寬度是 1 Ομηι。再舉一例’該塡充至該微小縫隙之絕緣樹脂材料3 j 係熱塑性絕緣樹脂材料。更具體來說，以一種熔點爲攝氏 2 度的熱塑性氟化絕緣樹脂材料作爲該熱塑性絕緣樹脂 材料，且該熱塑性氟化絕緣樹脂材料於攝氏溫度3 0 0度的 環境下爲低黏性較合適。該熱塑性氟化絕緣樹脂材料係以 真空塡充至該組件基板12與該板狀支撐材料21之間的空隙 中後，並該熱塑性氟化絕緣樹脂材料修補空隙。 以下將詳細地描述之，當該絕緣樹脂材料3 1塡充至該 組件基板1 2與該板狀支撐材料2 1之間的空隙中，須以—外 部牆部分41環繞該絕緣樹脂材料31的塡充區域。更具體的 說’填充該絕緣樹脂材料31前，先實施一形成該環繞於該 絕緣樹脂材料31的外部牆部分41的實施步驟。該塡充絕緣 樹脂材料31係以形成外部牆部分41的外牆形成步驟實施之 °以下將詳細描述該外部牆部分形成步驟。 誠如第1 Η圖所示，塡充該絕緣樹脂材料3 1後，拋光或„1 s -11 - 201108308 矽蝕刻之方式係被採用於該組件基板12與該板狀支撐材料 2 1的連接中，以使該測光感應器1 3顯露出來。於此舉一例 ，該組件基板12的厚度係7μιη至ΙΟμπι之間。 接下來，誠如第2 Α圖所示，提供一如彩色濾光片及晶 片型透鏡（下文中簡稱爲OCL )的光學零件32，覆蓋該測 光感應器13的暴露面。 再者，誠如第2B圖所示，將一封蓋玻璃33設置在該感 應器的光源接收部，以覆蓋該光學零件32上表面。 換句話說，在上述描述之該連接步驟後，係實施覆蓋 複數個光學元件在組件基板12之上。又因形成該複數個光 學元件之步驟係熟習本領域之專業人士可輕易得知的技術 ，因此省略細節的描述。 以下，誠如第2C圖所示，薄化該板狀支撐材料2 1，使 該塡充於該些非貫穿通孔22的導電材料23暴露出來。更詳 細地舉例描述，以溶解拋光外凸於該板狀支撐材料21的矽 ’進而使該些非貫穿通孔22的導電材料23暴露於該感應器 光源接受面的背面（即該圖中所示之底面）。再舉例說， 該暴露之導電材料的直徑是30μιη至ΙΟΟμιη。 誠如第2D圖所示，上述該暴露步驟後，形成一絕緣樹 脂材料層34在該板狀支撐材料21的暴露側。再舉例說，該 板狀支撐材料21包含該絕緣樹脂材料層34的厚度是100 μηι 至 1 5 0 μηι。 再者，誠如第2Ε圖所示，利用低溫SnBi基板焊接形成 複數個外部接收端35至該導電材料23的暴露部分。 -12- 201108308 該外部接收端3 5係以其他習知技術形成之。舉例來說 ，除了該電鍍方法外，該外部接收端35可以例如合金焊接 製程，或印刷電路製程，抑或是剝離製程形成之。 「塡充該絕緣樹脂材料的程序」 以下將詳細描述一種塡充絕緣樹脂材料3 1至該組件基 板I2與該板狀支撐材料21之間的空隙中的方法。 誠如第3A圖與第3B圖所示之，該絕緣樹脂材料塡充後 ，將使用該外牆。 上述已描述過的互補金氧半導體影像感應器的製作過 程中，該外牆形成步驟係於該塡充絕緣樹脂材料3〗的步驟 之前。 舉例來說，誠如第3 A圖所示之，在該外牆形成步驟中 ’該外部牆部分4 1包圍該絕緣樹脂材料3 1的塡充區域，且 形成該絕緣樹脂材料3 1的局部開口。該外部牆部分4丨形成 材料與其外觀沒有具體限制。 再舉一例，誠如第3B圖所示之，當該外部牆部分41形 成後’對應於該組件基板1 2之分別的形成位置，提供—固 定強化骨架42以作爲強化材料，直到該絕緣樹脂材料3丨被 塡充完成。 該外部牆部分4 1形成後，在實施塡充該絕緣樹脂材料 3 1的步驟中’係經由該外部牆部分4丨開口注入該低黏態絕 緣樹脂材料3 1。本例中’該絕緣樹脂材料3丨的外緣塡充區 域係被該外部牆部分4 1所包圍。因此，即便當該組件基板 -13- 201108308 12與該板狀支撐材料21之間的空隙是狹長的，該經由該外 部牆部分4 1開口注入之低黏態絕緣樹脂材料3 1將因毛細作 用由四面八方穿透進入該塡充區域，而不僅受限於地心引 力。 以該外部牆部分41包圍該絕緣樹脂材料31塡充區域之 方式時，當該絕緣樹脂材料3 1塡充於該組件基板丨2與該板 狀支撐材料2 1間的空隙中，該絕緣樹脂材料3 1係係穿透進 入至該塡充區域。以此，而使塡充該絕緣樹脂材料31之實 施方式成爲可執行的方法。 「配置該半導體裝置之範例」 利用上述製造方式製造的互補金氧半導體影像感應器 之配置將描述於第2E圖。 誠如第2E圖所示，利用上述製造方式所製造的互補金 氧半導體影像感應器，係使該板狀支撐材料21連接至該以 作爲絕緣層上覆矽基板形成之組件基板1 2。於此可知，即 便當該組件基板1 2在該製作過程中必須薄化，由於該組件 基板12係以該板狀支撐材料21強化之，因此將使該組件基 板12得以輕易處理。 並且，雖然該利用上述製造方式製造的互補金氧半導 體影像感應器係將該板狀支撐材料2 1連接至該組件基板1 2 之方式製作，該外部接收端35係形成於該感應器的光接收 面的背面，換言之，係形成於該板狀支撐材料21的底面。 該複數個外部接收端3 5係通過該板狀支撐材料21中的通孔 -14 - 201108308 22與導電材料23，電性連接該組件基板I2的複數個電極極 板15。因此，當該板狀支撐材料21連接時，於該板狀支撐 材料2 1上傳輸的訊號可被更輕薄短小的影像感測器有效率 地接收之。 更進一步說，該利用上述製造方式製造的互補金氧半 導體影像感應器，係在該板狀支撐材料21上形成該複數通 孔22 ’且該導電材料23已灌注至該些通孔22後，以將該板 狀支撐材料21連接至該組件基板12之方式製造的。換言之 ，在該組件基板12與該板狀支撐材料21連接後，一層用以 連接該組件基板12上的電極極板I5與該板狀支撐材料21中 的導電材料2 3的連接構件係插入於其之間。更詳細地說， 複數凸塊16與該焊接層24係用以作連接構件而插入其中。 據此，在配置有該連接構件的互補金氧半導體影像感 應器中，當訊號在該板狀支撐材料21裡傳遞時，在該板狀 支撐材料21通孔22中，以及塡充於該通孔22的導電材料23 中之作用將不會影響到該組件基板1 2端。更詳細地說，例 如在該通孔22製造過程中與該導電材料23塡充過程等製造 過程中，可能出現的熱干擾、雜質干擾、抑或化學干擾， 將不會影響到該組件基板12與該位於其上的光學零件32。 與本發明實施例不同的，該板狀支撐材料相關的製作 技術係僅以樹脂黏劑薄化之，該製作過程係僅侷限在以樹 脂膠黏熱阻實施之。另一方面，當以插入該連接構件作爲 配置方式實施連接時，根據本實施例進行板狀支撐材料2 j 連接作業時的作業溫度範圍，與以習知技術進行連接作業， -15- 201108308 的作業溫度範圍相比起來，以本實施例進行的作業溫度範 圍可大幅擴大。 再者，該些利用干擾技術連接的部分與該組件基板u 及該板狀支撐材料21係分開的。因此，即便當該連接單元 與該導電材料23的熱擴張共同效應與該組件基板12與該板 狀支撐材料21的熱擴張共同效應不同，該組件基板12的基 礎材料在與該板狀支撐材料21連接後，將不會經歷過令人 注意的變形。 誠如以上所述，根據本發明實施例所示的該互補金氧 半導體影像感應器之配置組態，可在確保該組件基板1 2與 該板狀支撐材料21之強度的前提下，利用延伸拉出該板狀 支撐材料21終端的方法，達到縮減尺寸與重量之功效。此 外’即便在本案例中，該終端延伸拉出之過程並不會對該 組件基板1 2產生不良的影響。 回歸前述，根據本發明所示之實施例，因爲該組件基 板12與該板狀支撐材料21係以干擾該互補金氧半導體影像 感應器配置之方式連接而成的，因此從理論上來說，與習 知技術相比起來，採用本發明之技術後，在該製程費用、 該製造產量、該選擇製造方式的自由度、與該可靠度之效 益都能提昇。 特別在該連接單元上的配置被干擾時，利用在該板狀 支撑材料21上形成該些非貫穿通孔22，並在該組件基板12 與該板狀支撐材料21連接後’薄化該板狀支撐材料以使該 導電材料23露出，並可獲得下列優點。該優點是由於該起 -16- 201108308 通孔22係非貫穿通孔，因此可將該通些通孔22內部金屬與 該板狀支撐材料2 1連接過程中所產生之汙染抑制到較低的 水準。再者，相較於該些通孔22是貫穿通孔的情況，若該 板狀支撐材料21薄化前的厚度較厚或該些通孔22的直徑較 小’該些通孔22會比較容易製作。 在插入該連接單元的配置狀況下，以塡充該絕緣樹脂 材料3 1至該組件基板丨2與該板狀支撐材料2丨間的空隙之方 法’可獲得下列優點。由於與該連接單元連接的點出現在 該些表面抽出的端點上’且該間隙塡充了該些低彈性的絕 緣樹脂材料3 1 ’相較於習知技術中僅以樹脂黏著劑作爲薄 片層’本發明所揭露的技術可降低扭曲現象，且該組件基 板12薄化後各方位的扭曲程度也可減低—半。並且，相較 於該間隙沒有_充該絕緣樹脂材料31的情況下，由於該間 隙受到該絕緣樹脂材料3 1塡充之影響，可預期到本發明實 施例會有更好的防撞效果。因此，即可大福增加該互補金 氧半導體影像感應器的機械強度。再者，因爲該樹脂黏著
本實施例中，
-17- 201108308 本實施例中，複數個固定強化骨架42係附 牆部分4 1，以提供足夠的機械強度，泜抗於投 產生的機械衝擊。進而確保各該感應器於該投 會發生任何問題。 上述已揭露一實用且適合的範例作爲本發 。但上述該實施例並非用以限制本發明。 例如，本發明中的半導體裝置係以該互補 影像感應器爲例。然而，除了該互補金氧半導 器外，任何利用所謂半導體製程製造出的半導 能百分之百地適用於本發明所揭露的實施例中 得注意的是，誠如上述該互補金氧半導體影像 施例中，該些暴露於該組件基板1 2上的光學零 色濾光片或晶片型透鏡，較容易受到熱的影響 量避免本實施例中的該光學零件32受到熱影響 本發明產品的高品質、高耐用性、與高結構穩 此外，應注意的是，上述形成各物品與元 揭露本發明實施例的範例之一，上述實施例並 本發明。 更適切的說，本發明非受上述內容的限制 脫離本發明精神範圍的前提下，揭露必要之手 本發明內容亦於2009年3月30日以專利申丨 08 1 〇97乙案，揭露於日本專利機構。該揭露書 容亦可用以對照或補充本案。 熟習本領域技術之人員依照上述發明實施 加於該外部 擲過程中所 擲過程中不 明的實施例 金氧半導體 體影像感應 體裝置，都 。然而，値 感應器的實 件3 2，如彩 。因此，盡 ，自可確保 定性。 件警示詳細 非用以限制 ，謹是在不 没。 靑號 JP2009- 所揭露之內 例可輕易了 -18- 201108308 解本發明所揭露的內容，並根據本發明所列出之必要步驟 與元件，即可變化、結合、拆分出其他實施方式。因此， 本發明所包含之權利範圍應以下列申請專利範圍所列爲準 【圖式簡單說明】 第1 A圖至第1 Η圖係用以描述本發明實施例所揭露的 半導體裝置製造方法之（前半）步驟； 第2Α圖至第2Ε圖係用以描述本發明實.施例所揭露的半 導體裝置製造方法之（後半）步驟；以及 弟3Α圖至桌3Β圖係用以描述該以一絕緣樹脂材料塡充 一外牆部的範例。 【主要元件符號說明】 Π :絕緣層上覆矽基板 1 2 :組件基板 1 3 :測光感應器 Μ :佈線層 1 5 :電極極板 1 6 :凸塊 21 :板狀支撐材料 22 :通孔 23 :導電材料 24 :焊接層 -19 - 201108308 3 1 :絕緣樹脂材料 3 2 :光學零件 3 3 :封蓋玻璃 34 :絕緣樹脂材料層 3 5 :外部接收端 4 1 :外部牆部分 42 :固定強化骨架

Claims (1)

  1. 201108308 七、申請專利範圍： 1. 一種半導體裝置之製造方法，包含以下步驟： 形成一半導體裝置的組件基板，複數個電極極板係設 置於該組件基板的一表面上； 於一用以加強該組件基板的板狀支撐材料上形成複數 個通孔，並於該些通孔塡滿導電材料；以及 接合該組件基板與該板狀支撐材料，使得該接合方式 係使該些位於該組件基板表面的電極極板與該些塡滿於該 板狀支撐材料中之該些通孔中的導電材料互相電性連接之-方式爲之。 2. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中該些通孔係複數個非貫穿孔，且該製造方法包含 以下步驟： 在該接合步驟後，薄化該板狀支撐材料之一側，以使 塡滿於該些非貫穿通孔的該些導電材料得暴露出來。 3 .如申請專利範圍第1項或第2項所述之半導體裝置之 製造方法，又包含以下步驟： 在已接合的該組件基板與該板狀支撐材料之間的空隙 中，塡入一絕緣樹脂材料；以及 在該塡入該絕緣樹脂材料步驟之前，形成一外部牆部 分環繞於該絕緣樹脂材料之塡充區域。 4.如申請專利範圍第1項或第2項所述之半導體裝置之 製造方法，其中，該半導體裝置係一成像裝置，且該成像 裝置係由一光學零件設置於該組件基板上而成的，又該光t -21 - 201108308 學零件係於該接合步驟後，設置於該組件基板上。 5. 如申請專利範圍第3項所述之半導體裝置之製造方 法，其中，該半導體裝置係一成像裝置，且該成像裝置係 由一光學零件設置於該組件基板上而成的，又該光學零件 係於該接合步驟後，設置於該組件基板上。 6. —種半導體裝置，包含： 一半導體裝置的一組件基板； 設置於該組件基板的一表面上的複數個電極極板； 一用以加強該組件基板的板狀支撐材料； 複數個形成於該板狀支撐材料中的通孔； 塡滿於該些通孔的導電材料；以及 一接合部，其係插入於該些電極極板與該導電材料之 間，且該接合部係用以接合該組件基板與該板狀支撐材料 -22 -
TW099107548A 2009-03-30 2010-03-16 Manufacturing method of semiconductor device and semiconductor device TW201108308A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081097A JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201108308A true TW201108308A (en) 2011-03-01

Family

ID=42783113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107548A TW201108308A (en) 2009-03-30 2010-03-16 Manufacturing method of semiconductor device and semiconductor device

Country Status (5)

Country Link
US (2) US20100244270A1 (zh)
JP (1) JP5572979B2 (zh)
KR (1) KR20100109376A (zh)
CN (1) CN101853792A (zh)
TW (1) TW201108308A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6214132B2 (ja) 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR20130123720A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
WO2014043587A1 (en) * 2012-09-13 2014-03-20 California Institute Of Technology Coherent camera
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US20150261261A1 (en) * 2014-03-14 2015-09-17 Corning Incorporated Sensor embedded in glass and process for making same
CN108122933B (zh) * 2016-11-28 2021-04-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7034997B2 (ja) * 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法
US20220043029A1 (en) * 2020-08-10 2022-02-10 Xcerra Corporation Coaxial probe

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
EP1921648A1 (en) * 2005-08-31 2008-05-14 Matsushita Electric Works, Ltd. Relay device using conductive fluid
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2007115878A (ja) * 2005-10-20 2007-05-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US20100315546A1 (en) * 2007-02-21 2010-12-16 Masashi Saito Imaging Device and Manufacturing method therefor
JP4667408B2 (ja) * 2007-02-23 2011-04-13 富士フイルム株式会社 裏面照射型固体撮像素子の製造方法
US20100052163A1 (en) * 2007-04-27 2010-03-04 Nec Corporation Semiconductor device, method of manufacturing same and method of repairing same
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置

Also Published As

Publication number Publication date
US20100244270A1 (en) 2010-09-30
US20120205817A1 (en) 2012-08-16
JP5572979B2 (ja) 2014-08-20
CN101853792A (zh) 2010-10-06
KR20100109376A (ko) 2010-10-08
JP2010232593A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
TW201108308A (en) Manufacturing method of semiconductor device and semiconductor device
JP5693961B2 (ja) 半導体装置の製造方法
USRE49286E1 (en) Method of making flip chip
US8012798B2 (en) Method of fabricating stacked semiconductor chips
US6998327B2 (en) Thin film transfer join process and multilevel thin film module
JP5478009B2 (ja) 半導体パッケージの製造方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
US5449108A (en) Method for forming a bump on a semiconductor device
JP2008135719A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP4975523B2 (ja) 部品内蔵基板
CN108155198B (zh) 一种cmos影像传感封装结构及其制作方法
USRE48422E1 (en) Method of making flip chip
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
TW200841460A (en) Wafer level package using silicon via contacts for CMOS image sensor and method of fabricating the same
TWI295478B (zh)
JP2009088226A (ja) デバイス、デバイスの製造方法及び電子機器
JP3405102B2 (ja) 半田バンプ接続素子の製造方法
JP2001223232A (ja) 半導体装置の製造方法
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
JP2007300489A (ja) カメラモジュールの接続方法
JP2006173220A (ja) イメージセンサーチップパッケージ及びその製造方法
US8314345B2 (en) Device mounting board and semiconductor module
JP6610144B2 (ja) 電子部品及び電子装置の製造方法
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法