JP2006173220A - イメージセンサーチップパッケージ及びその製造方法 - Google Patents

Abstract

【課題】 パッケージの面積をシリコンチップとほぼ同等にして、所謂、チップサイズパッケージを可能にする超小型の実装を、低コストで達成する。
【解決手段】 半導体基板の表面のイメージセンサー形成面に、それを構成する回路素子を形成する。また、その上に形成した多層配線部内の所定の配線層が、貫通電極に接続される。多層配線部のさらに上面には、透明絶縁膜が形成される。この透明絶縁膜を通して外部からの光線が、イメージセンサー形成領域の受光素子領域に入射できるように構成されている。半導体基板の裏面では、裏面配線が形成され、かつ、この裏面外表面には、外部接続用のバンプが形成されて、貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される。
【選択図】 図１

Description

本発明は、パッケージの面積をシリコンチップとほぼ同等にしたイメージセンサーチップパッケージ及びその製造方法に関する。

図１７は、半導体集積回路を機器に搭載する従来技術を示す図である。半導体製造工程を完了したシリコンウエハを切断（ダイシング）して、小片（シリコンチップ）とした後、セラミックやプラスチックなどのケースに収納し、外部接続用のリードとシリコンチップの電極とを、ボンディングワイヤで接続し、その後に、ケースに対して、気密封止のガラス蓋を接着する。通常、固体撮像素子、受光素子などに用いられるシリコンチップも、多くは、このような方法で実装しており、ここでは、外部からの光線がチップ上の受光素子領域に到達するように、蓋の材質に透明ガラスなどが用いられている。

近年、携帯電話にカメラが搭載されるようになり、またデジカメの小型化・薄型化の要求に伴い、画像の撮像部と処理部の小型化の要求が非常に強くなっている。ＩＣの設計・製造技術の進展によって、回路の高度集積化かつ低消費電力化が可能となり、高機能な情報機器が、よりコンパクトで、携帯可能になってきている。上記のような従来の実装方法では、シリコンチップ以外のケース、蓋やリードの占める体積、実装コストなどの比率が相対的に大きくなり、これらを極限まで圧縮することが課題となっている。

従来、このような課題を達成するために、図１８に示すような構成が知られている（特許文献１，或いはイスラエルのshellcase社製のウエハレベルパッケージ、参照）。シリコンチップは、上下に位置するガラスの間に接着剤を用いて接着されている。シリコンチップの上面には、ガラスを通して外部からの光線が入射する受光素子領域を有している。

下側ガラスの下面には、半田付けのための半田ボールが形成されている。この半田ボールと、シリコンチップとは、その表面に延長された接続配線部の上端延長部（再配線層）から、側壁配線に、そしてそこからさらに裏面配線を通して接続されている。このような配線技術を用いることにより、パッケージの面積をシリコンチップとほぼ同等にして、所謂、チップサイズパッケージを可能にする超小型の実装を達成している。

しかしながら、これらは難易度の高い、側壁配線や３次元接続さらには深エッチング技術と制御技術が必要であり、チップサイズの大きさは実現しているものの、コスト的に安くはならない。
特開２００２−１９８４６３号公報

本発明は、係る問題点を解決して、パッケージの面積をシリコンチップとほぼ同等にして、所謂、チップサイズパッケージを可能にする超小型の実装を、低コストで達成して、コストとチップサイズを両立させたイメージセンサーチップパッケージを提供することを目的としている。

本発明のイメージセンサーチップパッケージは、半導体基板の第１の主面に受光素子を含む回路素子を形成したイメージセンサー形成面と、該イメージセンサー形成面の受光素子領域外に形成された多層配線部と、該配線層内の所定の配線層に接続するために受光素子領域外の半導体基板周辺に設けられ、かつ、半導体基板を貫通して第２の主面側にまで到達する貫通電極と、イメージセンサー形成面の上面に設けられて、外部からの光線が前記イメージセンサー形成面の受光素子領域に入射できるように構成される透明絶縁膜と、半導体基板の前記第１の主面とは反対側の第２の主面の上に形成された裏面配線と、半導体基板の第２の主面上で前記貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される外部接続用のバンプと、から構成される。

また、本発明のイメージセンサーチップパッケージの製造方法は、半導体基板の第１の主面に、受光素子を含む回路素子を形成したイメージセンサー形成面を形成し、該イメージセンサー形成面の受光素子領域外に多層配線部を形成し、該配線層内の所定の配線層に接続するために受光素子領域外の半導体基板周辺において、半導体基板を貫通して第２の主面側にまで到達する貫通電極を設け、イメージセンサー形成面の上面に透明絶縁膜を設けて、外部からの光線が前記イメージセンサー形成面の受光素子領域に入射できるように構成し、半導体基板の前記第１の主面とは反対側の第２の主面の上に裏面配線を形成し、半導体基板の第２の主面上で前記貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される外部接続用のバンプを形成した、ことから成る。

本発明によれば、表面に透明絶縁膜を持ったイメージセンサーチップにおいて、その周辺に貫通電極を設け、裏面に再配線をして、センサー領域内の反対側面の任意の位置で電極を取り出すことができるチップサイズパッケージ構造が、低コストで可能となる。ウエハ上に透明樹脂のモールドを有し、シリコン基板が50μm以下と薄い構造のセンサーＬＳＩパッケージを提供することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明を具体化するイメージセンサーチップパッケージを例示する断面図である。このようなイメージセンサーチップパッケージは、例えば、画像センサーＬＳＩ、赤外線センサーＬＳＩ、温度センサーＬＳＩ等用のパッケージである。

半導体基板の第１の主面（表面）にはイメージセンサー形成面が形成される。イメージセンサー形成面とは、センサーを構成するCMOS回路素子或いはCCD等の受光素子と、それを制御する制御部が多層配線で形成され、その多層配線部内の所定の配線層が、貫通電極に接続される。半導体基板の第１の主面には、透明絶縁膜が形成される。この透明絶縁膜を通して外部からの光線が、イメージセンサー形成領域の受光素子領域に入射できるように構成されている。

チップ周辺に貫通電極を設け、裏面に再配線をして任意の位置で電極を取り出すことができる。この半導体基板の第２の主面（裏面）では、裏面配線が形成され、かつ、この裏面外表面には、外部接続用のバンプが形成されて、貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される。

次に、図１に示すイメージセンサーチップパッケージの製造について説明する。半導体装置の製造においては、一般に、面積が広い半導体ウエハが用意され、その後、各処理を経て、最終的には縦横に切断分離して多数の半導体素子（半導体チップ）を形成するが、例示のイメージセンサーチップパッケージも、このようにして製造される。

まず、図２を参照して、半導体基板に貫通電極を形成する方法について、説明する。図２（ａ）には、半導体基板（Ｓｉ基板）の第１の主面上のイメージセンサー形成面と、それを制御する制御部が多層配線で形成され、そこには、貫通電極に接続されるべき最終配線層が存在することが示されている。次に、図２（ｂ）に示すように、半導体基板及び多層配線部には、貫通電極に相当する孔が開けられ、この孔の側面に多層配線に悪影響を与えない程度の低温で絶縁膜が形成される。次に、図２（ｃ）に示すように、例えば、ナノ金属粒子二度スキージによって、貫通電極の埋め込みがなされる。孔は、例えば、数μｍ〜３０μｍ程度の直径で５〜５０μｍ程度の深さである。次に、図２（ｄ）に示すように、最終配線層上部に、開口が開けられ、この開口を通して、最終配線層と貫通電極が、ナノ金属粒子直描配線される。図３は、イメージセンサーLSIの上面を示す平面図である。センサーを構成するCMOS回路素子或いはCCD等の受光素子領域と、それを制御する制御回路領域が示されている。

次に、図４に示すように、第一の主面の上部に透明樹脂層をトランスファモールド或いはスキージによる塗布で所定厚さの樹脂層の絶縁膜を形成する。外部からの光線は、この透明絶縁膜を通して、受光素子領域に到達する。

つぎに、図５に示すように、第一の主面上部の透明絶縁膜を支持体として活用して半導体基板（Ｓｉ基板）の第２の主面（裏面）を研削する。この研削は、貫通電極の先端が覗く以上まで薄く削ることができる。これにより、半導体基板は２５μｍ程度の厚さになる。半導体基板がこのように薄くなっても透明絶縁膜が厚く剛性作用が働きウエハ全体の強度が維持できる。これによって半導体基板はハンドリング時にクラックが入ったり、割れたりする損傷が防止できる。このように半導体基板（Ｓｉ基板）の第２の主面（裏面）を薄く削れることは貫通電極の深さを浅くすることができ、貫通電極形成（貫通孔開口、側壁絶縁膜形成、金属材料の充填）すべてにおいて容易にすることができる。容易であることはコストを小さくできることである。

つぎに、図６に示すように、半導体基板の第２の主面側を所定厚さエッチングする。エッチングはふっ酸系のエッチング液によるウエットエッチングで行い、Ｓｉだけを選択エッチして、貫通電極はエッチングしない。これにより、厚さ２０μｍ程度の半導体基板の表面から貫通電極の先端が５μｍ程度突出することになる。

つぎに、半導体基板の第２の主面側のシリコン表面上に裏面絶縁膜を形成する。この際、貫通電極が隠れるまで絶縁膜を塗布する。その後、この絶縁膜と、貫通電極（金属ポスト電極）を同時に切削して、図７に示すように、貫通電極を露出させ、絶縁膜との同一平坦化を実現する。この裏面絶縁膜の厚さは、最低でも電気的絶縁を図ることができる厚さにする。

次に、裏面絶縁膜の上に、再配線を実施する。図８は、裏面再配線後の配置を示す裏面図及びラインＡ−Ａ’における断面図である。裏面の再配線は、ナノ金属粒子を用いてインクジェットで行うことができる。再配線の上には、絶縁膜又はソルダーレジスト（図示省略）を塗布することができる。つぎに、裏面側において、再配線上にバンプを形成する。バンプは、再配線上に形成されたパッド部に接続されるか、或いは貫通電極部に直接接続される。

これによって、前述した図１に示すようなイメージセンサーチップパッケージが完成する。表面に透明絶縁膜を持ったイメージセンサーチップにおいて、その周辺に貫通電極を設け、裏面に再配線をして、センサー領域内の反対側面の任意の位置で電極を取り出すことが可能となる。さらに、このようなイメージセンサーチップは、他の半導体装置と容易に接続可能となる。

図９は、ウエハプロセス完成後貫通電極を形成する図２とは異なる方式のプロセスの詳細を示す図である。図９（Ａ）には、半導体基板（Ｓｉ基板）の第１の主面上には多層配線部が形成され、そこには、貫通電極に接続されるべき最終配線層が存在することが示されている。次に、図９（Ｂ）に示すように、半導体基板及び多層配線部には、貫通電極に相当する孔が開けられ、この孔の側面に多層配線に悪影響を与えない程度の低温で絶縁膜が形成される。次に、図９（Ｃ）に示すように、レーザ直接開口によって、最終配線との接続部が形成される。次に、図９（Ｄ）に示すように、ナノ金属粒子スキージによって、貫通電極部と配線部の金属埋め込みが同時に形成される。

図１０は、図１に示すイメージセンサーチップパッケージを、画像処理プロセッサーと積層接合した実装状態を示す模式的断面図である。画像処理プロセッサーは、両面電極パッケージ（ＰＫＧ）として構成される。図示したように、上面に位置するイメージセンサーチップパッケージを、下面に位置する画像処理プロセッサーと、アライメントを行って接続部分が重なるようにし、炉体を通して接続部分の突起電極を一時的に加熱溶融して接合させる。

イメージセンサーチップの製造については前述したとおりであり、以下、画像処理プロセッサーのような両面電極パッケージの製造について説明する。画像処理プロセッサーの、図中の上側が、イメージセンサーチップの第２の主面（裏面）として参照した側に相当し、その裏面側の製造については、前述した通りである。それ故、裏面側の製造についての説明は省略して、以下、表面側（図中の下側）の製造プロセスについて説明する。

図２或いは図９に示されるように貫通電極が形成されたウエハ上面に対して、図１１に示すように、半導体基板の第１の主面の所定位置に接続するために、そこに柱状のＣｕポスト電極を複数形成する。つぎに、このポスト電極を、エポキシ樹脂やポリイミド樹脂等絶縁性の有機樹脂の絶縁層によって覆う。この絶縁層は、例えば、プラスチックモールドによって形成する。

つぎに、図１２に示すように、この絶縁層の表面を所定厚さ除去する。上下２つの図は、図１４に示したＡ−Ａ’及びａ−ａ’ラインで切断した断面図をそれぞれ示している。この絶縁層の表面を、ポスト電極の先端が露出するように研磨する。研磨量が多ければ、ポスト電極の厚さが短くなり、絶縁層の厚さも薄くなる。

図１３は、ウエハプロセス完成後、チップ周辺にボンディングパッドを配置した状態で示す平面図であり、さらに、図１４は、ウエハ上に再配線後、ボンディングパッドをエリア配置した状態で示す平面図である。

つぎに、図１５に示すように、表面側（裏面側は、上述の通り）において、バンプを形成する。図１５は、図１６に示したＤ−Ｄ’ラインで切断した断面図である。図１６は、表面のバンプ形成後の平面図である。表面側（裏面側も同様）に形成されるバンプは、例えば、半田ボール，金ボール，表面が金メッキされた銅ボール等によるバンプ電極、スクリーン印刷と加熱による突起電極、またはインクジェットによる凸部形成による電極等である。

このようにして製造される両面電極パッケージによって、画像処理プロセッサーを構成した後、図１０を参照して前述したように、イメージセンサーチップと積層固定することができる。

本発明を具体化するイメージセンサーチップパッケージを例示する断面図である。 ウエハプロセス完成後貫通電極を形成するプロセスの詳細を示す図である。 イメージセンサーLSIの上面を示す平面図である。 チップ上面に透明絶縁膜を形成する工程を説明する図である。 裏面側の研削工程を説明する図である。 裏面側のエッチング工程を説明する図である。 裏面側の絶縁膜形成工程を説明する図である。 裏面再配線後の配置を示す裏面図及びラインＡ−Ａ’における断面図である。 ウエハプロセス完成後貫通電極を形成する図２とは異なる方式のプロセスの詳細を示す図である。 図１に示すイメージセンサーチップパッケージを、画像処理プロセッサーと積層接合した実装状態を示す模式的断面図である。 半導体基板の第１の主面の所定位置に接続するＣｕポスト電極の形成を説明する図である。 絶縁層の表面の除去を説明する図である。 ウエハプロセス完成後、チップ周辺にボンディングパッドを配置した状態で示す平面図である。 ウエハ上に再配線後、ボンディングパッドをエリア配置した状態で示す平面図である。 図１６に示したＤ−Ｄ’ラインで切断した断面図である。 表面のバンプ形成後の平面図である。 半導体集積回路を機器に搭載する従来技術を示す図である。 半導体集積回路を機器に搭載する別の従来技術を示す図である。

Claims (6)

1. 半導体基板の第１の主面に受光素子を含む回路素子を形成したイメージセンサー形成面と、
   該イメージセンサー形成面の受光素子領域外に形成された多層配線部と、該配線層内の所定の配線層に接続するために前記受光素子領域外の半導体基板周辺に設けられ、かつ、半導体基板を貫通して第２の主面側にまで到達する貫通電極と、
   前記イメージセンサー形成面の上面に設けられて、外部からの光線が前記イメージセンサー形成面の受光素子領域に入射できるように構成される透明絶縁膜と、
   半導体基板の前記第１の主面とは反対側の第２の主面の上に形成された裏面配線と、
   半導体基板の第２の主面上で前記貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される外部接続用のバンプと、
   から成るイメージセンサーチップパッケージ。
2. 前記イメージセンサー形成面に、画像センサーＬＳＩ、赤外線センサーＬＳＩ、温度センサーＬＳＩが形成される請求項１に記載のイメージセンサーチップパッケージ。
3. 画像処理プロセッサーを構成する両面電極パッケージの上面に積層固定される請求項１に記載のイメージセンサーチップパッケージ。
4. 半導体基板の第１の主面に受光素子を含む回路素子を形成したイメージセンサー形成面を形成し、
   該イメージセンサー形成面の受光素子領域外に形成された多層配線部と、該配線層内の所定の配線層に接続するために前記受光素子領域外の半導体基板周辺に設けられ、かつ、半導体基板を貫通して第２の主面側にまで到達する貫通電極を設け、
   前記イメージセンサー形成面の上面に透明絶縁膜を設けて、外部からの光線が前記イメージセンサー形成面の受光素子領域に入射できるように構成し、
   半導体基板の前記第１の主面とは反対側の第２の主面の上に裏面配線を形成し、
   半導体基板の第２の主面上で前記貫通電極に直接接続されるだけでなく、裏面配線上の所望位置に接続される外部接続用のバンプを形成した、
   ことから成るイメージセンサーチップパッケージの製造方法。
5. 前記貫通電極は、ナノ金属粒子により形成されている請求項４に記載のイメージセンサーチップパッケージの製造方法。
6. 前記裏面配線は、ナノ金属粒子を用いたインクジェット方式によって行われる請求項４に記載のイメージセンサーチップパッケージの製造方法。