JP2004040090A - 封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー - Google Patents

封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー Download PDF

Info

Publication number
JP2004040090A
JP2004040090A JP2003149621A JP2003149621A JP2004040090A JP 2004040090 A JP2004040090 A JP 2004040090A JP 2003149621 A JP2003149621 A JP 2003149621A JP 2003149621 A JP2003149621 A JP 2003149621A JP 2004040090 A JP2004040090 A JP 2004040090A
Authority
JP
Japan
Prior art keywords
optical sensor
substrate
wafer
forming
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003149621A
Other languages
English (en)
Other versions
JP3993532B2 (ja
Inventor
Carlo Cognetti
カルロ　コニェッティ
Ubaldo Mastromatteo
ウバルド　マストロマッテオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2004040090A publication Critical patent/JP2004040090A/ja
Application granted granted Critical
Publication of JP3993532B2 publication Critical patent/JP3993532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

【課題】コンパクトであって塵埃等により汚染されにくく、作製コストの低い光学センサーを提供する。
【解決手段】半導体材料のウェハー１０に、互いにある距離を空けて配置される複数の光学センサー２４を形成するステップを有する、封入された光学センサーを製造する方法は、透光性材料のプレート３０を、光学センサー２４を封入するようにウェハー１０に接合するステップと、ウェハー１０を複数のダイス４０に分割するステップとを有することを特徴とする。複数のダイス４０の各々は、光学センサー２４とダイス４０の各々の各部４１とを有する。
【選択図】　　　図１３

Description

【０００１】
【発明の属する技術分野】
本発明は、封入された光学センサーの製造方法、及びその方法により製造された封入光学センサーに関する。
【０００２】
【従来の技術】
よく知られるように、今日の電子産業においては、単一の多機能装置に複数の装置を組み込む傾向が増加している。例えば、携帯電話は急速に進歩しているが、最も重要な進歩の１つは携帯電話の小型化ビデオカメラの組み込みであると認識されている。
【０００３】
この目的のために、全体の大きさが可能な限り小さく、製造が簡単かつ安価である一方、検出される画像の質を劣化させない光学的性質を有する光学センサーを設計する必要がある。このために光学センサーは、塵埃及び湿度のような、修復不可能な損傷を惹起し得る外的物質による汚染から保護されねばならない。特に光学センサーは、通常は中空のカプセル構造体の内側に封入される。より明瞭な説明のために図１を参照すると、例えばＣＭＯＳセンサーアレイのセンサー１は、ウェハー（ここには図示せず）を切断して得られる半導体材料のダイに形成される。センサー１は保護構造体２内に封入される。保護構造体２は、例えば予め定めた厚さの薄層により形成される基礎部３と、基礎部３の上に形成されてセンサー１より深い深さを有する、セラミック又はプラスチック材料の支持フレーム４とを有する。より詳細には、支持フレーム４及び基礎部３はキャビティ５を画定し、センサー１がその中に収容される。さらにキャビティ５は、透光性材料（好ましくはガラス）のプレート手段６により封止される。プレート手段６は、センサー１からある距離だけ離れて支持フレーム４に接合される。プレート６は、入射光ビームの光学特性を変えることなく、センサー１を汚染物質から保護する。接続ライン７は、センサー１が基礎部３を通って保護構造体２の外側に移動可能なように接続部を形成し、その接続部は、プレート６に面するセンサー１の面の上に形成される。
【０００４】
【発明が解決しようとする課題】
しかし、封入された光学センサーの製造方法は様々な欠点を有する。
【０００５】
第１に、中空の保護構造体の全体の大きさは、光学センサーの大きさに比べて相当に大きく、ある限度以下には小さくできない。実際に支持フレーム４は、プレート６を接合可能にするために非常に厚くなければならない。さらに、支持フレーム４とセンサー１との間には、接続ライン７が形成される自由領域が必要である。実際に、保護構造体２の幅及び長さは、センサー１の幅及び長さの２倍になる場合がある。従って、中空の保護構造体に封入された装置の小型化の程度が制限されることは明らかである。
【０００６】
第２に、センサー１が製造されて保護構造体２に取り付けられるときに、キャビティ５の内側に進入することは非常に汚染を招きやすい。実際に、センサー１は初期のウェハーが個々のダイスに分割された後にのみ封入可能になる。一方、ウェハーの切断工程中は相当量の塵埃が発生することが知られている。さらに、良好に制御された製造エリアであってもいくらかの塵埃が必然的に存在し、それらの塵埃は運搬、ハンドリング及び組み立ての工程中にセンサー１の上部に堆積する。このようにして検出可能な画像の質が劣化する場合、多くのセンサーが除外され、実際には製造プロセスの総生産量が最適化されなくなる。
【０００７】
さらなる欠点は、保護構造体２及び封入されたセンサー１の製造工程において予見される大きな寸法誤差によるものである。これらの誤差により、容易に反復可能な工程とはかけ離れた工程が必要とされ、連続的製造ステップが個々の部材について最適化されねばならない。特に、小型ビデオカメラの製造においては、光学組体がセンサー１に連結される。より詳細には、光学組体はプレート６に接合される。保護構造体２には固有の不正確さがあるため、センサー１及び保護構造体２の製造中に予定された機械的芯出し基準を専ら使用することは十分ではない。代わりに、光軸がセンサー１の表面に直交するように光学組体をその表面に整合配置し、次に光学組体を焦点合わせするための、面倒なプロセスを実行する必要がある。上述したように、このプロセスは、製造された個々の部材について実行されねばならず、全体の製造コストを顕著に上昇させる。
【０００８】
本発明の目的は、上述した欠点のない封入された光学装置及びその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明によれば、請求項１に規定される封入された光学センサーの製造方法と、請求項１３に規定されるその方法により製造された封入光学センサーとが提供される。
【００１０】
本発明のよりよい理解のために、非限定的な実施例及び添付図面から単に提供される実施形態を以下に説明する。
【００１１】
【発明の実施の形態】
図２を参照すると、例えば単結晶シリコンのような半導体材料のウェハー１０は、好ましくは低ドーピングレベルの基板１１を有する。特に基板１１は、集積回路及びセンサーの少なくとも一方の製造に適している。基盤１１はマスク１２を用いてエッチングされ、好ましくは環状形状の複数の閉鎖された溝１３が形成される。溝１３は、基板１１の前面１５から垂直下方に予め定めた深さ（好ましくは５０μｍから１００μｍの間）だけ延びる低導電率の円筒領域又はプラグ１４をそれぞれ内部に有する。さらに溝１３は、予め定めた幅の作動領域１６のエッジに沿う平行な横列に配置される。
【００１２】
次に（図３）、基板１１はマスク１２を用いてオーブンでドープ処理されて、高度にドープ処理された高導電性領域１７が溝１３の周りに形成される。より詳細には、その高導電性領域は内側環状部１７ａ、外側環状部１７ｂ及び底部１７ｃを有する。次に溝１３は、例えばシリコン二酸化珪素のような絶縁材料で満たされ、それにより、それぞれの内側環状部１７ａと外側環状部１７ｂとの間に絶縁構造体１９（図４）が形成される。実際に、プラグ１４はそれぞれ、低ドーピングレベルかつ低導電性の内側部分と、高ドーピングレベルかつ高導電性の周辺部分（内側環状部１７ａ）とを有する。さらにプラグ１４は、その側部が基板１１の残りの部分から絶縁されており、後述する内容によってさらに明確になるが、貫通相互接続部２０を形成するように構成される。次にマスク１２が除去され、ウェハー１０が平面化される。
【００１３】
公知の製造ステップによって、作動領域１６の内側に能動素子及び受動素子の少なくとも一方が形成される。特に、図５に概略図示されるようなＣＭＯＳ光検出器アレイ２１が形成される。次に、光検出器アレイ２１をそれぞれの貫通相互接続部２０に接続するための金属被覆ライン２３が形成される。図５においては、金属被覆ライン２３は単純化のために部分的にのみ図示されている。実際には、この点において、複数の光学センサー２４がウェハー１０に形成され、光学センサー２４の各々はそれぞれの作動領域１６に収容された光検出器アレイ２１を有し、貫通相互接続部２０は作動領域１６に隣接するように形成される（図６参照）。さらに、隣接する複数の光学センサー２４は分離領域２５によって分離される。
【００１４】
次に（図７）、例えば窒化珪素、酸窒化珪素又は二酸化珪素から作製される透光性絶縁層２７が、基板１１の面１２の上に配置されて、金属被覆ライン２３を有する。次に、絶縁層２７の上に（より正確には光学センサー２４の上方に）、樹脂製のマイクロレンズ２８が形成され、各々のマイクロレンズはそれぞれの光検出器２１の上に配置される。
【００１５】
図８及び図９に示されるように、好ましくはガラス製であって２００μｍから１ｍｍの間の厚さを有する透光性プレート３０が、ウェハー１０に接合できるように予め用意される。より詳細には、例えばドライレジストのような接合材料層がプレート３０の第１の面３０ａの上に配置され、続いて光リソグラフィ方法によって輪郭形成されて接合マトリックス３１を形成する。接合マトリックス３１は、例えば１０μｍから３０μｍの間の厚さを有し、実質的にウェハー１０の分離領域２５を覆うように形成される。第１の面３０ａとは反対側の、プレート３０の第２の面３０ｂは、非反射層３２によって被覆される。次にプレート３０は上下反転させられ、位置決めされ、ウェハー１０に接合されて、図１０に示されるように、複合ウェハーを形成して光学センサー２４を封入する。
【００１６】
選択的に、接合マトリックス３１はパントグラフ（ｐａｎｔｏｇｒａｐｈ）を用いてウェハー１０の上に（特に絶縁層２７の上方に）直接形成されてもよい。
【００１７】
接合マトリックス３１の厚さによって、隙間３３がプレート３０を光学センサー２４から分離し、入射光が好適に透過する。さらに、非反射層３２は、光検出器２１が配置ウェハー１０の前面１５から最適な距離に配置される。この距離は、接合マトリックス３１及びプレート３０の合計厚さに実質的に等しく、最大約２ｍｍに達する。
【００１８】
次に（図１１）、ウェハー１０は、貫通相互接続部２０の端部が覆われなくなるまで研磨によって薄くされる。このステップにおいて、特に、高導電領域１７の底部１７ｃが除去され、次にプラグ１４が基板１１の残部から電気的に絶縁される。より詳細には、絶縁構造体１９によって内側環状部１７ａが、基板１１に包埋された外側環状部１７ｂからそれぞれ分離される。さらに、プラグ１４と、特に内側環状部１７ａとが、ウェハー１０の前面１５とその反対側の後面３４との間を延びる。故に貫通相互接続部２０は、例えば１００ｍΩに相当する非常に低い抵抗値を有するように作製される。
【００１９】
次にウェハー１０の後面３４は、個々の光学センサー２４を備えるように処理される。このことは、カード上でそれぞれ組み立てられる以降の複数の標準ステップのためである（これらのステップは、ウェハー１０の切断後に行われ、ここには記載しない）。特に（図１２）、光学センサー２４をそれぞれのカードに電気的に接続するために、貫通相互接続部２０及び突起３８に接触する金属パッド３７が形成される。次に、保護レジスト層３５（ソルダーレジスト）が後面３４の上に配置され、光リソグラフィ方法によって輪郭形成されて、パッド３７及び突起３８を露出させる。保護層３５により、続いてカード（図示せず）に接合することが可能になり、それと同時に基板１１が、カード上に形成された導電性通路に偶発的に接触することが防止される。
【００２０】
次にウェハー１０及びプレート３０は、ダイヤモンドホイールを用いて分離領域２５（図１２に破線で図示）に沿って切断され、ダイス４０に分割される。図１３及び図１４に示されるように、各ダイス４０は、基板１１のそれぞれの部分１１′と、マイクロレンズ２８を各々備えた光学センサー２４と、さらにそれぞれの貫通相互接続部２０（すなわち貫通相互接続部２０は、光検出器アレイ２１が作製される作動領域１６に隣接する）とを有する。さらにダイス４０は、プレート３０及び接合マトリックス３１を切断することによりそれぞれ得られるチップ４１及び接合フレーム４２を有する。チップ４１及び接合フレーム４２は光学センサー２４を封着し、それによりマイクロレンズ２８上に不純物が堆積することが防止される。さらに、光学センサー２４を有する基板の部分１１′及びチップ４１は、等しい幅Ｌ１及び長さＬ２を有する。
【００２１】
上述の内容から、本発明が多数の長所を有することは明らかである。
【００２２】
第１に、本発明に係る光学センサーは既に保護構造体を有するので、さらに中空の保護構造体内に封入される必要はない。従って、必要な製造及び組立ステップの数が少なくなり、全体の寸法が最小化される。実際には、光学センサー２４を封着するチップ４１は、センサー自体と実質的に同じ領域を有し、最小限の必要空間しか占有しない。
【００２３】
従来の接続ラインの代わりに貫通相互接続部を使用することにより、コンパクトかつ全体寸法の小さい光学センサー製造が可能になる。さらに、貫通相互接続部は簡単かつ信頼性の高い方法で形成可能である。実際には、既述のプロセスによって、ドーピングレベルの低い基板において高導電性の貫通相互接続部が得られ、故にその貫通相互接続部に他の電子要素を組み込むことが可能になる。
【００２４】
さらに光学センサーは、特にそれらが形成されるウェハーの切断前に、製造中に直接的に封着される。この方法により、汚染物質がセンサーを傷付ける可能性は劇的に減少する。その結果、不良品の数が減少し、製造プロセスの全体生産量が相当に改善される。
【００２５】
さらなる長所は、非常に高い精度により提供される。特に、本発明に係る光学センサーの形成に必要な製造ステップは極端に寸法公差が小さいので、相異なるセンサー間の寸法誤差は実質的に無視できる。従って、光学組体の取付ステップにおいて、センサーは機械的基準のみを用いて光学的方法で配置可能である。換言すれば、各ダイが製造される精度は、光学組体をセンサーに関して整合し焦点合わせするには機械的基準を使用すれば十分であるような精度である。従って個々の装置のための整合及び焦点合わせステップをわざわざ実行する必要はなく、故に製造プロセスの相当の簡易化及びコストの削減が可能になる。
【００２６】
プレート３０が、研磨ステップ及びそれ以降のステップ中にウェハー１０の支持体として有利に作用することは注目すべきである。実際にウェハー１０は、この支持体がなければ薄くなりすぎて、さらなる機械的プロセスを経ることが難しい。
【００２７】
最後に、接合マトリックス３１の厚さは容易に制御可能であり、それにより非反射層３２が光学センサー２４から最適な距離に位置するようにプレート３０を配置することができる。
【００２８】
本願明細書に記載のセンサー装置について、本発明の範囲を逸脱することなく多数の修正及び変更が可能であることは明らかである。
【００２９】
特に貫通相互接続部は、本願明細書に記載されたプロセスとは異なるプロセスに従って形成可能である。さらに接合マトリックスは、ガラス状ペースト又はエポキシ樹脂のような、ドライレジストとは異なる材料を用いたシルクスクリーン印刷方法の使用により形成可能である。
【図面の簡単な説明】
【図１】公知の封入された光学センサーの断面図である。
【図２】本発明に係る第１の製造ステップにおける半導体材料のウェハーを通る断面斜視図である。
【図３】連続する製造ステップにおける図２のウェハーの拡大断面斜視図である。
【図４】連続する製造ステップにおける図２のウェハーの拡大断面斜視図である。
【図５】次の製造ステップにおける、図４のウェハーを通る断面図である。
【図６】図４のウェハーの上面図である。
【図７】次の製造ステップにおける、図５のウェハーを通る断面図である。
【図８】このプロセスで使用される透光性プレートの上面図である。
【図９】図８のプレートの、ＩＸ−ＩＸ断面における前面図である。
【図１０】連続する製造ステップにおける、図７のウェハーから開始して形成される複合ウェハーを通る断面図である。
【図１１】連続する製造ステップにおける、図８のプレートから開始して形成される複合ウェハーを通る断面図である。
【図１２】連続する製造ステップにおける、図９のプレートから開始して形成される複合ウェハーを通る断面図である。
【図１３】図１２の複合ウェハーから得られるダイを通る断面図である。
【図１４】図１３のダイの上面図である。
【符号の説明】
１０…ウェハー
１１…基板
１３…溝
１９…絶縁構造体
２０…貫通相互接続部
２４…光学センサー
２８…マイクロレンズ
３０…プレート
３１…マトリックス
４０…ダイス
４１…チップ
４２…接合フレーム

Claims (20)

  1. 半導体材料のウェハー（１０）に、互いにある距離を空けて配置される複数の光学センサー（２４）を形成するステップを有する、封入された光学センサーを製造する方法において、
    透光性材料のプレート（３０）を、前記光学センサー（２４）を封入するように前記ウェハー（１０）に接合するステップと、
    前記ウェハー（１０）を、各々が光学センサー（２４）と前記プレート（４０）の各部（４１）とを有する複数のダイス（４０）に分割するステップと、
    を有する方法。
  2. 前記接合するステップが、前記プレート（３０）と前記光学センサー（２４）との間に隙間（３３）を形成することを有することを特徴とする、請求項１に記載の方法。
  3. 前記接合するステップが、前記ウェハー（１０）と前記プレート（３０）との間に配置されるとともに、複数の前記光学センサー（２４）の間を延びる分離領域（２５）を実質的に覆うことができる接合マトリックス（３１）を形成することを有することを特徴とする、請求項１又は２に記載の方法。
  4. 前記接合マトリックス（３１）を形成するステップが、前記プレート（３０）の第１の面（３０ａ）の上に接合材料の層を配置し、該接合材料の層を光リソグラフィ方法によって輪郭形成することを有することを特徴とする、請求項３に記載の方法。
  5. 前記接合マトリックス（３１）が１０μｍから３０μｍの間の厚さを有することを特徴とする、請求項３又は４に記載の方法。
  6. 前記接合材料がドライレジストであることを特徴とする、請求項３〜５のいずれか１項に記載の方法。
  7. 前記第１の面（３０ａ）とは反対側の、前記プレート（３０）の第２の面（３０ｂ）の上に非反射層（３２）を形成するステップを有することを特徴とする、請求項４に記載の方法。
  8. 各々の光学センサー（２４）のために複数の貫通相互接続部（２０）を形成するステップを有することを特徴とする、請求項１〜７のいずれか１項に記載の方法。
  9. 貫通相互接続部（２０）を形成する前記ステップが、
    マスク（１２）を用いて前記ウェハー（１０）の基板（１１）に複数の閉鎖された溝（１３）を形成するステップと、
    前記溝（１３）に絶縁材料を満たして絶縁構造体（１９）を形成するステップと、
    前記絶縁構造体（１９）に達するまで前記ウェハー（１０）を薄くするステップと、
    を有することを特徴とする、請求項８に記載の方法。
  10. 絶縁材料を満たす前記ステップの前に、高導電性領域（１７）を前記溝（１３）の周りに形成するステップが行われることを特徴とする、請求項９に記載の方法。
  11. 高導電性領域を形成する前記ステップが、前記マスク（１２）を用いて前記基板（１１）をドープ処理することを含むことを特徴とする、請求項１０に記載の方法。
  12. ウェハー（１０）を薄くする前記ステップが、前記高導電性領域（１７）の一部（１７ｃ）を除去することを有することを特徴とする、請求項１０又は１１に記載の方法。
  13. 半導体材料の基板（１１′）及び該基板（１１′）に形成された複数のセンサー（１６）を有する封入された光学センサーにおいて、
    前記基板（１１′）に支持されて前記センサー（１６）を封入する透光性材料のチップ（４１）を有することを特徴とする光学センサー。
  14. 前記基板（１１′）を被覆する絶縁層（２７′）を有し、該絶縁層（２７′）に前記チップ（４１）が接合されることを特徴とする、請求項１３に記載の光学センサー。
  15. 前記基板（１１′）と前記チップ（４１）との間に隙間（３３）があることを特徴とする、請求項１３又は１４に記載の光学センサー。
  16. 前記基板（１１′）と前記チップ（４１）との間に配置された接合フレーム（４２）を有することを特徴とする、請求項１３〜１５のいずれか１項に記載の光学センサー。
  17. 前記接合フレーム（４２）が１０μｍから３０μｍの間の厚さを有することを特徴とする、請求項１６に記載の光学センサー。
  18. 前記基板（１１′）及び前記チップ（４１）が、実質的に等しい幅（Ｌ１）及び長さ（Ｌ２）を有することを特徴とする、請求項１３〜１７のいずれか１項に記載の光学センサー。
  19. 前記基板（１１′）を貫通する複数の貫通相互接続部（２０）を有することを特徴とする、請求項１３〜１８のいずれか１項に記載の光学センサー。
  20. 前記貫通相互接続部（２０）の各々が、それぞれの絶縁構造体（１９）によって前記基板（１１′）から絶縁された導電性領域（１７ａ）を有することを特徴とする、請求項１９に記載の光学センサー。
JP2003149621A 2002-05-27 2003-05-27 封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー Expired - Lifetime JP3993532B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02425334.6A EP1369929B1 (en) 2002-05-27 2002-05-27 A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process

Publications (2)

Publication Number Publication Date
JP2004040090A true JP2004040090A (ja) 2004-02-05
JP3993532B2 JP3993532B2 (ja) 2007-10-17

Family

ID=29433243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003149621A Expired - Lifetime JP3993532B2 (ja) 2002-05-27 2003-05-27 封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー

Country Status (3)

Country Link
US (1) US7479659B2 (ja)
EP (1) EP1369929B1 (ja)
JP (1) JP3993532B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173220A (ja) * 2004-12-14 2006-06-29 Kyushu Institute Of Technology イメージセンサーチップパッケージ及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369929B1 (en) 2002-05-27 2016-08-03 STMicroelectronics Srl A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process
FR2863773B1 (fr) * 2003-12-12 2006-05-19 Atmel Grenoble Sa Procede de fabrication de puces electroniques en silicium aminci
US20080003926A1 (en) * 2004-09-29 2008-01-03 Fujifilm Corporation Method of Grinding Multilayer Body and Method of Manufacturing Solid State Image Pickup Device
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US9640574B2 (en) 2010-12-30 2017-05-02 Stmicroelectronics Pte. Ltd. Image sensor circuit, system, and method
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
FR3014242A1 (fr) * 2013-11-29 2015-06-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant une puce de circuits integres et une plaque optique empilees

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369458A (en) * 1980-07-01 1983-01-18 Westinghouse Electric Corp. Self-aligned, flip-chip focal plane array configuration
JPH0298965A (ja) * 1988-10-05 1990-04-11 Fujitsu Ltd 多素子赤外線検知センサ
AU631734B2 (en) * 1990-04-18 1992-12-03 Terumo Kabushiki Kaisha Infrared ray sensor and method of manufacturing the same
US5397897A (en) * 1992-04-17 1995-03-14 Terumo Kabushiki Kaisha Infrared sensor and method for production thereof
JPH06334159A (ja) 1993-05-18 1994-12-02 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP3300476B2 (ja) 1993-06-15 2002-07-08 株式会社東芝 固体撮像装置
CA2179052C (en) * 1993-12-13 2001-02-13 Robert E. Higashi Integrated silicon vacuum micropackage for infrared devices
JP3091903B2 (ja) * 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
JPH1012915A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 光学式パターン読取りセンサ
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
JP3517154B2 (ja) * 1998-04-30 2004-04-05 株式会社東芝 誘電体分離集積回路
US6614743B1 (en) * 1999-11-11 2003-09-02 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
JP2001351997A (ja) 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP4565727B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 半導体装置の製造方法
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP3675402B2 (ja) * 2001-12-27 2005-07-27 セイコーエプソン株式会社 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
EP1369929B1 (en) 2002-05-27 2016-08-03 STMicroelectronics Srl A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173220A (ja) * 2004-12-14 2006-06-29 Kyushu Institute Of Technology イメージセンサーチップパッケージ及びその製造方法

Also Published As

Publication number Publication date
EP1369929B1 (en) 2016-08-03
EP1369929A1 (en) 2003-12-10
JP3993532B2 (ja) 2007-10-17
US20040031973A1 (en) 2004-02-19
US7479659B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
JP3993532B2 (ja) 封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー
US6982470B2 (en) Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP4443865B2 (ja) 固体撮像装置およびその製造方法
KR101524359B1 (ko) 로우 프로파일 이미지 센서 패키지 및 방법
TWI721378B (zh) 影像感測器封裝及其製造方法
US7402453B2 (en) Microelectronic imaging units and methods of manufacturing microelectronic imaging units
KR101115181B1 (ko) 광학적으로 민감한 디바이스들에 대한 렌즈 정렬 방법 및 장치, 및 그를 구현하는 시스템들
JP4037197B2 (ja) 半導体撮像装置実装構造体の製造方法
US20120008934A1 (en) Camera module and method of manufacturing the same
WO2005041561A1 (en) Camera module and manufacturing method for such a camera module
JP2004031939A (ja) 撮像装置およびその製造方法
JP2004063751A (ja) 固体撮像素子およびその製造方法
KR101571964B1 (ko) 로우 프로파일 이미지 센서
JP2004031499A (ja) 固体撮像素子およびその製造方法
US9219091B2 (en) Low profile sensor module and method of making same
JP2004063786A (ja) 固体撮像装置およびその製造方法
JP2004063782A (ja) 固体撮像装置およびその製造方法
JP2003347529A (ja) 固体撮像装置およびその製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
JP4271904B2 (ja) 固体撮像装置の製造方法
JP4271909B2 (ja) 固体撮像装置およびその製造方法
JP5047077B2 (ja) 固体撮像装置の製造方法
JP2004063765A (ja) 固体撮像装置およびその製造方法
US20100068847A1 (en) Method for manufacturing an image sensor
JP2004063772A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070726

R150 Certificate of patent or registration of utility model

Ref document number: 3993532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term