CN101853792A - 半导体器件的制造方法和半导体器件 - Google Patents

半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN101853792A
CN101853792A CN201010139922A CN201010139922A CN101853792A CN 101853792 A CN101853792 A CN 101853792A CN 201010139922 A CN201010139922 A CN 201010139922A CN 201010139922 A CN201010139922 A CN 201010139922A CN 101853792 A CN101853792 A CN 101853792A
Authority
CN
China
Prior art keywords
supporting plate
component substrate
plate material
semiconductor device
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010139922A
Other languages
English (en)
Inventor
浅见博
波多野正喜
森本明大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101853792A publication Critical patent/CN101853792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及半导体器件的制造方法和半导体器件。半导体器件包括：半导体器件的部件衬底；设置在部件衬底的一个表面上的电极垫盘；对部件衬底进行加强的支撑板材料；在支撑板材料中形成的过孔；充填在过孔中的导电材料；以及被夹置在电极垫盘和导电材料之间并将部件衬底和支撑板材料接合的接合构件。

Description

半导体器件的制造方法和半导体器件
技术领域
本发明涉及半导体器件的制造方法和由该制造方法制造的半导体器件。
背景技术
近年来，作为半导体器件的示例，图像传感器(以下也称为成像器件)，例如CMOS(互补金属氧化物半导体)图像传感器和CCD(电耦合器件)图像传感器，已经得到了广泛使用。
为了提高图像传感器的灵敏度，例如使用SOI(绝缘体上硅)衬底并将光电探测器以暴露的方式布置在其表面上是实之有效的。然而应注意，当实施抛光或硅刻蚀以使光电探测器暴露时衬底成为薄至20μm或更薄，并且这样的薄度使得难于处理(具体地，衬底衬底处理)。这样的情况下，为了获得用于使光电探测器暴露的结构，采用的制造方法是在减薄SOI衬底前用树脂粘接剂将支撑板材料(例如玻璃和硅)层叠到SOI衬底。这样的制造方法例如在JP-A-2003-171624、JP-A-2005-191550和JP-A-2004-311744中得到描述。
发明内容
同时，更小和更轻的图像传感器变得更为人所需。为了实现尺寸和重量的减小，在传感器的光接收表面的背侧形成外部端子以使得能够从背侧(即，传感器底表面侧)提取信号是行之有效的。
然而，在通过将支撑板材料层叠到SOI衬底来构成图像传感器的情况中，很难在支撑板材料侧直接引出端子。
在端子不在支撑板材料侧引出的结构的情况中，通过引线接合法实现传感器安装。因此，需要确保接合垫盘区域。从而，与形成外部端子的情况相比，很难获得更小的传感器。因此理论成品率可能变少，并且制造成本增加。
即使具有将支撑板材料层叠到SOI衬底的结构，也可以通过在层叠之后利用从支撑板材料侧穿过支撑板材料的钻孔来将端子在支撑板材料侧引出。然而，在层叠支撑板材料后穿过支撑板材料钻孔时，与支撑板材料连接的SOI衬底可能易受负面的影响。更具体地，钻孔时产生的热量和污染对SOI衬底和形成在SOI衬底上的例如片上颜色过滤器(以下简称为OCCF)之类的光学部件产生负面影响。
希望提供一种制造半导体器件的方法和半导体器件，该方法不仅在利用支撑板材料确保部件衬底的强度的情况下通过在支撑板材料一侧引出端子来实现尺寸和重量的减小，，而且还避免了端子引出过程对部件衬底造成的负面影响。
根据本发明的实施例，提供了一种半导体器件的制造方法，包括以下步骤：形成半导体器件的部件衬底，在所述部件衬底的一个表面上设置有电极垫盘；在对所述部件衬底进行加强的支撑板材料中形成的过孔，并且在所述过孔中充填导电材料；以及将所述部件衬底和所述支撑板材料接合，使得所述部件衬底上的所述电极垫盘和充填在所述支撑板材料中的所述过孔中的所述导电材料彼此电连接。
通过具有上述过程的半导体器件的制造方法，因为接合步骤，所以半导体器件的部件衬底由支撑板材料进行加强。并且，因为在板材料形成步骤中，不仅在支撑板材料中形成过孔，而且在过孔中充填导电材料，所以端子可以经由导电材料在支撑板材料侧引出。此外，因为接合步骤在板材料形成步骤后进行，所以在支撑板材料中形成过孔以及充填导电材料不会对与支撑板材料接合的部件衬底产生影响。
根据本发明的实施例，可以在利用支撑板材料确保部件衬底的强度的同时通过在支撑板材料侧引出端子来实现更小和更轻的半导体器件。此外，即使在该情况下，对支撑板材料进行的端子引出处理将不会对部件衬底产生负面影响。由此，相比现有技术可以实现在制造半导体器件时的理论成品率、制造成本和制造成品率方面以及在半导体器件的可靠性和选择处理过程时的自由度方面均得到改善的优点。
附图说明
图1的(A)至(H)是用于描述根据本发明的实施例的半导体器件的制造方法的过程(前一半)的具体示例的视图；
图2的(A)至(E)是用于描述根据本发明的实施例的半导体器件的制造方法的过程(后一半)的具体示例的视图；并且
图3的(A)和(B)是用于描述用于充填绝缘树脂材料的外侧壁部分的示例的视图。
具体实施方式
以下将参照附图描述根据本发明的实施例的半导体器件的制造方法和半导体器件。
[半导体器件的制造方法的基本过程]
首先将描述半导体器件的制造方法。
图1的(A)至(H)和图2的(A)至(E)是用于描述根据本发明的实施例的半导体器件的制造方法的具体示例的视图。这些图示出了作为半导体器件的示例的CMOS图像传感器的制造过程。
当制造CMOS图像传感器时，如图1A所示，制备SOI衬底11。
接着，如图1的(B)所示，使用SOI衬底11来形成CMOS图像传感器的部件衬底12。
部件衬底12设置有光电探测器13、布线层14等。此外，与光电探测器13和布线层14电导通并且提取信号的电极垫盘15设置在部件衬底12的一个表面(图中的顶表面)上。电极垫盘15例如可以由厚度为5μm的铜(Cu)形成。此外，例如由锡(Sn)制成并且厚度为2μm的凸缘16形成在电极垫盘15上。
换言之，这个阶段执行的步骤是使用SOI衬底11形成其一个表面上设置有电极垫盘15和凸缘16的CMOS图像传感器的部件衬底12。由于可以获得用于形成部件衬底12的过程的已知技术，这里省略具体的描述。
与上述的形成部件衬底12的步骤相独立的，如图1的(C)所示，制备用于加强部件衬底12的支撑板材料21。支撑板材料21例如可以是550μm厚的硅(Si)衬底。
当制备了支撑板材料21时，如图1的(D)所示，在支撑板材料21中形成过孔22。应注意，过孔22形成为非穿透孔。形成过孔22的位置与部件衬底12上的电极垫盘15的位置相对应。更具体地，过孔22例如可以形成为具有30μm的直径和170μm的厚度，间距为200μm。
形成过孔22之后，如图1的(E)所示，将导电材料23充填在过孔22中。更具体地，通过热氧化膜处理将120nm厚的SiO2膜形成在支撑板材料21的表面层上以及过孔22内。此外，施加Ti 200nm/Cu 350nm作为用于镀覆的种金属(seed metal)。然后通过将Cu充填在过孔22内并在表面层上形成10μm厚的Cu层，实现由Cu制成的导电材料23的充填。并且，例如由Sn3Ag制成的厚度为10μm的焊剂层24形成在导电材料23上。
此后，移除镀覆抗蚀膜，并且通过用专用于种金属的液体进行溶解来移除种金属。
换言之，在这个阶段执行的步骤是在用于加强部件衬底12的支撑板材料21中形成非穿透的过孔22并且在过孔22中充填导电材料23。形成支撑板材料21的步骤可以如上述在形成部件衬底12的步骤之后执行，可以在形成部件衬底12的步骤之前执行，或者同时地与形成部件衬底12的步骤并行执行。
在形成CMOS图像传感器的部件衬底12并且形成其中在过孔22中充填导电材料23的支撑板材料21之后，如图1的(F)所示，将部件衬底12和支撑板材料21接合。该接合以如下方式实现：使得部件衬底12上的电极垫盘15和充填在支撑板材料21中的过孔22中的导电材料23彼此电连接。更具体地，通过在电极垫盘15和导电材料23彼此相对并抵靠的同时溶解电极垫盘15上的凸缘16和导电材料23上的焊剂层24，将部件衬底12和支撑板材料21接合。
换言之，在这个阶段执行的步骤是在确保部件衬底12上的电极垫盘15和支撑板材料21中的导电材料23之间的电连接的同时将部件衬底12和支撑板材料21接合。
该实例中部件衬底12和支撑板材料21的接合能够例如使用无残留焊剂以约260℃的温度进行。或者，该接合能够通过在等离子体回流炉中移除氧化膜来进行。
此外，可以通过对接合部分实施Cu扩散处理，例如在部件衬底12和支撑板材料21接合之后通过以220℃加热，来形成10μm厚的IMC(MP≥350℃)层。
这里，以示例的方式，将Sn3Ag用作为焊剂层24并且通过IMC生长而增大MP。然而，也可以例如使用Au20Sn或SnIn基的低温焊剂(例如约175℃)。
此后，如图1的(G)所示，将绝缘树脂材料31充填在上述的接合步骤中接合的部件衬底12和支撑板材料21之间的间隙中。部件衬底12和支撑板材料21之间的间隙例如距离约10μm。充填在该微观间隙中的绝缘树脂材料31例如可以是热塑树脂材料。更具体地，将具有270℃的熔点的热塑氟树脂材料用作为绝缘树脂材料31，并且将该热塑氟树脂材料调配为在300℃具有低粘度。然后将处于该状态的热塑氟树脂材料真空充填到部件衬底12和支撑板材料21之间的间隙中，并且热塑氟树脂材料之后被固化。
尽管下面将详细描述，当将绝缘树脂材料31充填在部件衬底12和支撑板材料21之间的间隙中时，理想地是使用将绝缘树脂材料31的充填区域包围的外侧壁部分41。更具体地，在充填绝缘树脂材料31的步骤之前，执行形成将绝缘树脂材料31的充填区域包围的外侧壁部分41的外侧壁形成步骤。使用在外侧壁形成步骤中形成的外侧壁部分41来执行绝缘树脂材料31的充填。下面将详细描述外侧壁形成步骤。
在充填了绝缘树脂材料31之后，如图1的(H)所示，对与支撑板材料21接合的部件衬底12实施抛光或Si刻蚀，从而使光电探测器13暴露。由此，部件衬底12成为薄至例如7至10μm。
此后，如图2的(A)所示，设置例如OCCF和片上透镜(以下也简称为OCL)之类的光学部件32，以覆盖光电探测器13的暴露表面侧。
另外，如图2的(B)所示，密封玻璃33布置在传感器光线接收侧，以覆盖光学部件32的顶表面侧。
换言之，在上述的接合步骤之后，执行将各种光学部件安装在部件衬底12上的步骤。由于可以获得形成各种光学部件的处理的已知技术，这里省略了详细的描述。
之后，如图2的(C)所示，从支撑板材料21侧使支撑板材料21削薄，从而使充填在非穿透过孔22中的导电材料23暴露。更具体地，对支撑板材料21实施抛光加Si溶解，从而过孔22中的导电材料23在传感器光接收表面的背侧(图中的底表面侧)暴露。暴露的导电材料23的直径为例如约30至100μm。
在上述的暴露步骤之后，如图2的(D)所示，将绝缘树脂层34形成在支撑板材料21的暴露侧。包括绝缘树脂层34的支撑板材料21在削薄处理之后的板厚度为例如约100至150μm。
另外，如图2的(E)所示，通过将SnBi基低温焊剂施加到导电材料23的暴露部分而形成外部端子35。
可以使用其它已知的技术形成外部端子35。例如，除镀覆的方法外，还可以通过如合金焊接、印刷加回流和拔起(lift off)的方法形成外部端子35。
[充填绝缘树脂材料的过程]
现在将详细描述在部件衬底12和支撑板材料21之间的间隙中充填绝缘树脂材料31的方法。
图3的(A)和(B)是用于描述充填绝缘树脂材料时使用的外侧壁部分的示例的视图。
在上述的CMOS图像传感器的制造处理中，如上所述，在充填绝缘树脂材料31的步骤之前执行外侧壁形成步骤。
在外侧壁形成步骤中，例如如图3的(A)所示，形成将绝缘树脂材料31的充填区域包围并且在用于充填绝缘树脂材料31的部分中开口的外侧壁部分41。外侧壁部分41的形成材料和形成形状不受具体限制。
并且，如图3的(B)所示，在形成外侧壁部分41时，例如可以对应于部件衬底12的各个形成区域布置片固定加强棱42，在充填绝缘树脂材料31之前用作加强材料。
形成外侧壁部分41之后，在形成外侧壁部分41之后执行的充填绝缘树脂材料31的步骤中，将处于低粘度的状态的绝缘树脂材料31通过外侧壁部分41的开口部分注入。在该实例中，绝缘树脂材料31的充填区域的外围侧被外侧壁部分41包围。从而，即使当部件衬底12和支撑板材料21之间的间隙很窄时，通过开口部分注入的处于低粘度状态的绝缘树脂材料31也通过与重力无关的毛细作用从上、下、左、右的方向充分地渗透到充填区域中。
通过在以这样的方式将绝缘树脂材料31充填到部件衬底12和支撑板材料21之间的间隙时使用将绝缘树脂材料31的充填区域包围的外侧壁部分41，绝缘树脂材料31充分地渗透到充填区域中。从而能够以可靠的方式执行绝缘树脂材料31的充填。
[半导体器件的结构的示例]
现在将参照图2的(E)描述通过上述的制造方法制造的CMOS图像传感器的结构。
如图2的(E)所示，通过上述过程制造的CMOS图像传感器是通过将支撑板材料21接合到利用SOI衬底形成的部件衬底12而制成的。因此，即使当部件衬底12在制造处理中需要变薄时，由于部件衬底12被支撑板材料21加强，因此对部件衬底12的处理(具体地，衬底处理)也不会变得困难。
并且，尽管通过上述的过程制造的CMOS图像传感器是通过将支撑板材料21接合到部件衬底12而制成的，外部端子35形成在传感器光接收表面的背侧，即形成在支撑板材料21的底表面侧。外部端子35通过支撑板材料21中的导电材料23和过孔22与部件衬底12上的电极垫盘15电导通。由此，即使当接合支撑板材料21时，也可以在支撑板材料21侧提取信号，有利于获得更小和更轻的图像传感器。
另外，通过上述的过程制造的CMOS图像传感器是通过在支撑板材料21中形成过孔22并且将导电材料23充填至其中之后将支撑板材料21接合到部件衬底12而制成的。换言之，即使在部件衬底12和支撑板材料21接合之后，其两者之间也夹置着将部件衬底12上的电极垫盘15和支撑板材料21中的导电材料23接合的接合构件层。更具体地，夹置着作为接合构件的凸缘16和焊剂层24。
因此，在其结构中夹置着接构件的CMOS图像传感器中，即使当在支撑板材料21侧提取信号时，在支撑板材料21中形成过孔22并且在其中充填导电材料23也不会对部件衬底12侧产生影响。更具体地，在诸如形成过孔22和充填导电材料23的工作处理中可能产生的热量、污染、化学制剂等的负面影响将不会作用于部件衬底12和安装在部件衬底12上的光学部件32。
与根据本发明的实施例的结构不同，在其中支撑板材料仅层叠有树脂粘接剂的现有技术的制造方法中，处理过程受到树脂粘接剂的热阻的限制。相反，与现有技术中的情况相比，如根据本发明的实施例的结构中那样通过夹置接合构件进行连接时，在包括支撑板材料21的接合在内的处理过程中，能够将温度范围向高温侧扩宽。
此外，通过夹置着接合构件而接合的部分分散在部件衬底12和支撑板材料21的表面内。由此，即使当接合构件和导电材料23的热膨胀系统不同于部件衬底12和支撑板材料21的热膨胀系数时，部件衬底12的基本材料也不会在与支撑板材料21接合之后产生明显的变形。
如上所述，在根据本发明的实施例的结构的CMOS图像传感器中，在利用支撑板材料21确保部件衬底12的强度同时通过在支撑板材料21侧引出端子，能够实现尺寸和重量的减小。此外，即使在该情况下，端子的引出处理也不会对部件衬底12产生负面影响。
鉴于以上所述，因为在根据本发明的实施例的结构的CMOS图像传感器中，部件衬底12和支撑板材料21通过夹置接合构件而接合，所以可以认为与现有技术相比改善了理论成品率、制造成本、制造成品率、选择处理过程的自由度、以及可靠性。
具体地，根据夹置接合构件的结构，通过在支撑板材料21中形成非穿透过孔22并且在将支撑板材料21接合到部件衬底12后将其削薄以使导电材料23暴露，可以获得以下的优点。即，因为过孔22形成为非穿透的孔，所以能够在支撑板材料21的接合处理中将过孔22内的金属引起的污染抵制在较低的水平。并且，在削薄前的支撑板材料21的板厚度较大或过孔22的直径较小的情况下，相比将过孔22形成为穿透孔的情况，可以更容易地形成过孔22。
根据夹置接合构件的结构，通过将绝缘树脂材料31充填到部件衬底12和支撑板材料21之间的间隙中，可以获得以下的优点。即，由于通过接合构件接合的位置存在于分散在表面内的各点处并且由于利用低弹性的绝缘树脂材料31产生的间隙充填效果，相比现有技术中仅用树脂粘接剂进行层叠的情况，减轻了翘曲，并且部件衬底12削薄后的尺寸变形可以减半。并且，由于利用绝缘树脂材料31产生的间隙充填效果，相比没有将绝缘树脂材料31充填在空隙中的情况，可以预期到更好的冲击阻抗。因此，可以提高CMOS图像传感器的机械强度。此外，因为没有采用与树脂粘接剂的粘接，所以除热固树脂外，还可以将例如液晶聚合物之类的热塑树脂用作为绝缘树脂材料31。
在将绝缘树脂材料31充填在部件衬底12和支撑板材料21之间的间隙中的情况下，绝缘树脂材料31通过利用包围充填区域的外侧壁部分41充分地渗透到绝缘树脂材料31的充填区域中。从而能够以可靠的方式将绝缘树脂材料31充填到部件衬底12和支撑板材料21之间的间隙中。
在除外侧壁部分41外还额外设置片固定加强棱42的情况下，片固定加强棱42能够得到足够高的强度以耐受划片引起的机械冲击。从而能够实施划片处理以获得按片单独的传感器，而不会有任何问题。
这里描述了作为本发明的实施例的适当的具体示例。然而应该理解，本发明不限于上述内容。
例如，这里描述了作为半导体器件的示例的CMOS图像传感器。然而，除了CMOS图像传感器，本发明的实施例以完全相同的方式适用于由所谓的半导体处理制造的半导体器件。然而应注意，在上述的CMOS图像传感器的情况中，例如OCCF和OCL之类的对热敏感的光学部件32被布置在部件衬底12上。从而，因为可以通过实施本发明的实施例来避免热量对光学部件32产生的影响，所以本发明的实施例非常有效地用于确保产品的高质量、高可靠性和高成品率。
还应该注意，这里指出的半导体器件的各个构件的形成材料和材料尺寸仅是用于具体地实施本发明的实施例的示例。因此对本发明的技术范围的理解不受这些示例的限制。
应了解，本发明不限于以上描述的内容，只要不离开本发明的范围，可以根据出现的需要进行改变。
本发明包含了与2009年3月20日向日本专利局递交的日本在先专利申请JP2009-081097中公开的主题相关的主题，这里通过引用引入其全部内容。
本领域技术人员应理解，只要在所附权利要求或与其相当的范围内，可以按照设计要求等其它因素进行各种改变、组合、子组合和替换。

Claims (5)

1.一种半导体器件的制造方法，包括以下步骤：
形成半导体器件的部件衬底，在所述部件衬底的一个表面上设置有电极垫盘；
在用于对所述部件衬底进行加强的支撑板材料中形成过孔，并且在所述过孔中充填导电材料；以及
将所述部件衬底和所述支撑板材料接合，使得所述部件衬底上的所述电极垫盘和充填在所述支撑板材料中的所述过孔中的所述导电材料彼此电连接。
2.根据权利要求1所述的半导体器件的制造方法，
其中，将所述过孔形成为非穿透孔，并且
所述半导体器件的制造方法还包括以下步骤：在所述接合步骤之后，从所述支撑板材料侧将所述支撑板材料削薄，以用于使充填在非穿透的所述过孔中的所述导电材料暴露。
3.根据权利要求1或2所述的半导体器件的制造方法，还包括以下步骤：
将绝缘树脂材料充填在已经接合的所述部件衬底和所述支撑板材料之间的间隙中；以及
在所述绝缘树脂材料充填步骤之前，形成将所述绝缘树脂材料的充填区域包围的外侧壁部分。
4.根据权利要求1或2或3所述的半导体器件的制造方法，
其中，所述半导体器件是通过将光学部件安装在所述部件衬底上而形成的成像器件，并且
将所述光学部件在所述接合步骤之后安装在所述部件衬底上。
5.一种半导体器件，包括：
半导体器件的部件衬底；
设置在所述部件衬底的一个表面上的电极垫盘；
对所述部件衬底进行加强的支撑板材料；
在所述支撑板材料中形成的过孔；
充填在所述过孔中的导电材料；以及
被夹置在所述电极垫盘和所述导电材料之间并将所述部件衬底和所述支撑板材料接合的接合构件。
CN201010139922A 2009-03-30 2010-03-23 半导体器件的制造方法和半导体器件 Pending CN101853792A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009081097A JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法
JP2009-081097 2009-03-30

Publications (1)

Publication Number Publication Date
CN101853792A true CN101853792A (zh) 2010-10-06

Family

ID=42783113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010139922A Pending CN101853792A (zh) 2009-03-30 2010-03-23 半导体器件的制造方法和半导体器件

Country Status (5)

Country Link
US (2) US20100244270A1 (zh)
JP (1) JP5572979B2 (zh)
KR (1) KR20100109376A (zh)
CN (1) CN101853792A (zh)
TW (1) TW201108308A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383928A (zh) * 2012-05-03 2013-11-06 爱思开海力士有限公司 半导体芯片及半导体封装体
CN104282640A (zh) * 2013-07-05 2015-01-14 爱思开海力士有限公司 半导体芯片与具有该半导体芯片的层叠型半导体封装
CN105789229A (zh) * 2012-02-29 2016-07-20 佳能株式会社 光电转换装置、图像拾取系统及制造光电转换装置的方法
CN106457475A (zh) * 2014-03-14 2017-02-22 康宁股份有限公司 嵌入玻璃的传感器及其制造过程

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014043587A1 (en) * 2012-09-13 2014-03-20 California Institute Of Technology Coherent camera
CN108122933B (zh) * 2016-11-28 2021-04-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7034997B2 (ja) * 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法
US20220043029A1 (en) * 2020-08-10 2022-02-10 Xcerra Corporation Coaxial probe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040130640A1 (en) * 2002-12-25 2004-07-08 Olympus Corporation Solid-state imaging device and manufacturing method thereof
US20070029654A1 (en) * 2005-08-01 2007-02-08 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP5105695B2 (ja) * 2001-11-05 2012-12-26 カミヤチョウ アイピー ホールディングス 固体イメージセンサおよびその製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
CN100576404C (zh) * 2005-08-31 2009-12-30 松下电工株式会社 使用导电流体的继电装置
JP2007115878A (ja) * 2005-10-20 2007-05-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
CN101632294B (zh) * 2007-02-21 2012-08-22 柯尼卡美能达精密光学株式会社 摄像装置及摄像装置的制造方法
JP4667408B2 (ja) * 2007-02-23 2011-04-13 富士フイルム株式会社 裏面照射型固体撮像素子の製造方法
JPWO2008136419A1 (ja) * 2007-04-27 2010-07-29 日本電気株式会社 半導体装置及び製造方法並びにリペア方法
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040130640A1 (en) * 2002-12-25 2004-07-08 Olympus Corporation Solid-state imaging device and manufacturing method thereof
US20070029654A1 (en) * 2005-08-01 2007-02-08 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789229A (zh) * 2012-02-29 2016-07-20 佳能株式会社 光电转换装置、图像拾取系统及制造光电转换装置的方法
CN105789229B (zh) * 2012-02-29 2019-03-15 佳能株式会社 光电转换装置、图像拾取系统及制造光电转换装置的方法
US10546891B2 (en) 2012-02-29 2020-01-28 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system and method of manufacturing photoelectric conversion device
CN103383928A (zh) * 2012-05-03 2013-11-06 爱思开海力士有限公司 半导体芯片及半导体封装体
CN104282640A (zh) * 2013-07-05 2015-01-14 爱思开海力士有限公司 半导体芯片与具有该半导体芯片的层叠型半导体封装
CN104282640B (zh) * 2013-07-05 2018-11-06 爱思开海力士有限公司 半导体芯片与具有该半导体芯片的层叠型半导体封装
CN106457475A (zh) * 2014-03-14 2017-02-22 康宁股份有限公司 嵌入玻璃的传感器及其制造过程

Also Published As

Publication number Publication date
US20100244270A1 (en) 2010-09-30
JP2010232593A (ja) 2010-10-14
JP5572979B2 (ja) 2014-08-20
TW201108308A (en) 2011-03-01
US20120205817A1 (en) 2012-08-16
KR20100109376A (ko) 2010-10-08

Similar Documents

Publication Publication Date Title
CN101853792A (zh) 半导体器件的制造方法和半导体器件
KR101275653B1 (ko) Ｉｎ 땜납 피복 구리 호일 리본 도선 및 이의 접속 방법
TW200531227A (en) Structure and method of making capped chips having vertical interconnects
JPWO2007074846A1 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JPH10308465A (ja) 半導体基板用の鋳造金属シール
CN102403325A (zh) 半导体封装和半导体封装的制造方法以及光学模块
JP2012028484A (ja) モジュールと、その製造方法
CN101569178A (zh) 固态成像设备及其制造方法
US20090211793A1 (en) Substrate module, method for manufacturing substrate module, and electronic device
CN106717136A (zh) 电子模块
JP7449920B2 (ja) 半導体装置
JP5547566B2 (ja) 貫通配線基板の製造方法
US20180254251A1 (en) Electronic component mounting board and electronic device
CN116825750A (zh) 用于低温接合的结构和方法
US20090166890A1 (en) Flip-chip package
JP2009117760A (ja) 光透過部材及び電子回路基板
JP2004119773A (ja) 半導体装置及びその製造方法
CN105810705A (zh) 高像素影像传感芯片的封装结构及其制作方法
US6238508B1 (en) Bonding method using fast hardening UV adhesive and slower hardening adhesive
FR2822591A1 (fr) Assemblage de composants d'epaisseurs diverses
CN112911824A (zh) 用于光纤印刷电路板组件的表面安装技术
JPH04262566A (ja) ハイブリッド・　モジュールの製造方法
JP2007329156A (ja) 半導体装置およびその製造方法、並びに電子部品
US20180376041A1 (en) Image sensor mounting board and imaging device
KR101012701B1 (ko) 반도체 패키지와 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101006