JP2009117760A - 光透過部材及び電子回路基板 - Google Patents

Abstract

【課題】電子部品の実装平面積をより低減するのに有用な機能を発揮することができるＶＣＳＥＬモジュールのキャップガラス板２０を提供する。
【解決手段】光を出射する光出射部としての発光部４を具備するＶＣＳＥＬ素子１０と、ＶＣＳＥＬ素子１０に電気的に接続されるドライバＩＣと、発光部４から出射された光を透過させるように、発光部４に対向配設されたキャップガラス板２０とが、基板３１上に実装された電子回路基板、に用いられるキャップガラス板２０において、厚み方向に貫通するスルーホールを設け、このスルーホール内に導電性材料を固着させた。
【選択図】図１０

Description

本発明は、光電変換素子と、これに電気的に接続される電子部品と、光電変換素子の光出射部又は受光部に対向しながら光を透過させる板状の光透過部材とを有する電子回路基板に関するものである。また、かかる電子回路基板に用いられる光透過部材に関するものである。

この種の電子回路基板としては、光電変換素子たるＶＣＳＥＬ（Vertical-Cavity Surface-Emitting Laser）素子を実装したものが知られている。ＶＣＳＥＬ素子は、複数の半導体層からなる半導体積層構造を具備する発光部から、レーザー光を素子ベース面に垂直な方向に放出するものである。大量生産に適した製造工程で製造することが可能であるため低コスト化に有利な素子として知られている。

図１１は、従来のパッケージ型のＶＣＳＥＬ素子が実装された電子回路基板を示す拡大構成図である。同図において、パッケージ型のＶＣＳＥＬ素子１０は、素子の面方向にマトリクス状に並ぶ図示しない複数の発光部を有しており、それぞれの発光部からレーザー光を個別に出射することができる。それぞれの発光部は、図示しない駆動電源接続用電極を有している。また、ＶＥＣＳＥＬ素子１０の底部は、それぞれの発光部にアースを導くための共通のアース接続用電極になっている。かかる構成のＶＣＳＥＬ素子１０は、セラミック製のパッケージ９００の中に固定されている。このセラミック製のパッケージ９００の内面には、図示しない複数の電極が形成されている。これら電極は、ＶＣＳＥＬ素子１０の底部のアース接続用電極や、ＶＣＳＥＬ素子１０の複数の発光部におけるそれぞれの駆動電源接続用電極に接続されるものであり、パッケージ９００を厚み方向に貫通して、パッケージ９００の底面から露出している。パッケージ９００の内部においては、ＶＣＳＥＬ素子１０の発光部の駆動電源接続用電極と、パッケージ９００の図示しない複数の電極の１つとが、ワイヤーボンディング工法によって設けられたワイヤー９０１によって電気的に接続されている。また、ＶＣＳＥＬ素子の底部のアース接続用電極は、図示しないはんだを介してパッケージ９００のアース電極と接合されている。一方、パッケージ９００の底面で外部に露出している各電極は、はんだ９０４によって基板９０３の表面上の図示しない配線パターンと接合されている。これにより、ＶＣＳＥＬ素子１０の底部のアース接続用電極や、ＶＣＳＥＬ素子１０の複数の発光部におけるそれぞれの駆動電源接続用電極が、基板９０３の配線パターンと電気的に接続されている。なお、パッケージ９００の側壁の上には、板状の光透過部材であるキャップガラス板９０２が固定されている。このキャップガラス板９０２は、ＶＣＳＥＬ素子１０やキャップガラス板９０２内面の結露を抑えるためのガス（例えば窒素ガス）をパッケージ９００内に封止するとともに、ＶＣＳＥＬ素子１０の複数の発光部から発せられたレーザー光を透過させる役割を担っている。

かかる構成においては、電子回路基板の製造工程において、ＶＣＳＥＬ素子１０のベアチップをパッケージ９００内に収容した状態で取り扱うことで、実装作業性を向上させることができる。この反面、パッケージ９００によってＶＣＳＥＬ素子１０の実装平面積を大きくすることで、電子回路基板の小型化が困難になってしまうというデメリットがある。

そこで、近年においては、例えば特許文献１に記載の光電変換モジュールのように、いわゆるフリップチップ実装法により、ＶＣＳＥＬ素子をベアチップの状態でキャップガラス板に接合することが行われるようになってきた。具体的には、この光電変換モジュールにおいては、キャップガラス板におけるＶＣＳＥＬとの対向面に配線パターンを形成し、この配線パターンとＶＣＳＥＬの駆動電源接続用電極とをはんだ接合している。そして、このはんだ接合により、キャップガラス板をＶＣＳＥＬ素子で保持している。かかる構成においては、パッケージを省略した分だけ、ＶＣＳＥＬ素子の平面積を小さくすることで、実装平面積を小さくすることができる。

特開２００７−１９１０３号公報

しかしながら、このような光電変換モジュールにおいても、それが実装される基板のより一層の小型化を図る上で、まだ改良の余地が残されていた。具体的には、キャップガラス板をＶＣＳＥＬ素子で保持している光電変換モジュールを実装する基板には、光電変換モジュールの他に、抵抗、コンデンサ、ＶＣＳＥＬ素子内の発光部の駆動を制御するためのドライバＩＣ等の集積回路部品などといった他の電子部品を実装する必要がある。基板の小型化を図るためには、これらの電子部品を互いにできるだけ近づけて配設して基板上での実装平面積を低減する必要があるが、同一の基板面上で電子部品間の距離を小さくするのには限界があった。

なお、光電変換素子としてＶＣＳＥＬ素子を実装した電子回路基板における問題について説明したが、ＣＣＤ（Charge Coupled Device）撮像素子、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子など、他の光電変換素子を実装した電子回路基板でも、同様の問題が生じ得る。

本発明は、以上の背景に鑑みてなされたものであり、その目的とするところは、電子部品の実装平面積をより低減するのに有用な機能を発揮することができるキャップガラス板等の光透過部材を提供することである。また、電子部品の実装平面積をより低減することができる電子回路基板を提供することである。

上記目的を達成するために、請求項１の発明は、光を出射する光出射部、又は光を受光する受光部を具備する光電変換素子と、該光電変換素子に電気的に接続される電子部品と、該光出射部から出射された光を透過させるか、あるいは、自らを透過した光を該受光部に受光させるかするように、該光出射部又は受光部に対向配設された板状の光透過部材とが、基板上に実装された電子回路基板、に用いられる該光透過部材において、厚み方向に貫通するスルーホールを設け、該スルーホール内に導電性材料を固着させたことを特徴とするものである。
また、請求項２の発明は、請求項１の光透過部材において、上記スルーホール内の上記導電性材料と、上記光電変換素子とを電気的に接続するための第１配線パターンを上記光出射部又は受光部との対向面に設けるとともに、上記スルーホール内の上記導電性材料と、上記電子部品とを電気的に接続するための第２配線パターンを上記光出射部又は受光部との非対向面に設けたことを特徴とするものである。
また、請求項３の発明は、光を出射する光出射部、又は光を受光する受光部を具備する光電変換素子と、該光電変換素子に電気的に接続される電子部品と、該光出射部から出射された光を透過させるか、あるいは、自らを透過した光を該受光部に受光させるかするように、該光出射部又は受光部に対向配設された板状の光透過部材とが、基板上に実装された電子回路基板において、上記光透過部材として請求項１又は２の光透過部材を用い、上記電子部品を上記光透過部材における上記光出射部又は受光部との非対向面上に固定し、且つ、上記スルーホール内の導電性材料を介して、該電子部品と上記光電変換素子とを電気的に接続したことを特徴とするものである。
また、請求項４の発明は、請求項３の電子回路基板において、上記光透過部材と、これに対向している上記光電変換素子の上記光出射部又は受光部との間に空間を形成し、該空間内を大気とは異なるガスで満たした状態で、該光電変換素子の周縁部と上記光透過部材との間を封止材によって塞いで、該空間内に該ガスを封止したことを特徴とするものである。
また、請求項５の発明は、請求項４の電子回路基板において、上記光透過部材における面方向の全領域のうち、ガスで満たされている上記空間に対向しない領域に、上記スルーホールを設けたことを特徴とするものである。
また、請求項６の発明は、請求項３乃至５の何れかの電子回路基板であって、上記光電変換素子が、ＶＥＣＳＥＬ素子、ＣＣＤ撮像素子、又はＣＭＯＳ撮像素子であることを特徴とするものである。
また、請求項７の発明は、請求項３乃至６の何れかの電子回路基板において、上記光透過部材として請求項２の光透過部材を用いるとともに、上記第１配線パターンと上記光電変換素子の端子との間に介在して両者を接合する第１導電性接合材として、上記第２配線パターンと上記電子部品の端子との間に介在して両者を接合する第２導電性接合材よりも融点の高いものを用いたことを特徴とするものである。
また、請求項８の発明は、請求項３乃至７の何れかの電子回路基板において、上記電子部品として集積回路部品を用い、ベアチップの状態の該集積回路部品をフリップチップ実装法で上記光透過部材上に実装したことを特徴とするものである。
また、請求項９の発明は、請求項３乃至８の何れかの電子回路基板において、上記電子部品として集積回路部品を用いるとともに、光透過部材として、その熱膨張係数が該集積回路部品の熱膨張係数と上記光電変換素子の熱膨張係数との間の値であるもの、を用いたことを特徴とするものである。
また、請求項１０の発明は、請求項３乃至８の何れかの電子回路基板において、上記光透過部材として、光透過性を有する光透過基材が上記光電変換素子及び集積回路部品の何れよりも弾性率の低い材料からなるもの、を用いたことを特徴とするものである。
また、請求項１１の発明は、請求項１０の電子回路基板において、上記光透過性基材の両面にそれぞれ光透過性を有する反射防止膜を形成したことを特徴とするものである。

請求項１、２に係る光透過部材においては、光電変換素子に対向している状態で、光電変換素子との非対向面に固定された電子部品と、光電変換素子とを、スルーホール内の導電性材料を介して電気的に接続することが可能になる。このような接続においては、光透過部材における光電変換素子との対向面を、従来と同様に光電変換素子の実装エリアとして利用するとともに、従来は利用していなかった光透過部材における光電変換素子との非対向面を、他の電子部品の実装エリアとして利用することで、光電変換素子と他の電子部品とを立体的に実装することが可能になる。これにより、基板の表面上における電子部品の実装平面積をより低減することができる。このように、請求項１、２に係る光透過性部材においては、その表面を電子部品の実装エリアとして利用可能にするという、電子部品の実装平面積をより低減するのに有用な機能を発揮することができる。
特に、請求項２に係る光透過部材においては、光電変換素子との対向面に形成された配線パターンと、スルーホール内の導電性材料と、光電変換素子との非対向面に形成された配線パターンとを介して、電子部品と光電変換素子とを電気的に接続することができる。
請求項３乃至９に係る電子回路基板においては、従来は利用していなかった光透過部材における光電変換素子との非対向面を、光電変化素子とは異なる電子部品の実装エリアとして利用して、電子部品の実装平面積をより低減することができる。
特に、請求項４に係る電子回路基板においては、光電変換素子と光透過部材との間に満たしたガスによって光電変換素子を覆うことで、結露しない環境下に密封する。これにより、光電変換素子や光透過部材の結露を回避することができる。
また特に、請求項５に係る電子回路基板においては、光透過性部材のスルーホール入口を、ガス封止用の空間から離れた位置で開口させる。これにより、空間内のガスを、スルーホール内壁と、スルーホール内に固着された導電性材料との隙間からの外部に漏らしてしまったり、その間隙からガス封止用の空間内に大気を流入させてしまったりすることを回避することができる。
また特に、請求項６に係る電子回路基板においては、光透過部材に対向するように基板上に実装されたＶＥＣＳＥＬ素子、ＣＣＤ撮像素子、又はＣＭＯＳ撮像素子と、光透過性部材におけるそれら素子との非対向面に実装された電子部品とを、光透過部材のスルーホール内の導電性材料を介して電気的に接続することができる。
また特に、請求項７に係る電子回路基板においては、光透過部材の第１配線パターンと光電変換素子の端子との間に介在する第１導電性接合材を溶融させて両者を電気的に接続する工程を実施した後、光透過部材の第２配線パターンと電子部品の端子との間に介在する第２導電性接合材をリフローによって溶融させて両者を接合する工程を実施する場合に、後者の工程での第１導電性接合材の再溶融を回避する。これにより、第１導電性接合材の再溶融に起因する光電変換素子と第１配線パターンとの導通不良や接合不良の発生を回避することができる。
また特に、請求項８に係る電子回路基板においては、集積回路部品としてパッケージ型のものを用いる場合に比べて、集積回路部品の実装平面積を低減することができる。更には、パッケージ型のものを用いる場合に比べて、基板と、これの上に実装された光電変換素子と、これの上に実装された光透過部材と、これの表面に実装された電子部品との合計厚みを低減することもできる。
また特に、請求項９に係る電子回路基板においては、光透過部材として、その熱膨張係数が集積回路部品の熱膨張係数と光電変換素子の熱膨張係数との間の値でないものを用いる場合に比べて、温度変化に伴って生ずる光透過部材と集積回路部品との伸縮量の差や、温度変換に伴って生ずる光透過部材と光電変換素子との伸縮量の差を低減する。これにより、それら伸縮量の差に起因する集積回路部品と光透過部材との接合部の割れや、光電変換素子と光透過部材との接合部の割れの発生を抑えることができる。
また特に、請求項１０に係る電子回路基板においては、温度変化に伴って、光透過部材の光透過基材と、光透過性部材に接合された光電変換素子や集積回路部品との間に伸縮量の差が生じたとしても、光電変換素子や集積回路部品よりも弾性率の低い光透過基材が光電変換素子や集積回路部品との伸縮量の差に追従して微妙に撓んだり、本来よりも伸びたりすることで、伸縮量の差による光電変換素子や集積回路部品との接合部の相対位置変化を抑える。これにより、温度変化に伴う伸縮量の差に起因する集積回路部品と光透過部材との接合部の割れや、光電変換素子と光透過部材との接合部の割れの発生を抑えることができる。
また特に、請求項１１に係る電子回路基板においては、光透過性基材の両面にそれぞれ形成した反射防止膜により、光透過部材の両面における光反射をそれぞれ抑えることができる。

以下、本発明を適用した電子回路基板の一実施形態について説明する。
図１は、実施形態に係る電子回路基板に実装される光電変換素子としてのＶＣＳＥＬ素子１０を示す平面図である。また、図２は、ＶＣＳＥＬ素子１０を示す断面図である。これらの図において、ＶＣＳＥＬ素子１０は、ベース基板１、これの表面に形成されたアース電極層２、これの表面に形成された複数の半導体層からなるベース半導体層３、これの上にマトリクス状に並ぶ４０個の発光部４などを有している。また、これら発光部４を避けるようにベース半導体層３の表面に形成された絶縁層５、それぞれの発光部４の天端に形成されたリング電極部や、個々のリング電極部から延在するように絶縁層５の上に形成されたリード部からなるリード電極６なども有している。更には、それぞれのリード電極６の端部に続くように絶縁層５の上に形成された駆動電源接続用の電極パッド７や、アース接続用電極パッド８なども有している。それぞれの発光部４０は、図示しない複数の半導体層が積層された構造になっており、アース電極層２がアースされた状態でリード電極６に駆動電圧が印加されることで、発光する。この発光によって得られたレーザー光は、ベース基板１の面に直交する方向に、リード電極６のリング電極部の中心穴から出射される。

次に、かかる構成のＶＣＳＥＬ素子１０を実装した従来の電子回路基板について説明する。
図３は、ＶＣＳＥＬ素子とともに電子回路基板に実装される光透過性の板状部材たる従来のキャップガラス板２０’を示す平面図である。また、図４は、従来のキャップガラス板２０’を示す断面図である。キャップガラス板２０’は、ガラス板部２３’と、配線パターン２４’とを有している。

ガラス板部２３’は、図４に示すように、ガラス基板２１’と、これの両面にそれぞれ形成されたＳｉＯ_２層やＳｉＯ層からなる反射防止膜２２’とを有している。配線パターン２４’は、このガラス板部２３’の両面のうち、図示しないＶＣＳＥＬ素子との対向面（以下、素子対向面という）に形成されている。そして、ＶＣＳＥＬ素子１０は、図３に示すように、キャップガラス板２０’の平面の中心部に対向するように実装される。

キャップガラス板２０’の配線パターン２４’は、４０本形成され、それぞれガラス板中央部から外縁部に向けて延在している。個々の配線パターン２４’は、ＶＣＳＥＬ素子１０に４０個形成された電極パッド（図１の７）の何れかに対向するように形成された素子側電極パッド部２４ａ’と、これからガラス板外縁部に向けて延びるリード部２４ｂ’と、これの端部に形成された基板側電極パッド部２４ｃ’とを有している。

図５は、従来の電子回路基板３０’を示す平面図である。また、図６は、従来の電子回路基板３０’を示す断面図である。図６に示すように、ＶＣＳＥＬ素子１０の駆動電源接続用の電極パッド７は、発光部４よりも厚く形成されており、キャップガラス板２０’の配線パターン２４’の素子側電極パッド部２４ａ’にはんだ（１００）接合されている。これにより、ＶＣＳＥＬ素子１０がキャップガラス板２０’の直下に固定される。そして、ＶＣＳＥＬ素子１０の４０個の発光部４が、それぞれ所定の間隙からなるガス封止用の空間Ｇを介してキャップガラス板２０’の素子対向面に対向している。

電子回路基板３０’の基板３１’は、これの表面状に形成された図示しない複数の配線パターンと、基板層に形成された矩形状の素子受入開口３３’とを有している。この素子受入開口３３’は、ＶＣＳＥＬ素子１０よりも大きな平面積になっており、図６に示すように、キャップガラス板２０’の下に固定されたＶＣＳＥＬ素子１０を内部に受け入れるものである。素子受入開口３３’の周囲には、素子接続用電極パッド３４’がキャップガラス板２０’の基板側電極パッド２３ｃ’に対向するように形成されている。かかる素子接続用電極パッド３４’は、ＶＣＳＥＬ素子１０の４０個の発光部４にそれぞれ個別に対応するように、４０個設けられている。そして、基板３１’の素子接続用電極パッド３４’と、キャップガラス板２０’の基板側電極パッド２３ｃ’とがはんだ接合されることで、キャップガラス板２０’及びＶＣＳＥＬ素子１０が基板３１’に実装されている。

基板３１’の素子接続用電極パッド３４’には、リード電極３５’が続いており、このリード電極３５’は、基板３１’の図示しない領域に実装された４つのドライバＩＣに接続されている。具体的には、基板３１’の図示しない領域には、図示しない４つのドライバＩＣが実装されている。これらドライバＩＣは、それぞれ、ＶＣＳＥＬ素子１０における４０個の発光部４のうち、１０個の駆動を制御するものである。

次に、本実施形態に係る電子回路基板の特徴的な構成について説明する。
図７は、本実施形態に係る電子回路基板に実装されるキャップガラス板２０を示す平面図である。また、図８は、キャップガラス板２０を示す断面図である。キャップガラス板２０のガラス板部２３は、従来のキャップガラス板と同様に、ガラス基板２１と、これの両面にそれぞれ形成されたＳｉＯ_２層やＳｉＯ層からなる反射防止膜２２とを有している。

ガラス板部２３の素子対向面に形成された配線パターン２４は、従来のキャップガラス板と同様に、素子側電極パッド部２４ａとリード部２４ｂとを有している。但し、従来のキャップガラス板とは異なり、基板側電極パッド部を有していない。従来のキャップガラス板の素子対向面に設けられていた基板側電極パッド部は、キャップガラス板上の配線パターンを介して、ＶＣＳＥＬ素子と、基板上のドライバＩＣとを導通させるためのものであった。しかし、実施形態に係る電子回路基板では、ドライバＩＣを、基板ではなく、キャップガラス板上に設けているので、かかる基板側電極パッド部が不要になっている。そして、キャップガラス板には、基板側電極パッド部の代わりに、ＩＣ接続用電極パッド部２４ｅを有している。このＩＣ接続用電極パッド部２４ｅは、ガラス板部２３に設けられたスルーホール内に充填された板貫通部２４ｄを被覆するように、ガラス板部２３における素子非対向面上に形成されている。即ち、実施形態に係る電子回路基板のキャップガラス板２０は、ガラス板部２３を厚み方向に貫通するスルーホールと、このスルーホール内に固着された導電性材料からなる板貫通部２３ｄとを有している。

なお、ガラス板部２３は透明であるので、素子対向面に形成された素子側電極パッド部２４ａやリード部２４ｂは、素子非対向面側から透けて見えるが、素子非対向面側から平面を示している図７では、素子非対向面側の部材と素子対向面側の部材とを区別するために、素子側電極パッド部２４ａやリード部２４ｂを点線で示している。

かかる構成のキャップガラス板２０は、次のようにして製造されたものである。即ち、まず、ガラス基板２１の両面にそれぞれＳｉＯ_２層やＳｉＯ層からなる反射防止膜２２が形成される。次いで、レーザー加工、サンドブラスト加工、ドリル加工などにより、上述のスルーホールが４０個形成された後、両面それぞれの反射防止膜２２の上にアルミ層が蒸着によって形成される。この際、アルミ層のアルミニウムは、４０個のスルーホール内にも蒸着される。つまり、本実施形態に係るキャップガラス板２０では、スルーホール内の導電性材料として、アルミニウムが用いられている。両面にそれぞれ形成されたアルミ層は、スルーホール内のアルミニウムからなる板貫通部２４ｄを介して互いに導通している。両面のうち、素子対向面に形成されたアルミ層は、フォトリソグラフィー法により、図７に示した素子側電極パッド部２４ａやリード部２４ｂと同じ平面形状にパターン加工される。また、素子非対向面に形成されたアルミ層は、フォトリソグラフィー法により、図７に示したＩＣ接続用電極パッド部２４ｅと同じ平面形状にパターン加工される。このようにして両面にそれぞれ形成されたアルミニウムから成るパターンの上には、ニッケルメッキ処理によるニッケルメッキ膜と、金メッキ処理による金メッキ膜とが形成される。配線パターンは、これらアルミ層、ニッケルメッキ膜、及び金メッキ膜からなる３層構造になっている。なお、スルーホール内に対しては、塗布や埋め込みなどによってアルミニウム等の導電性材料を設けてもよい。

反射防止膜２２の材質と、配線パターンの材質との組合せによっては、配線パターンが反射防止膜２２に良好に固着しないことがある。例えば、本発明者らは、配線パターンにおける反射防止膜２２（ＳｉＯ及びＳｉＯ_２からなる）との接触面側に設けるアルミ層として、アルミニウム合金であるアルミシリコンカーバイドからなるものを形成し、その上にニッケルメッキ膜と金メッキ膜とをメッキ処理によって形成してみた。すると、ニッケルメッキ処理や金メッキ処理の際に、アルミ層を部分的に剥離してしまった。従前において、数百μｍ程度のピッチのアルミシリコンカーバイドからなるアルミ層を、ＳｉＯ及びＳｉＯ_２からなる反射防止膜２２の上に形成したときには、アルミ層の剥がれ落ちを経験したことがなかった。よって、数百μｍ程度のピッチのアルミシリコンカーバイドからなるアルミ層では、ＳｉＯ及びＳｉＯ_２からなる反射防止膜２２に対してある程度の固着力を発揮することができていたが、数十μｍという微細ピッチの同アルミ層では同反射防止膜２２に対して十分な固着力を発揮することができなかったと考えられる。但し、反射防止膜２２が約２００［ｎｍ］という超薄厚なものであったため、微細ピッチの同アルミ層が同反射防止膜２２から剥がれ落ちたのか、同反射防止膜２２におけるアルミ層被覆箇所が微細ピッチの同アルミ層とともに剥がれ落ちたのかを区別することはできなかった。本発明者らは、次に、次のようにしてキャップガラス板２０を形成してみた。即ち、ガラス基板２１の両面にそれぞれ反射防止膜２２を形成するのであるが、まずは、一方の面だけに反射防止膜２２を形成した。そして、もう一方の面においては、ガラス基板２１の無垢の表面に対して、素材であるアルミニウム中にシリコン及び銅を含有するアルミ合金（アルミ・シリコン・カッパー）からなるアルミ層を形成した後、それを配線パターンと同じ微細ピッチにパターン化した。そして、そのパターン化したアルミ層の上にニッケルメッキ膜と金メッキ膜とを積層して３層構造の配線パターンを得た。その後、ガラス基板２１における配線パターン側の面の全域に対して、配線パターンの上側から反射防止膜２２を形成した。配線パターンが存在せずにガラス基板２１の無垢の表面が露出している領域だけに反射防止膜２２を形成してもよいが、操作を簡略化するために配線パターンの上にも反射防止膜２２を形成した。すると、配線パターン形成時のメッキ処理工程や、その後の工程において、アルミ層がガラス基板２１の無垢の表面上から剥がれ落ちることはなかった。また、アルミ層として、アルミ合金の代わりに、純粋なアルミニウムだけからなるものを同様に形成してみたが、この場合にもアルミ層がガラス基板２１の無垢の表面から剥がれ落ちることはなかった。ガラス基板２１としては、バリウム硼珪酸ガラスであるＤ２６３からなるものを用いた。よって、ＳｉＯ_２（反射防止膜２２）と、アルミ層のアルミ合金（アルミ・シリコン・カッパー）との組合せでは、良好な固着性が得られないのに対して、Ｄ２６３（ガラス基板２１）とアルミ層のアルミ合金（アルミ・シリコン・カッパー）との組合せでは、微細ピッチでも良好な固着性が得られたことになる。Ｄ２６３に代えて、バリウム硼珪酸ガラスである７０５９やＡＮからなるガラス基板２１を用いても、同様に、良好な固着性が得られると考えられる。よって、配線パターンの最下層（本例ではアルミ層）の材料と、反射防止膜２２との材料との組合せでは良好な固着性が得られない場合であって、且つガラス基板２１の材料と同最下層の材料との組合せで良好な固着性が得られる場合には、反射防止膜２２をガラス基板２１の無垢の表面上に形成するとよい。また、両方向の組合せともに良好な固着性が得られない場合には、何れか一方の組合せを、良好な固着性が得られるものに代えればよい。

図９は、本実施形態に係る電子回路基板３０を示す平面図である。また、図１０は、本実施形態に係る電子回路基板３０を示す断面図である。これらの図において、ＶＣＳＥＬ素子１０の駆動電源接続用の電極パッド７は、キャップガラス板２０の配線パターン２４の素子側電極パッド部２４ａにはんだ接合されている。これにより、ＶＣＳＥＬ素子１０がキャップガラス板２０の直下に固定されている。そして、ＶＣＳＥＬ素子１０の４０個の発光部４が、それぞれ所定の間隙からなるガス封止用の空間Ｇを介してキャップガラス板２０の素子対向面に対向している。

図９において、キャップガラス板２０の素子対向面におけるＶＣＳＥＬ素子１０との非対向領域には、アース接続用大電極パッド２５が形成されている。また、と、キャップガラス板２０の素子対向面におけるＶＣＳＥＬ素子１０との対向領域には、アース接続用電極パッド８が形成されている。同図では、便宜上、図示を省略しているが、これらパッドはリードによって接続されている。そして、アース接続用大電極パッド２５と、基板３１上に形成された配線パターンとがはんだ接合されることで、ＶＣＳＥＬ素子１０及びキャップガラス板２０が基板３１に実装されている。

基板３１’の素子接続用電極パッド３４’には、リード電極３５’が続いており、このリード電極３５’は、基板３１’の図示しない領域に実装された４つのドライバＩＣに接続されている。具体的には、基板３１’の図示しない領域には、図示しない４つのドライバＩＣが実装されている。これらドライバＩＣは、それぞれ、ＶＣＳＥＬ素子１０における４０個の発光部４のうち、１０個の駆動を制御するものである。

ＶＣＳＥＬ素子１０の周縁部と、キャップガラス板２０との間には、両者間を塞ぐための封止材１０１が固定されており、これにより、ＶＣＳＥＬ素子１０とキャップガラス板２０との間の空間Ｇに、窒素ガス等のガスが封止されている。

キャップガラス板２０の素子非対向面には、４つのドライバＩＣ４０が実装されており、これらは、キャップガラス板２０の素子非対向面に形成されたＩＣ接続用電極パッド部２４ｅにはんだ接合されている。キャップガラス板２０のスルーホール内の板貫通部２４ｄを介して、素子非対向面側のＩＣ接続用電極パッド部２４ｅと、素子対向面側のリード部２４ｂとを導通させたことで、素子非対向面上のドライバＩＣ４０に対して、素子対向面側から駆動電圧を導くことが可能になっている。

かかる構成においては、図１０と図６との比較からわかるように、従来ではキャップガラス板２０の周辺に配設していたドライバＩＣを、従来と同じ平面積のキャップガラス板２０の上に実装して、実装面積を低減することができる。また、ＶＣＳＥＬ素子１０とドライバＩＣ４０との間の配線距離をより短くすることで、両者間の電気抵抗をより低くして、通信速度の高速化を図ることもできている。更には、従来では、ＶＣＳＥＬ素子１０とドライバＩＣとの間の配線内で、はんだ接合部を２ケ所設けていたのに対し（基板側電極パッド２３ｃ’と素子接続用電極パッド３４’との間、及び、基板とドライバＩＣとの間）、１ケ所に低減しているので、接合部からのノイズの混入をより低減することもできている。

キャップガラス板２０のスルーホールについては、ガラス板部２３における面方向の全領域のうち、ガラス板部２３と、これに対向しているＶＣＳＥＬ素子１０との間に形成されたガス封止用の空間Ｇに対向しない領域に、設けている。かかる構成では、ＶＣＳＥＬ素子１０と、これに対向しているキャップガラス板２０との間に形成されたガス封止用の空間Ｇに対して、外気を取り入れる通気孔としてスルーホールを機能させないようにすることで、スルーホール内に生じてしまう微小空隙からのガス漏れの発生を回避することができる。

本実施形態に係る電子回路基板３０は、次のようにして製造されたものである。即ち、まず、素子対向面を鉛直方向上側に向けた姿勢のキャップガラス板２０における４０個の素子側電極パッド２４ａに対して、はんだロボット等によってはんだを溶着させる。次いで、同姿勢のキャップガラス板２０をチップマウンターのワーク台にセットする。そして、チップマウンターにより、ＶＣＳＥＬ素子１０を上下反転させた姿勢でガラス板との位置合わせを行いながら、キャップガラス板２０の上に載置する。その後、キャップガラス板２０の素子非対向面側から素子対向面側の素子側電極パッド２４ａに向けてレーザー光を照射する。この照射により、素子側電極パッド２４ａ上のはんだを溶融させて、素子側電極パッド２４ａと、ＶＣＳＥＬ素子１０の電極パッド７とを接合する。

なお、次のような工程で電子回路基板３０を製造してもよい。
（１）予めはんだを塗布したキャップガラス板２０の個片をノズルなどで吸い上げて載置台に載置する。
（２）ドライバＩＣをノズルなどで吸い上げて実装する。
（３）レーザー光の照射によるはんだの溶融によって接合を行う。
（４）Ｎ_２ガス環境下で封止材１０１を固着させて空間Ｇ内にＮ_２ガスを封止する。
（５）電子部品を実装する。
（６）リフローを行う。
なお、複数のキャップガラス板２０に分割することが可能な大ガラス板に対して（１）〜（６）の工程を実施した後に、大ガラス板を分割してもよい。

このようにしてＶＣＳＥＬ素子１０をキャップガラス板２０に固定したら、マスク印刷法により、基板３１の基板面の必要な箇所にクリームはんだを印刷する。また、キャップガラス板２０の素子非対向面のＩＣ接続用電極パッド部２４ｅにもクリームはんだを印刷する。そして、チップマウンターにより、基板３１のクリームはんだの上に対して各種電子部品やＶＣＳＥＬ素子１０及びキャップガラス板２０をマウントする。更には、キャップガラス板２０のクリームはんだの上にドライバＩＣ４０をマウントする。その後、電子回路基板３０をリフロー炉内で所定時間加熱して、クリームはんだ内のはんだを溶融させる。これにより、各種電子部品、ＶＣＳＥＬ素子１０及びキャップガラス板２０を基板３１に接合するとともに、ドライバＩＣ４０をキャップガラス２０に接合する。

第１配線パターンとしての素子側電極パッド部２４ａと、ＶＣＳＥＬ素子１０の電極パッド７との間を接合するはんだ１００としては、第２配線パターンたるＩＣ接続用電極パッド部２４ｅとドライバＩＣ４０との間に介在して両者を接合するクリームはんだ内のはんだよりも融点の高いものを用いている。具体的には、前者のはんだ１００としては、次の表１における高温はんだ（溶融温度＝２３８℃）を用いている。これに対し、後者のはんだとしては、次の表１における低温はんだ（溶融温度＝１３９℃）を用いている。

このようなはんだの組合せでは、リフローの工程において、後者の低温はんだを約１５０℃の加熱温度で加熱して溶融させても、先に、素子側電極パッド部２４ａと電極パッド７との間で溶融・固化させたはんだ１００を再溶融させることがない。これにより、リフロー工程で前者のはんだ１００を再溶融させることに起因するＶＣＳＥＬ素子１０と素子側電極パッド部２４ａとの導通不良や接合不良の発生を回避することができる。

先に示した１０において、集積回路としてのドライバＩＣ４０は、ベアチップの状態になっており、フリップチップ実装法によってキャップガラス板２０上に実装されている。かかる構成では、ドライバＩＣとしてパッケージ型のものを用いる場合に比べて、ドライバＩＣの実装平面積を低減することができる。更には、パッケージ型のものを用いる場合に比べて、基板３１と、これの上に実装されたＶＣＳＥＬ素子１０と、これの上に実装されたキャップガラス板２０と、これの表面に実装されたドライバＩＣ４０との合計厚みを低減することもできる。

キャップガラス板２０のガラス基板２１としては、その熱膨張係数がドライバＩＣ４０のベース樹脂の熱膨張係数とＶＣＳＥＬ素子１０のベース樹脂の熱膨張係数との間の値であるもの、を用いている。例えば、次の表２に示すように、ＶＣＳＥＬ素子１０のベース樹脂の熱膨張係数が５．９［１０^−６／Ｋ］であり、且つドライバＩＣのベース樹脂であるシリコンの熱膨張係数が３．５［１０^−６／Ｋ］である場合に、ガラス基板２１として、ソーダライム１やＥガラスからなるものを用いるのである。

かかる構成においては、ガラス基板２１として、その熱膨張係数がドライバＩＣ４０のベース樹脂の熱膨張係数とＶＣＳＥＬ素子１０のベース樹脂の熱膨張係数との間の値でないものを用いる場合に比べて、温度変化に伴って生ずるキャップガラス板２０とドライバＩＣ４０との伸縮量の差や、キャップガラス板２０とＶＣＳＥＬ素子１０との伸縮量の差を低減する。これにより、それら伸縮量の差に起因するドライバＩＣとキャップガラス板２０との接合部の割れや、ＶＣＳＥＬ素子１０とキャップガラス板２０との接合部の割れの発生を抑えることができる。かかる構成では、接合部の割れの発生を回避するために行うアンダーフィル処理を省略しても、割れの発生を防止することが期待できる。このアンダーフィル処理とは、電子部品と、基板との間に生ずる僅かな間隙内にアンダーフィル材を流入した後、固化させることで、両者の接合強度を高める処理である。

次に、変形例に係る電子回路基板について説明する。
変形例に係る電子回路基板においては、キャップガラス板２０として、ガラス基板２１の代わりに、ＰＥＴ（ポリエチレンテレフタレート）などのプラスチックからなるプラスチック基板を用いている点が、実施形態に係る電子回路基板と異なっている。ＶＣＳＥＬ素子のベース板や、ドライバＩＣのパッケージの材料としては、セラミックなどの材料が用いられている。プラスチック基板は、ＶＣＳＥＬ素子及びドライバＩＣの何れよりも、弾性率が低くなっている。例えば、ＶＣＳＥＬ素子やドライバＩＣのヤング率が７．０×１０^５［ｋｇｆ／ｃｍ^２］であるのに対し、プラスチック基板のヤング率が０．８〜１５．６［ｋｇｆ／ｃｍ^２］になっている。かかる構成において、温度変化に伴って、プラスチック基板と、キャップガラス板２０に接合されたＶＣＳＥＬ素子やドライバＩＣとの間に伸縮量の差が生じたとしても、ＶＣＳＥＬ素子やドライバＩＣよりも弾性率の低いプラスチック基板がＶＣＳＥＬ素子やドライバＩＣとの伸縮量に追従して微妙に撓んだり、本来よりも伸びたりする。これにより、伸縮量の差によるＶＣＳＥＬ素子やドライバＩＣとの接合部の相対位置変化を抑える。よって、温度変化に伴う伸縮量の差に起因するＶＣＳＥＬ素子とギャップガラス板２０との接合部の割れや、ドライバＩＣとキャップガラス板２０との接合部の割れの発生を抑えることができる。

これまで、光電変換素子としてＶＣＳＥＬ素子１０を実装した電子回路基板２０の実施形態について説明してきたが、ＶＣＳＥＬ素子１０の代わりに、ＣＣＤ撮像素子やＣＭＯＳ撮像素子を実装した電子回路基板にも、本発明の適用が可能である。

実施形態に係る電子回路基板に実装されるＶＣＳＥＬ素子１０を示す平面図。 同ＶＣＳＥＬ素子を示す断面図。 ＶＣＳＥＬ素子とともに電子回路基板に実装される従来のキャップガラス板２０を示す平面図。 同キャップガラス板を示す断面図。 従来の電子回路基板を示す平面図。 同電子回路基板を示す断面図。 実施形態に係る電子回路基板に実装されるキャップガラス板を示す平面図。 同キャップガラス板を示す断面図。 実施形態に係る電子回路基板を示す平面図。 同電子回路基板を示す断面図。 従来のパッケージ型のＶＣＳＥＬ素子が実装された電子回路基板を示す拡大構成図。

符号の説明

４：発光部（光出射部）
１０：ＶＣＳＥＬ素子（光電変換素子）
２０：キャップガラス板（板状の光透過部材）
２４ａ：素子側電極パッド部（第１配線パターン）
２４ｂ：リード部（第１配線パターン）
２４ｄ：板貫通部（スルーホール内の導電性材料）
２４ｅ：ＩＣ接続用電極パッド部（第２配線パターン）
３０：電子回路基板
３１：基板
４０：ドライバＩＣ（電子部品、集積回路部品）

Claims (11)

1. 光を出射する光出射部、又は光を受光する受光部を具備する光電変換素子と、該光電変換素子に電気的に接続される電子部品と、該光出射部から出射された光を透過させるか、あるいは該受光部に入射する前の光を透過させるかするように、該光出射部又は受光部に対向配設された板状の光透過部材とが、基板上に実装された電子回路基板、に用いられる該光透過部材において、
   厚み方向に貫通するスルーホールを設け、該スルーホール内に導電性材料を固着させたことを特徴とする光透過部材。
2. 請求項１の光透過部材において、
   上記スルーホール内の上記導電性材料と、上記光電変換素子とを電気的に接続するための第１配線パターンを上記光出射部又は受光部との対向面に設けるとともに、上記スルーホール内の上記導電性材料と、上記電子部品とを電気的に接続するための第２配線パターンを上記光出射部又は受光部との非対向面に設けたことを特徴とする光透過部材。
3. 光を出射する光出射部、又は光を受光する受光部を具備する光電変換素子と、該光電変換素子に電気的に接続される電子部品と、該光出射部から出射された光を透過させるか、あるいは、自らを透過した光を該受光部に受光させるかするように、該光出射部又は受光部に対向配設された板状の光透過部材とが、基板上に実装された電子回路基板において、
   上記光透過部材として請求項１又は２の光透過部材を用い、上記電子部品を上記光透過部材における上記光出射部又は受光部との非対向面上に固定し、且つ、上記スルーホール内の導電性材料を介して、該電子部品と上記光電変換素子とを電気的に接続したことを特徴とする電子回路基板。
4. 請求項３の電子回路基板において、
   上記光透過部材と、これに対向している上記光電変換素子の上記光出射部又は受光部との間に空間を形成し、該空間内を大気とは異なるガスで満たした状態で、該光電変換素子の周縁部と上記光透過部材との間を封止材によって塞いで、該空間内に該ガスを封止したことを特徴とする電子回路基板。
5. 請求項４の電子回路基板において、
   上記光透過部材における面方向の全領域のうち、ガスで満たされている上記空間に対向しない領域に、上記スルーホールを設けたことを特徴とする電子回路基板。
6. 請求項３乃至５の何れかの電子回路基板であって、
   上記光電変換素子が、ＶＥＣＳＥＬ素子、ＣＣＤ撮像素子、又はＣＭＯＳ撮像素子であることを特徴とする電子回路基板。
7. 請求項３乃至６の何れかの電子回路基板において、
   上記光透過部材として請求項２の光透過部材を用いるとともに、上記第１配線パターンと上記光電変換素子の端子との間に介在して両者を接合する第１導電性接合材として、上記第２配線パターンと上記電子部品の端子との間に介在して両者を接合する第２導電性接合材よりも融点の高いものを用いたことを特徴とする電子回路基板。
8. 請求項３乃至７の何れかの電子回路基板において、
   上記電子部品として集積回路部品を用い、ベアチップの状態の該集積回路部品をフリップチップ実装法で上記光透過部材上に実装したことを特徴とする電子回路基板。
9. 請求項３乃至８の何れかの電子回路基板において、
   上記電子部品として集積回路部品を用いるとともに、光透過部材として、その熱膨張係数が該集積回路部品の熱膨張係数と上記光電変換素子の熱膨張係数との間の値であるもの、を用いたことを特徴とする電子回路基板。
10. 請求項３乃至８の何れかの電子回路基板において、
    上記光透過部材として、光透過性を有する光透過基材が上記光電変換素子及び集積回路部品の何れよりも弾性率の低い材料からなるもの、を用いたことを特徴とする電子回路基板。
11. 請求項１０の電子回路基板において、
    上記光透過性基材の両面にそれぞれ光透過性を有する反射防止膜を形成したことを特徴とする電子回路基板。

Images