JP2020537332A - オプトエレクトロニクス半導体部品、およびオプトエレクトロニクス半導体部品を製造するための方法 - Google Patents

Abstract

一実施形態では、オプトエレクトロニクス半導体部品（１）は、放射を生成するための半導体チップ（２）と、無機ハウジング（３）と、を含む。半導体チップ（２）は、ハウジング（３）に密閉封止様態で収容されている。ハウジング（３）は、好ましくはセラミックベースプレート（３１）と、カバープレート（３３）および少なくとも１つの好ましくはセラミックハウジングリング（３２）と、複数の電気貫通接続部（５１）と、を有する。半導体チップ（２）が位置する凹部（１５）は、ハウジングリング（３２）によって形成されている。ベースプレート（３１）は、複数の電気接続表面（３５）を部品下側（１１）上に有する。複数の貫通接続部（５１）が各々、ベースプレート（３１）を通って、カバープレート（３３）を通って、かつハウジングリング（３２）を通って延在している。ベースプレート（３１）、少なくとも１つのハウジングリング（３２）およびカバープレート（３３）が、連続的な周辺無機封止フレーム（６）を介して、互いに強固に接続されている。ハウジング（３）は、放射を放出するための放射出口領域（３４）を含む。【選択図】図１Ａ

Description

オプトエレクトロニクス半導体部品が提供される。さらに、オプトエレクトロニクス半導体部品の製造方法が提供される。

特許文献１は、セラミックハウジングを備えたオプトエレクトロニクス半導体部品を記載している。

特許文献２は、セラミックを有するハウジングを含むオプトエレクトロニクス半導体部品を開示している。

独国特許出願公開第１０２０１５２０８７０４号明細書 独国特許出願公開第１０２００９００５７０９号明細書

効率的に製造することができる密閉封止ハウジングを有するオプトエレクトロニクス半導体部品を提供することを目的とする。

この目的は、特に、オプトエレクトロニクス半導体部品によって、および独立特許請求項の特徴を有する製造方法によって達成される。好ましい発展形態は、従属請求項の主題事項である。

少なくとも１つの実施形態によれば、半導体部品は、１つ以上の半導体チップを含む。少なくとも１つの半導体チップは、放射を生成するために提供される。半導体チップは、好ましくは、レーザダイオードであり、代替的には、半導体チップは、発光ダイオードとすることができる。特に、半導体チップは、近紫外線、可視光線、または近赤外線を生成するように設計されている。半導体チップは、好ましくは青色光を生成する。

少なくとも１つの実施形態によれば、半導体部品は、ハウジングを含む。ハウジングは、無機材料で作製されている。すなわち、ハウジングは、プラスチック、特にエポキシドまたはエポキシド系材料のような有機材料から形成される、ハウジングの内側から外側への連続的な接続ラインを有しない。

少なくとも１つの実施形態によれば、ハウジングは、密閉封止され、半導体チップは、密閉された様態でハウジング内に収容されている。すなわち、ハウジングの内部と外部との間で、酸素、水蒸気などの物質の有意な交換はない。例えば、密閉封止は、漏出速度が、特に室温で、最大５×１０^−９Ｐａ ｍ／ｓであることを意味する。

少なくとも１つの実施形態によれば、ハウジングは、ベースプレートを含む。半導体部品の部品下側は、ベースプレートによって形成されている。部品の下側は、好ましくは、半導体部品の実装側であり、それによって、半導体部品は、例えば、表面実装を介して、外部キャリアに取り付けることができる。対応して、ベースプレートは、好ましくは、部品の下側の上に位置する複数の電気接続表面を含み、それを介して半導体部品が、例えば、はんだ付けまたは導電性ボンディングによって機械的および／または電気的に接続され得る。

少なくとも１つの実施形態によれば、ベースプレートは、セラミックプレートである。すなわち、ベースプレートは、好ましくは、窒化アルミニウム、酸化アルミニウム、炭化ケイ素などの１つ以上のセラミックからなる。代替的には、ベースプレートは、ガラス、またはケイ素もしくはゲルマニウム等の半導体材料で作製することもできる。

少なくとも１つの実施形態によれば、ハウジングは、カバープレートを含む。半導体部品の部品下側の反対側にある部品上側は、カバープレートによって形成されている。カバープレートは、好ましくは、少なくとも１つのセラミック材料を有するが、１つ以上のガラスもしくは半導体材料を有するか、またはそれらからなることもできる。

少なくとも１つの実施形態によれば、ハウジングは、１つ以上のハウジングリングを含む。少なくとも１つのハウジングリングは、好ましくは、ベースプレートに類似した少なくとも１つのセラミック材料で作製されている。代替的には、ハウジングリングは、ガラス、またはケイ素もしくはゲルマニウム等の半導体材料で作製することもできる。

少なくとも１つの実施形態によれば、ハウジングリングは、ベースプレートとカバープレートとの間に位置する。すなわち、ベースプレートとカバープレートは、少なくとも１つのハウジングリングにより互いにある距離で配置され、ハウジングリングを介して互いに接続されている。

少なくとも１つの実施形態によれば、ベースプレートおよび少なくとも１つのハウジングリングは、同一材料で作製されている。任意選択的に、カバープレートも同じ材料で作製されているが、好ましくは、カバープレートの材料は、ベースプレートの材料および少なくとも１つのハウジングリングの材料とは異なる。

少なくとも１つの実施形態によれば、ハウジングは、ビアまたはめっきされた貫通孔もしくは貫通コンタクトとも称される複数の電気的貫通接続部を有する。貫通接続部は、少なくとも１つのハウジングリング内だけではなくベースプレート内およびカバープレート内に位置する。貫通接続部が、部品の下側から部品の上側まで連続的におよび／または直線状に走行することは必ずしも必要であるというわけではない。換言すれば、段差を貫通接続部に形成することができるか、および／または貫通接続部は、部品の下側から部品の上側までの部分においてのみ走行する。好ましくは、少なくとも１つの連続的な電気接続部が、部品下側から部品上側まで設けられ、これは、電気的貫通接続部のうちの少なくとも１つによって実施される。貫通接続部は、部品の下側を少なくとも部分的に横断して、特に部品の下側に対して直交して延在する。

少なくとも１つの実施形態によれば、凹部が少なくとも１つのハウジングリングによって形成されている。凹部は、好ましくは、横方向においてハウジングリングによって完全にまたは実質的に完全に囲まれている。凹部の底面および上面は、それぞれベースプレートおよびカバープレートによって形成されることが好ましい。少なくとも１つの半導体チップは、凹部内に実装される。電気コンタクト、特に半導体チップの電気コンタクトは、貫通接続部によって凹部から作製されている。

少なくとも１つの実施形態によれば、貫通接続部または少なくともいくつかの貫通接続部は、凹部から部分的にまたは完全に離れて走行している。これは、意図されるように、これらの貫通接続部が凹部の内側からアクセス可能ではないことを意味する。特に、凹部内では、関連する貫通接続部は、半導体チップのような半導体部品の電気部品に電気的に接続されていない。それぞれ、好ましくは２つ以上の貫通接続部は、凹部から電気的に絶縁され得る。

少なくとも１つの実施形態によれば、ベースプレート、少なくとも１つのハウジングリング、およびカバープレートは、封止フレームによって互いに強固に接続されている。封止フレームは、金属、ガラス等の無機材料で作製されている。封止フレームは、特に、平面視において、対応するベースプレート、カバープレートおよび／またはハウジングリングの内側領域の周囲に１つ以上の連続的な経路で延在する連続的な円周方向のフレームである。特に、封止フレームは、ベースプレート、カバープレート、および少なくとも１つのハウジングリングを互いに機械的に接続する唯一の部品である。封止フレームは、ベースプレートと、カバープレートと、少なくとも１つのハウジングリングとの間の接続要素を密閉封止する。

少なくとも１つの実施形態によれば、ハウジングは１つ以上の放射出口領域を含む。放射出口領域は、好ましくはカバープレート内に配置されるが、代替的には、ベースプレート内またはハウジングリング内に配置することもできる。さらに、放射出口領域は、例えば、カバープレートおよびハウジングリングのうちの１つを介して、複数のハウジング部品にわたって延在することが可能である。

少なくとも１つの実施形態では、オプトエレクトロニクス半導体部品は、放射を生成するための少なくとも１つの半導体チップと、無機ハウジングと、を含む。半導体チップは、ハウジング内に密閉封止様態で収容されている。ハウジングは、セラミックベースプレートと、カバープレートと、ベースプレートとカバープレートとの間の少なくとも１つのセラミックハウジングリングと、複数の電気的貫通接続部と、を有する。半導体チップが位置する凹部は、ハウジングリングによって形成されている。ベースプレートは、半導体部品の外部電気コンタクトのために、部品下側上に複数の電気接続表面を有する。複数の貫通接続部は、ベースプレートを通って、カバープレートを通って、ハウジングリングを通って、部品下側と交差する方向に延在する。これらの貫通接続部またはこれらの貫通接続部の少なくともいくつかは、好ましくは、凹部からある距離をおいて走行している。ベースプレート、少なくとも１つのハウジングリング、およびカバープレートは、連続的な周囲の無機封止フレームを介して互いに強固に接続されている。最終的に、ハウジングは、放射を放出するための放射出口領域を含む。

放射放出のためのオプトエレクトロニクス半導体部品は、環境条件下、例えば、環境の影響から保護するために半導体チップの強力な密閉を必要とする自動車分野において、ますます使用されるようになっている。ますます多くの数のこのような半導体部品は、例えば、携帯電話に搭載されているため、対応するハウジングが大量生産および低コスト様態で生産することが可能である。

半導体チップの密閉収容は、本明細書で説明する半導体部品によって達成することができる。この場合、各ハウジングは、無機材料から形成されている。さらに、ハウジングは、特に貫通接続部によって、導体トラックの３次元ガイドを可能にする。

例えば、半導体レーザ、発光ダイオード、センサ、集積回路、略してＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ユーザ固有の集積回路、略してＡＳＩＣ：ｕｓｅｒ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、光学フィルタのような光学素子、および／または蛍光体のような光変換素子である異なる電気部品をハウジング内に集積することができる。さらに、本明細書で説明するハウジングは、パネルプロセスおよび／またはウエハプロセスにおいて並列に処理することができ、より費用対効果の高い生産が可能になる。

さらに、本明細書で説明するハウジングによって、電気部品の集積化可能性による小型化が可能である。上述のレーザダイオード、発光ダイオード、ＩＣ、またはＡＳＩＣに加えて、抵抗器、キャパシタ、インダクタ、静電放電に対する保護のためのデバイス等の受動電気部品も、ハウジング内、特に凹部内に収容することができ、代替的または追加的に、窓、フィルタ、ミラー、プリズム、レンズ等の光学要素を収容する。

少なくとも１つの実施形態によれば、半導体部品は、複数のハウジングリングを含む。ハウジングリングは、好ましくは、上下に積み重ねられ、ハウジングリングのこの積み重ねによって、ベースプレートとカバープレートは、互いに離間され、この積み重ねを介して互いに接続されている。

少なくとも１つの実施形態によれば、封止リングは、上方から見たときに、凹部の領域において互いに異なるように形成されている。これは、凹部が異なる封止リングにおいて異なる形状を有することを意味する。代替的には、平面視すると、全てのハウジングリングは、同一の設計であるか、および／または一致する様態で互いの上部に積層することが可能である。

ベースプレート、カバープレート、および１つまたは複数のハウジングリングは、ハウジングの側壁で互いに同一平面で終端する。すなわち、ベースプレート、カバープレート、および１つまたは複数のハウジングリングは、好ましくは、凹部から離れる方向に互いに突出しない。したがって、全体的に滑らかな側壁が可能である。

少なくとも１つの実施形態によれば、封止フレームは金属封止フレームである。すなわち、封止フレームは、１つまたは好ましくは複数の金属からなる。特に、封止フレームは、例えば材料系Ａｕ／Ｓｎ、Ａｕ／Ｇｅ、Ｎｉ／Ｓｎおよび／またはＣｕ／Ｓｎからのはんだ接続である。このようなはんだは、拡散はんだ付けに特に適している。低温系としては、Ｂｉ／Ｓｎ／Ａｇ、Ｉｎ／Ｓｎ、Ｚｎ／Ｓｎ／Ｉｎ等の封止フレームのための材料系も可能である。

少なくとも１つの実施形態によれば、無機封止フレームは、金属を含まないか、または実質的に含まない。この目的のために、封止フレームは、例えば、ガラス、二酸化ケイ素、またはケイ素もしくはゲルマニウム等の半導体から作製されている。次いで、例えば、接合技術として陽極ボンディングが使用される。

少なくとも１つの実施形態によれば、ハウジングリングの１つは、半導体チップのための実装プラットフォームである。すなわち、半導体チップはこのハウジングリング上に実装されている。代替的には、半導体チップは、複数のハウジングリング上に実装することができる。複数の半導体チップが存在する場合、これらをハウジングリングのうちの１つに取り付けることができるか、または半導体チップを異なるハウジングリングに実装する。

少なくとも１つの実施形態によれば、少なくとも１つの電気コンタクト表面が、凹部内でハウジングリング上、ハウジングリング（複数）のうちの１つのハウジングリング上、複数のハウジングリング上、または全てのハウジングリング上に位置する。電気コンタクト表面は、例えば、半導体チップまたはＩＣのために、およびボンディングワイヤのような電気接続線のために設けられている。少なくとも１つのコンタクト表面は、少なくとも１つの関連する貫通接続部の横方向の続きとすることができる。

電気コンタクト表面は、例えば、最大２０°、１０°、または５°の公差で、部品の下側に対して平行に配向されることが可能である。代替的には、このコンタクト表面またはこれらのコンタクト表面のうちのいくつかは、例えば、部品下側に対して直交に最大２０°、１０°または５°の公差で、部品下側を横断するように配向することができる。

少なくとも１つの実施形態によれば、複数の電気コンタクト表面が、ベースプレート上および／またはカバープレート上の凹部内に位置する。これらのコンタクト表面のいくつかまたは全ては、半導体チップに直接的または間接的に電気的に接続されている。間接的電気接続は、例えば、特に、ＩＣおよび／またはドライバが、関連するコンタクト表面と半導体チップとの間に位置することを意味する。

少なくとも１つの実施形態によれば、以下の部品：半導体チップのためのドライバ、集積回路、生成される放射のためのモニタダイオード、半導体チップの電力調整または電力調節のための制御回路、放射出口領域のための制御ユニットのうちの１つ以上が、凹部内に位置する。好ましくは、複数のこれらの部品は、凹部内に組み合わされて存在する。特に、半導体部品の全ての電子部品が、ハウジング内の凹部内に密閉カプセル化されることが可能である。

少なくとも１つの実施形態によれば、平面視において、放射出射領域は、カバープレートのベース表面の最大２０％、１０％、または５％を占める。換言すれば、放射出口領域は、カバープレートの小さな領域に制限されている。特に、この場合、放射出口領域は、平面視において、生成される放射に対して不透過性であるカバープレートの材料によって全周を囲まれている。

代替的には、カバープレート全体またはカバープレートの大部分を生成される放射に対して透過性とすることが可能である。この場合、放射出口領域は、カバープレートの大部分にわたって、全体にわたって、または実質的に全体にわたって延在することができる。

少なくとも１つの実施形態によれば、カバープレートは、１つ以上のセラミック材料を含む。例えば、カバープレートの一部分が窒化アルミニウムで作製され、カバープレートの別の部分が酸化アルミニウムで作製されている。１つ以上の発光性材料が、例えば酸化アルミニウム領域内に位置してもよい。

少なくとも１つの実施形態によれば、特にカバープレートの部品である放射出口領域は、１つ以上の発光性材料を含む。動作中に半導体チップによって生成された放射は、少なくとも１つの発光性材料により、好ましくはより大きな波長を有する別の放射に部分的にまたは完全に変換される。

特に、以下の発光性材料のうちの１つ以上が使用される：Ｅｕ^２＋ドープ窒化物である、（Ｃａ，Ｓｒ）ＡｌＳｉＮ_３：Ｅｕ^２＋、Ｓｒ（Ｃａ，Ｓｒ）Ｓｉ_２Ａｌ_２Ｎ_６：Ｅｕ^２＋、（Ｓｒ，Ｃａ）ＡｌＳｉＮ_３＊Ｓｉ_２Ｎ_２Ｏ：Ｅｕ^２＋、（Ｃａ，Ｂａ，Ｓｒ）_２Ｓｉ_５Ｎ_８：Ｅｕ^２＋、（Ｓｒ，Ｃａ）［ＬｉＡ１_３Ｎ_４］：Ｅｕ^２＋等；一般系（Ｇｄ，Ｌｕ，Ｔｂ，Ｙ）_３（Ａｌ，Ｇａ，Ｄ）_５（Ｏ，Ｘ）_１２：ＲＥ（ここで、Ｘ＝Ｎまたは二価のハロゲン元素、Ｄ＝三価または四価の元素およびＲＥ＝希土類金属である）のガーネットである、Ｌｕ_３（Ａｌ_ｌ−ｘＧａ_ｘ）_５Ｏ_ｌ２：Ｃｅ^３＋、Ｙ_３（Ａｌ_１−ｘＧａ_ｘ）_５Ｏ_１２：Ｃｅ^３＋等；Ｅｕ^２＋ドープ硫化物である、（Ｃａ，Ｓｒ，Ｂａ）Ｓ：Ｅｕ^２＋等；Ｅｕ^２＋ドープＳｉＯＮである、（Ｂａ，Ｓｒ，Ｃａ）Ｓｉ_２Ｏ_２Ｎ_２：Ｅｕ^２＋等；例えば、Ｌｉ_ｘＭ_ｙＬｎ_ｚＳｉ_{１２−（ｍ＋ｎ）}Ａｌ_{（ｍ＋ｎ）}Ｏ_ｎＮ_１６−ｎ系のＳｉＡｌＯＮ；Ｓｉ_６−ｘＡｌ_ｚＯ_ｙＮ_８−ｙ：ＲＥ_ｚ系（ここで、ＲＥ＝希土類金属である）のｂｅｔａ−ＳｉＡｌＯＮ；ニトリドオルソシリケートであって、ＡＥ_{２−ｘ−ａ}ＲＥ_ｘＥｕ_ａＳｉＯ_４−ｘＮ_ｘ等もしくはＡＥ_{２−ｘ−ａ}ＲＥ_ｘＥｕ_ａＳｉ_１−ｙＯ_{４−ｘ−２ｙ}Ｎ_ｘであって、ここで、ＲＥ＝希土類金属であり、ＡＥ＝アルカリ土類金属のもの等、または（Ｂａ，Ｓｒ，Ｃａ，Ｍｇ）_２ＳｉＯ_４：Ｅｕ^２＋；クロロシリケートであって、Ｃａ_８Ｍｇ（ＳｉＯ_４）_４Ｃｌ_２：Ｅｕ^２＋等；クロロフォスフェートであって、（Ｓｒ，Ｂａ，Ｃａ，Ｍｇ）_１０（ＰＯ_４）_６Ｃｌ_２：Ｅｕ^２＋等；ＢＡＭ蛍光体であって、ＢａＯ−ＭｇＯ−Ａｌ_２Ｏ_３系のものであって、ＢａＭｇＡｌ_１０Ｏ_１７：Ｅｕ^２＋等；ハロフォスフェートであって、Ｍ_５（ＰＯ_４）_３（Ｃｌ，Ｆ）：（Ｅｕ^２＋，Ｓｂ^２＋，Ｍｎ^２＋）等；ＳＣＡＰ蛍光体であって、（Ｓｒ，Ｂａ，Ｃａ）_５（ＰＯ_４）_３Ｃｌ：Ｅｕ^２＋等。追加的に、いわゆる量子ドットを発光性材料として導入することもできる。ＩＩ−ＶＩ族化合物および／またはＩＩＩ−Ｖ族化合物および／またはＩＶ−ＶＩ族化合物および／または金属ナノ結晶を含有するナノ結晶性材料の形態の量子ドットが好ましい。

少なくとも１つの実施形態によれば、テストデバイスは、例えば、少なくとも１つのハウジングリングとは反対側を向いている放射出口領域側に、または代替的には、凹部内の放射出口領域に取り付けられている。テストデバイスは、放射出口領域が損傷していないかどうかを判定するように設計されている。テストデバイスは、例えば、その電気抵抗を介して、特に電気的に、または誘導的もしくは容量的にも動作する。

少なくとも１つの実施形態によれば、テストデバイスは、電気導体トラックのような抵抗素子によって形成され、この抵抗素子は、動作中に生成される放射に対して透過である。代替的には、テストデバイスは、少なくとも１つのコイルおよび／または少なくとも１つのキャパシタによって形成することができる。例えば、上から見ると、テストデバイスは、完全にまたは部分的に蛇行形状、螺旋形状、面セグメント形状、アンテナ形状、円形または角度付き波形および／または正弦波形である。

放射出口領域は、好ましくはカバープレート内またはカバープレート上に実装されている。テストデバイスは、例えば、透明導電性酸化物で作製された複数のループによって形成され、このループは、放射出口領域にわたって蛇行する。

少なくとも１つの実施形態によれば、テストデバイスは、特に、導体トラックとして形成される場合、１つ以上の貫通接続部を介して、部品下側上にある１つ以上の電気接続表面に電気的に接続される。結果として、これらの電気接続表面を介して、放射出口領域および／またはテストデバイスが損傷していないかどうかを半導体部品の外部から決定することができる。

代替的には、テストデバイスが貫通接続部を介して凹部の内部の制御ユニットに電気的に接続することが可能である。後者の場合、半導体部品は、テストデバイス、したがって、放射出口領域が無傷である限り、放射放出のためにのみ構成することが可能である。

少なくとも１つの実施形態によれば、半導体チップによって生成される放射に対する偏向光学素子は、凹部内に位置する。偏向光学素子は、ミラーとすることができる。ミラーは、平面とすることができるか、または半導体チップによって生成された放射をコリメートまたは集束させるための集光ミラーとして構成することができる。偏向光学素子は、好ましくはベースプレートに締結され、代替的には、偏向光学素子は、１つ以上のハウジングリングまたはカバープレートに取り付けることもできる。

少なくとも１つの実施形態によれば、半導体チップは、意図された動作中に、放射、特にレーザ放射を、例えば、最大で３０°、１５°または５°の公差で、ベースプレートに対して平行に放出する。この角度は、好ましくは、光軸および／または生成された放射の最大強度の方向に適用される。代替的には、半導体チップからの放射は、ベースプレートを横断するように、例えば、ベースプレートに対して直交またはほぼ直交に放出される。

少なくとも１つの実施形態によれば、動作中に半導体チップによって発生される放射は、偏向プレートによって、例えば、放射の光軸に関して、および／またはその最大強度の方向において、最大３０°、１５°または５°の公差で、ベースプレートに対して直交する方向に偏向される。

少なくとも１つの実施形態によれば、ベースプレートおよび／またはカバープレートは、連続的な平行平面プレートによって形成されている。代替的には、放射出口領域が位置するプレート、特にカバープレートも、湾曲した様態で走行することができ、例えば、少なくとも１つのハウジングリングがあるエッジ領域よりも中央領域においてベースプレートにより近く位置することができる。

少なくとも１つの実施形態によれば、ハウジングリングまたは複数のハウジングリングは、凹部の周り、特に、部品下側に対して直交する方向において厚さが一定である。これは、個々のハウジングリングが、部品の下面に関して一定の高さで凹部の周りを走行することを意味する。

少なくとも１つの実施形態によれば、ハウジングの側面には導電性材料がない。特に、貫通接続部は、外側面には位置していない。これにより、プリント回路基板上で互いに近接して配置され得る隣接する半導体部品間の潜在的な短絡を回避することが可能である。

少なくとも１つの実施形態によれば、ハウジングは、直方体状または立方体状である。代替的には、ハウジングは、プリズム、例えば、三角プリズムとして、または特に正六角プリズムとして形成することができる。この場合、対応するプリズムの底面および上部は、好ましくは、ベースプレートおよびカバープレートによって形成される。

少なくとも１つの実施形態によれば、ベースプレート、カバープレート、および／または少なくとも１つのハウジングリングは、少なくとも０．１ｍｍまたは０．２５ｍｍの厚さを有する。代替的または追加的に、これらの厚さは、最大１．５ｍｍまたは０．８ｍｍである。代替的または追加的に、ハウジングは、特に平面視すると、少なくとも１ｍｍ、１．５ｍｍ、または３ｍｍおよび／または最大８ｍｍ、５ｍｍ、または４ｍｍのエッジ長を有する。

少なくとも１つの実施形態によれば、ベースプレート、カバープレート、および／または少なくとも１つのハウジングリングは、少なくとも２０Ｗ／ｍ・Ｋ、７０Ｗ／ｍ・Ｋ、１５０Ｗ／ｍ・Ｋ、１７０Ｗ／ｍ・Ｋ、２２０Ｗ／ｍ・Ｋ、または４００Ｗ／ｍ・Ｋの比熱伝導率を有する材料で作製されている。このような比較的高い比熱伝導率は、特にセラミックによって達成することができる。ベースプレートは、カバープレートおよび／または少なくとも１つのハウジングリングよりも高い比熱伝導率を有する材料で作製することが可能である。

少なくとも１つの実施形態によれば、ベースプレート、カバープレート、および／または少なくとも１つのハウジングリングの熱膨張係数が、最大１ｘ１０^−５ １／Ｋまたは５ｘ１０^−６ １／Ｋだけ互いに異なる。このようにして、ベースプレート、カバープレート、および少なくとも１つのハウジングリングが一緒に接合されるときに、過剰な熱応力を防止することができる。例えば、ハウジングの部品に対してＡｌＮと酸化アルミニウムの組み合わせでは、この差は約４ｘ１０^−６ １／Ｋであり、酸化アルミニウムと石英またはガラスの組み合わせでは、この差は約７ｘ１０^−６ １／Ｋである。

少なくとも１つの実施形態によれば、ハウジング部品が一緒に接合されるときに、封止フレームは、半導体チップおよび／または任意選択的なさらなる電気部品が凹部内に締結される完成した電気接続手段よりも少なくとも２０℃、４０℃、または６０℃低い処理温度を有する。これは、封止フレームが、低融点はんだによって、または、完全処理状態では、高融点材料系によって形成されることができるのに対して、電気的接続手段は、好ましくは、高融点はんだによって、または、より高い融点を有する完全に処理された材料系によって形成されることを意味する。これにより、半導体チップ、ボンディングワイヤ等の電気部品が、封止フレームを一緒に接合するときに、取り外されないようにすることが可能である。

少なくとも１つの実施形態によれば、半導体部品は、例えば、表面実装による実装、略してＳＭＴ：ｓｕｒｆａｃｅ ｍｏｕｎｔ ｔｅｃｈｎｏｌｏｇｙ、によって締結することができる。これは、半導体部品が、少なくとも３０秒間または６０秒間、２２０℃または２６０℃の温度で安定であることを意味し、封止フレームおよび電気接続手段が、ＳＭＴプロセス中に損傷を受けないようにする。

さらに、上述の実施形態の１つ以上に関連して説明されているように、そのようなオプトエレクトロニクス半導体部品の製造方法が、提供される。したがって、製造方法の特徴は、半導体部品についても開示され、その逆もまた開示される。

少なくとも１つの実施形態において、製造プロセスは、好ましくは与えられた順序で、以下のステップを含む：
Ａ）ベースプレート、少なくとも１つのハウジングリング、およびカバープレートを上下に提供することであって、ベースプレートが、カバープレートに対向する側で提供され、カバープレートが、ベースプレートに対向する側で提供され、少なくとも１つのハウジングリングには、両側に封止フレームまたは封止フレームのための部品が提供される、提供するステップ、および
Ｂ）ベースプレート、少なくとも１つのハウジングリング、およびカバープレートを、全ての隣接する封止フレームを互いに同時に接続することによって、固定様態で互いに接続するステップ。

同時接続とは、接続が単一の作業工程で行われることを意味する。すなわち、様々な封止フレームを正確に同時に処理および／または溶融する必要はないが、同じ作業工程内で、例えば、特に、ハウジング材料の有限の熱伝導性による、ハウジングの部品の加熱の遅れにより、わずかな時間遅れが生じる可能性がある。

封止フレームは、接続することによってのみ、その最終的な材料組成で形成することが可能である。完成した封止フレームが例えばＡｕＳｎで作製される場合、接合される部品の先に取り付けられた封止フレームは、一方では金層から、他方では錫層から形成されることが可能である。次いで、封止フレームのための所望の合金または混合物は、接続の過程で加熱に関与する金属を混合することによってのみ形成される。この目的のために、一緒に接合される封止フレームの一方または両方は、例えば、交互に連続する金層と錫層、または銅層と錫層の多層システムから構成されることが可能である。

少なくとも１つの実施形態によれば、ステップＡ）およびステップＢ）は、ウェハ複合体またはパネル複合体において実施される。すなわち、多数のハウジングが並列に作成される。この目的のために、ベースプレート、カバープレート、および／またはハウジングリングは、好ましくは、ステップＡ）とステップＢ）との間に、後に完成する複数のオプトエレクトロニクス半導体部品にわたって連続的に延在する。

少なくとも１つの実施形態によれば、本方法は、半導体部品への分離が行われるステップＣ）を含む。ステップＣ）は、好ましくは、ステップＡ）およびステップＢ）に続く。ステップＣ）は、例えば、所定の破断線に沿った切断および／または破断とすることができる。レーザ切断などの切断による分離も可能である。

本明細書で説明するオプトエレクトロニクス半導体部品および本明細書で説明する製造方法を、例示的な実施形態に基づいて、図面を参照してより詳細に説明する。同一の参照記号は、個々の図において同一の要素を示す。しかし、ここでは、縮尺に正確な関係は示されていない。むしろ、個々の要素をより良く理解するために誇張した様態で図示することがある。

図１Ａは、本明細書で説明するオプトエレクトロニクス半導体部品の例示的実施形態の概略斜視図を示す。 図１Ｂは、本明細書で説明するオプトエレクトロニクス半導体部品の例示的実施形態の概略斜視図を示す。 図１Ｃは、本明細書で説明するオプトエレクトロニクス半導体部品の例示的実施形態の概略斜視図を示す。 図１Ｄは、本明細書で説明するオプトエレクトロニクス半導体部品の例示的実施形態の概略斜視図を示す。 図２は、本明細書で説明するオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図である。 図３は、本明細書で説明するオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図である。 図４は、本明細書で説明するオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図である。 図５は、本明細書で説明するオプトエレクトロニクス半導体部品の製造のための方法ステップの概略図を示す。 図６Ａおよび図６Ｂは、本明細書で説明するオプトエレクトロニクス半導体部品の製造のための方法ステップの概略図を示す。 図７Ａおよび図７Ｂは、本明細書で説明するオプトエレクトロニクス半導体部品の製造のための方法ステップの概略図を示す。 図８Ａおよび図８Ｂは、本明細書で説明するオプトエレクトロニクス半導体部品の製造のための方法ステップの概略図を示す。 図９は、本明細書で説明するオプトエレクトロニクス半導体部品の例示的な実施形態の概略斜視断面図を示す。 図１０は、本明細書で説明するオプトエレクトロニクス半導体部品の例示的な実施形態の概略斜視断面図を示す。

図１Ａ−図１Ｄは、オプトエレクトロニクス半導体部品１の例示的な実施形態の斜視図を示す。図１Ａは分解図、図１Ｂは部分透明概略図、図１Ｃは断面図、図１Ｄは詳細図である。

半導体部品１は、ベースプレート３１と、ハウジングリング３２と、カバープレート３３とから構成されるハウジング３を含む。これらの３つの部品３１、３２、３３は、互いの上部に合致している。さらに、これらの３つの部品３１、３２、３３は、好ましくは金属封止フレーム６によって、機械的かつ密閉的に互いに接続されている。

ベースプレート３１およびカバープレート３３は、平行平面プレートである。凹部１５は、凹部１５の全周で一定の高さを有するハウジングリング３２によって画定される。半導体チップ２のためのドライバ７１は、電気接続表面４上で凹部１５内に位置する。半導体チップ２は、放射Ｒを生成するように設計されたレーザダイオードである。放射Ｒは、好ましくは青色光である。半導体チップ２は、ドライバ７１が半導体チップ２のいわゆるサブマウントを構成するように、ドライバ７１に実装される。半導体チップ２およびドライバ７１は、複数のボンディングワイヤ５２を介して電気的に接続されている。

ドライバ７１に代えて、サブマウントをベースプレート３１と少なくとも１つの半導体チップ２との間のスペーサおよび／またはヒートシンクとして使用することもできる。このようなサブマウントは、例えば、ＡｌＮ、ＳｉＣまたは窒化ケイ素で作製され、好ましくは、半導体チップ２のための、および任意選択的にボンディングワイヤ５２のための金属被覆を有する。追加的に、ドライバ７１またはサブマウントは、特に底板から半導体チップに対向する側面に延在する電気ビアを有してもよい。このようなビアが存在する場合、ボンディングワイヤを省略することが可能である。同様のことは、他の全ての例示的な実施形態にも適用され、以下において、ドライバに対しては常に簡潔化された様態でのみ参照がなされる。

偏向光学素子７５が、半導体チップ２の下流に光学的に配置されている。偏向光学素子７５によって、放射Ｒは、部品下側１１に対して直交する方向において、部品上側１２に指向される。放射を取り出すために、放射出口領域３４がカバープレート３３内に位置し、平面視で円形に見える。偏向光学素子７５、ドライバ７１、および半導体チップ２は、好ましくは、比較的高融点のはんだを用いて互いに、および接続表面４にはんだ付けされる。

追加的に、複数の電気的貫通接続部５１が存在し、貫通接続部５１は、部品下側１１から部品上側１２まで延在する。この場合、貫通接続部５１のうちの２つは、ハウジング３のエッジで凹部１５の外側にある。半導体チップ２の直接的な電気接続のための残りの貫通接続部は、部品下側１１から凹部１５へ延在する。

ハウジング部品３１、３２、３３が一緒に接合されるときに、金属製の封止フレーム６は、ボンディングワイヤ５２、半導体チップ２およびドライバ７１を締結するための完成した電気接続手段よりも低い処理温度を有する。したがって、ハウジング３の部品３１、３２、３３が一緒に接合されるときに、電気接続は無傷のままである。封止フレーム６は、例えば、約１９０℃の温度で、例えば、銀ベースの焼結ペーストから製造され、次いで、完成した封止フレーム６は、本質的に、銀で作製されており、９６０℃まで温度安定性がある。代替的には、封止フレーム６は、ＡｕとＳｎ、またはＣｕとＳｎの層の複合物から製造され、層は比較的低温で反応し、完成した封止フレーム６は比較的温度安定である。

貫通接続部５１は、これらの部品３１、３２、３３の主面とは異なる形状を部品３１、３２、３３内に有することができる（特に図１Ｂを参照）。例えば、部品３１、３２、３３の内部では、貫通接続部５１は、導電性様態で充填された円筒状の孔によって形成されている。他方、貫通接続部５１は、貫通接続部５１の接合を簡単にするために、部品３１、３２、３３の主面において平坦である。

レンズ（図示せず）は、放射出口領域３４の外側に位置してもよく、レンズは、例えば、ガラス、サファイア、またはエポキシ、シリコーン、シリコーン−エポキシハイブリッド材料等のプラスチックで作製される。

図１によれば、各ケースにおいて、封止フレーム６は、電気的に接続されておらず、したがって、いかなる規定の電位にもおらず、特に電気的に中立である。これは必ずしも必要であるというわけではない。したがって、封止フレーム６が定義された様態においてある電位にされること、および、例えば、貫通接続部５１のうちの１つに電気伝導的に接続されること、または、それ自体が、特に部品３１、３２、３３の主面で貫通接続部５１の一部を形成することも可能である。同様のことは、他の全ての例示的な実施形態にも当てはまる。

ベースプレート３１は、例えば、ハウジングリング３２と同様に、ＡｌＮセラミックで作製されている。カバープレート３３は、例えば、酸化アルミニウムで作製されている。光出射領域３４は、好ましくは、ガラス中のＹＡＧ：Ｃｅのような発光性材料によって形成され、これは、ガラス中の蛍光体、略してＰＩＧ（ｐｈｏｓｐｈｏｒ ｉｎ ｇｌａｓｓ）とも称される。このＰＩＧは、カバープレート３３の主面との同一平面で終端することができる。半導体チップ２によって生成されるレーザ放射は、好ましくは、放射出口領域３４内の発光性材料３６によって、より長い波長の光に部分的にのみ変換され、半導体部品１は、全体として白色混合光を放出することができるようにする。

テストデバイス８は、任意選択的に構成部品の上側１２上に位置する。テストデバイス８は、発光性材料３６を含む放射出口領域３４が、少なくとも部品の上側１２上で損傷を受けていないかどうかを判定するために使用することができる。例えば、半導体部品１は、無傷の発光性材料３６なしでレーザ保護クラス４に分類されるが、発光性材料３６があるだけでレーザ保護クラス２に分類される。これに対応して、放射出口領域３４の状態に応じて、異なる安全対策が必要とされる。例えば、半導体部品１は、放射出口領域３４が意図されたように存在するときにのみ動作してもよい。

この目的のために、図１Ｄによるテストデバイス８は、例えば、生成される放射Ｒに対して透過性であるＩＴＯで作製される蛇行した巻線導体ストリップから形成されている。テストデバイス８の巻線は、放射出口領域３４の全領域にわたって実質的に延在する。テストデバイス８の抵抗値が著しく増加するか、またはテストデバイス８の導体経路が中断される場合、これは、放射出口領域３４が損傷を受けたことを示す。したがって、半導体部品１の動作が制限されるか、または半導体部品１がもはや動作しなくなる。

テストデバイス８は、部品上側１２上の導体トラック５４を介して凹部１５に隣接して横方向で貫通接続部５１に接続されている。このようにして、テストデバイス８は、部品上側１２および貫通接続部５１を介して、部品下側１１上の電気コンタクト表面３５に電気的に接続されている。

半導体部品１の代表的な寸法は、例えば、３．５ｍｍ×２．５ｍｍ×１．６ｍｍである。言及された寸法は、例えば、５０％の公差で適用される。半導体部品１は、特に、例えば、携帯電話のような移動体画像記録デバイスにおいてフラッシュライトとして使用される。代替的には、半導体部品１は、特に自動車分野で使用することが可能である。同様のことは、他の全ての例示的な実施形態にも当てはまる。

したがって、本明細書で説明する半導体部品１は、無機材料で作製され、半導体チップ２を密閉封止し、集積された３次元相互接続を有するハウジング３を含む。さらに、高い放射安定性が達成される。

図１Ａ―図１Ｃは、各ケースにおいて、隣接する部品３１、３２、３３の間に１つの封止フレーム６のみが存在することを示す。代替的には、複数の封止フレーム６が、個々の封止フレーム６が故障していたとしても、封止中の高い安全性を確保するために、閉じた周囲リングの形態で存在してもよい。

ハウジング側面１３は、好ましくは、部品３１、３２、３３の材料によってのみ形成され、したがって、導電性材料を含まない。特に、貫通接続部５１および封止フレーム６は、ハウジング側面１３に到達しない。

他の全ての例示的な実施形態と同様に、図１Ａ―図１Ｄの図示とは対照的に、放射Ｒが、半導体部品１のための実装プラットフォーム（図示せず）、例えば、プリント回路基板を通して放出され得るように、放射出口領域３４がベースプレート３１内で発光性材料３６と一緒に位置することが可能である。

代替的には、偏向光学素子７５をカバープレート３３に取り付けることもできる。さらに、図示とは対照的に、放射出口領域３４は、特に、偏向光学素子７５の省略に関連して、ハウジングリング３２上にあることもできる。

部品３１、３２、３３は、好ましくは、類似の熱膨張係数を有し、これらの部品３１、３２、３３が一緒に接合されるときに、設計において補償されるべき小さな異なる縦方向の膨張のみが生じる。したがって、同じ材料が全ての部品３１、３２、３３に対して選択され、例えば、Ａｌ_２Ｏ_３、ＡｌＮ、ＳｉＣ、ＳｉＯ_２、ガラス、ケイ素の群から選択される。

さらに、表面パッシベーションがされた金属パネルも考えられ、例えば、全表面または部分的なＡｌ_２Ｏ_３パッシベーションがされたアルミニウムコアによって形成されるナノセラミックの形態で考えられる。すなわち、部品３１、３２、３３は、セラミックによって部分的にのみ形成されてもよい。同様のことは、他の全ての例示的な実施形態にも当てはまる。

図２の例示的な実施形態では、偏向光学素子７５は、半導体チップ２に近い集束レンズとして、また、半導体チップ２とは反対側に、例えば全反射ミラーのようなミラーとして、同時に形成されることが示されている。偏向光学素子７５は、好ましくは、半導体チップ２およびドライバ７１にも当てはまるように、高融点電気接続手段５３を介してベースプレート３１に接続されている。

封止フレーム６は、好ましくは、貫通接続部５１の延長が主面にある場合のように、特に平坦な様態で、関連する部品３１、３２、３３の主面にある。代替的には、部品３１、３２、３３の間の距離が封止フレーム６の厚さよりも小さくなるか、または隣接する部品３１、３２、３３が接触するように、特に、面的な様態で、封止フレーム６は関連する部品３１、３２、３３において部分的または完全に凹むことができる。互いの上部にある封止フレーム６と少なくとも部分的に凹んだ封止フレーム６との間で混合形態が可能である。同様のことは、他の全ての例示的な実施形態にも当てはまる。

図３は、半導体チップ２およびドライバ７１に加えて、放射出口領域３４のための集積回路７２、制御回路７４、制御ユニット７６等のさらなる電気部品が凹部１５内に位置することを示す。この目的のために、複数の電気接続表面４が存在し、これは、導体トラック５４を介して互いに接続することができ、ボンディングワイヤ５２によって支援される。任意選択的に、モニタダイオード７３が存在してもよく、図３において破線として概略的にのみ描かれている。

半導体チップ２は、ベースプレート３１に近接して配置されたハウジングリングのうちの１つ３２ａに実装されている。カバープレート３３上の別のハウジングリング３２ｂは、スペーサとして作用し、ハウジングリング３２ａとは凹部１５において異なる形状を有する。

ドライバ７１は、ベースプレート３１上に位置し、電子部品７２、７４、７６は、カバープレート３３上の接続表面４に取り付けられている。この目的のために、貫通接続部５１のうちの１つは、部品下側１１から部品上側１２に導かれることができ、部品上側１２上の導体トラック５４を経由して、カバープレート３３を通過し、さらに貫通接続部５１を介してこれらの電子部品７２、７４、７６に戻ることができる。

断面図で見られる図３の例示的な実施形態では、放射出口領域３４は、対称的な台形のような形状であり、ベースプレート３１から離れる方向に広がっている。発光性材料３６は、特に蛍光体セラミックの形態で、カバープレート３３の内側に配置されている。他の全ての例示的な実施形態で、同じことが可能である。

図４の例示的な実施形態では、モニタダイオード７３は、ベースプレート３１上のハウジングリング３３ｅ上に制御回路７４と一緒に位置する。半導体チップ２は、放射Ｒを部品下側１１に対して斜めに放出する。発光性材料３６は、反射して動作する。カバープレート３３全体は、生成された放射に対して不透過性である材料で作製されており、放射出口領域３４がカバープレート３３全体に実質的に延在するようにする。したがって、任意選択的なテストデバイス８は、好ましくは、カバープレート３３全体に延在する。

任意選択的に、破線によって表される、集束レンズの形態の光学系７７がカバープレート３３の内側、代替的には外側にも位置することができる。球面集束レンズの代わりに、非球面レンズ、自由形状レンズ、シリンドリカルレンズ、またはフレネルレンズを使用することもできる。全ての実施形態において、同じことが可能である。

図５の斜視図に示すように、半導体部品１を製造するための方法ステップでは、カバープレート３３は、連続的な、中断されない、放射透過性である平行平面プレートである。部品上側１２から離れて対向する側では、発光性材料３６が、例えば、接着ボンディングまたははんだ付けによって取り付けられている。この目的のために、特に、金属封止フレーム６を発光性材料３６上に使用することができる。

発光性材料３６は、放射出口領域３４のみに位置することが可能であり、発光性材料３６は、封止フレーム６の領域には存在せず、例えば、１つのセラミックのみが存在する。

図６Ａの断面図および図６Ｂの斜視上面図によれば、発光性材料３６は、カバープレート３３に封止フレーム６を介して部品上側１２の外側で取り付けられた蛍光体セラミックプレートである。

図７では、例えば、カバープレート３３への発光性材料３６の密閉封止の導入のための製造ステップが示されている。図７Ａの断面図によれば、発光性材料３６を有し、任意選択的にバインダおよびマトリックス材料を有する原材料９が、放射出口領域３４のための凹部に導入される。続いて、原材料９を硬化および／または溶融して、発光性材料３６と共に領域を構成する。

次いで、平坦化が好ましくは実行され（図７Ｂ参照）、発光性材料３６を有する領域は、カバープレート３３の主面と同一平面で終端するようにし、したがって、部品上側１２とも同一平面となる。

半導体部品１を製造するための方法ステップのさらなる斜視図が図８に図示されている。図８Ａによれば、各々が複数の部品３１、３２、３３を有する複数のパネル３１′、３２′、３３′が提供されている。パネル３１′、３２′、３３′は、上下に積み重ねられて配置され、一緒に加熱され、したがって、それぞれの封止フレーム６を介して互いに同時に接続される。

続いて、完成した部品１への分離が実行される（図８Ｂ参照）。

図８Ａでは、封止フレーム６は、例えば図１とは異なり、ハウジング３の側面１３まで到達できることが示されている。図８Ａに示されるこの場合では、封止フレーム６は、好ましくは側面１３まで導体トラック状の延長部のみで導かれる。したがって、封止フレーム６は、図８Ａには示されていない貫通接続部のためにパネル３１′、３２′、３３′の主面に適用され得るように、まだ全体として分離されていないパネル３１′、３２′、３３′上に連続的な構造を形成することが可能である。その結果、封止フレーム６および／またはパネル３１′、３２′、３３′上の貫通接続部は、ガルバニック堆積によって製造または厚くすることができる。分離ステップの結果、封止フレーム６および／または貫通接続部は、次いで分割され、仕上げられた部品１内に、特に貫通接続部に関して望ましくない短絡が生じないようにする。

図９の例示的な実施形態では、平行平面カバープレート３３は全体として、例えば石英ガラスのような透明材料で作製されている。したがって、凹部１５は、半導体部品１の外部から見ることができる。さらに、発光性材料３６は、カバープレート３３にではなく、偏向光学素子７５に直接取り付けることができる。図を簡単にするために、貫通接続部は、図１０と同様に、図９にはほとんど示されていない。

図９と同様の配置が、図１０の分解斜視図に図示されている。図９とは対照的に、例えば、図５に図示されたように構成された発光性材料３６を、カバープレート３３に直接取り付けることができる。カバープレート３３は、平行平面の光透過性プレートであってもよい。

特に指示がない限り、図中に示した部品は、各ケースにおいて、指定された順序で直接互いに続く。図面において接触していない層は、好ましくは互いに離間される。線が互いに平行に描かれる場合、対応する表面は、好ましくは、互いに平行に整列される。同様に、特に指示がない限り、図示された部品の互いに対する相対的位置は、図において正しく再現されている。

本明細書で説明する本発明は、例示的な実施形態を参照した説明によって限定されるものではない。むしろ、本発明は、たとえこの特徴または組み合わせ自体が請求項または実施形態において明示的に記載されていなくても、各新規な特徴および、特に請求項における特徴の任意の組み合わせを含む。

本特許出願は、独国特許出願第１０ ２０１７ １２３ ４１３．６号の優先権を主張し、その開示内容は参照により本明細書に援用される。

１ オプトエレクトロニクス半導体部品
１１ 部品下側
１２ 部品上側
１３ ハウジング側面
１５ 凹部
２ 半導体チップ
３ ハウジング
３１ ベースプレート
３２ ハウジングリング
３３ カバープレート
３４ 放射出口領域
３５ 電気コンタクト表面
３６ 発光性材料
４ 電気接続表面
５１ 電気的貫通接続
５２ ボンディングワイヤ
５３ 電気接続手段
５４ 導体トラック
６ 金属封止フレーム
７１ ドライバ／サブマウント
７２ 集積回路
７３ モニタダイオード
７４ 制御回路
７５ 偏向光学素子
７６ 放射出口領域の制御ユニット
７７ 光学系
８ テストデバイス
９ 原材料
Ｒ 放射

Claims (16)

1. オプトエレクトロニクス半導体部品（１）であって、放射を生成するための少なくとも１つの半導体チップ（２）と、無機ハウジング（３）と、を含み、
   前記半導体チップ（２）が、前記ハウジング（３）内に密閉封止様態で収容されており、
   前記ハウジング（３）が、ベースプレート（３１）と、カバープレート（３３）と、前記ベースプレート（３１）と前記カバープレート（３３）との間にある少なくとも１つのハウジングリング（３２）と、複数の電気貫通接続部（５１）と、を含み、
   凹部（１５）が、前記ハウジングリング（３２）によって形成されており、前記半導体チップ（２）が、前記凹部（１５）内に位置し、
   前記ベースプレート（３１）が、部品下側（１１）に複数の電気接続表面（４）を有し、
   いずれの場合でも、複数の前記貫通接続部（５１）が、前記部品下側（３１）と交差する方向において、前記ベースプレート（３１）を通って、前記カバープレート（３３）を通って、かつ前記ハウジングリング（３２）を通って延在しており、
   前記ベースプレート（３１）、前記少なくとも１つのハウジングリング（３２）、および前記カバープレート（３３）が、連続的な周辺無機封止フレーム（６）を介して、互いに強固に接続されており、
   前記ハウジング（３）が、放射の放出のための放射出口領域（３４）を含む、オプトエレクトロニクス半導体部品（１）。
2. 複数の前記ハウジングリング（３２）を含み、
   前記ハウジングリングが、積層様態で上下に配置されており、平面視において、前記凹部（１５）の領域内で互いに異なって形成されており、前記金属封止フレーム（６）によって互いに強固に接続されており、
   前記貫通接続部（５１）のうちの少なくとも２つが、前記凹部（１５）からある距離において延在しており、および／または前記凹部（１５）から電気的に絶縁されており、
   前記ベースプレート（３１）および前記ハウジングリング（３２）が、各々セラミックで作製されており、前記カバープレート（３３）が、セラミックおよび／もしくはガラスを含むか、またはセラミックおよび／もしくはガラスからなる、請求項１に記載のオプトエレクトロニクス半導体部品（１）。
3. 前記ハウジングリング（３２）のうちの少なくとも１つは、前記半導体チップ（２）が前記ハウジングリング（３２）に実装されるように、前記半導体チップ（２）のための実装プラットフォームである、請求項１または請求項２のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
4. 少なくとも１つの電気コンタクト表面（３５）が、前記凹部（１５）内の前記ハウジングリングの各々に取り付けられており、
   これらの電気コンタクト表面（３５）が、前記部品下側（１１）に対して平行に配向されている、請求項２または請求項３のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
5. 複数の電気コンタクト表面（３５）が、前記ベースプレート（３１）上および前記カバープレート（３３）上の両方で、前記凹部（１５）内に位置しており、前記コンタクト表面（３５）が、前記半導体チップ（２）に直接的または間接的に電気的に接続されている、請求項１〜４のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
6. 以下の部品：前記半導体チップ（２）のためのドライバ（７１）と、集積回路（７２）と、モニタダイオード（７３）と、前記半導体チップ（２）の電力調整のための制御回路（７４）と、前記放射出口領域（３４）のための制御ユニット（７６）と、のうちの１つ以上が、前記凹部内に位置する、請求項１〜５のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
7. 平面視において、前記放射出口領域（３４）が、前記カバープレート（３３）の基礎表面の最大１０％を占有し、
   前記放射出口領域（３４）が、前記カバープレート（３３）によって取り囲まれている、請求項１〜６のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
8. 前記放射出口領域（３４）が、動作中に、前記半導体チップ（２）によって生成された放射（Ｒ）を部分的または完全に変換するための１つ以上の発光性材料（３６）を含み、
   前記半導体チップ（２）が、レーザダイオードである、請求項１〜７のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
9. テストデバイス（８）が、前記少なくとも１つのハウジングリング（３２）とは反対側の前記放射出口領域（３４）の側に実装されており、前記テストデバイス（８）は、前記放射出口領域（３４）が損傷していないかどうかを判定するように構成されており、
   前記テストデバイス（８）が、電気的に動作する、請求項１〜８のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
10. 前記放射出口領域（３４）が、前記カバープレート（３３）内に位置し、
    前記テストデバイス（８）が、動作中に生成された前記放射に対して透過性である蛇行する電気導体トラックによって形成されており、
    前記電気導体トラックが、前記貫通接続部（５１）のうちの少なくも１つを介して、前記部品下側（１１）上で前記電気接続表面（４）のうちの少なくとも１つに電気的に接続されている、請求項９に記載のオプトエレクトロニクス半導体部品（１）。
11. 偏向光学素子（７５）が、前記凹部（１５）内に収容されており、
    動作中、前記半導体チップが、前記ベースプレート（３１）に対して平行な方向において、最大３０度の公差で前記放射を放出し、前記偏向光学素子（７５）が、前記ベースプレート（３１）に対して直交する方向において、放射（Ｒ）を偏向させる、請求項１〜１０のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
12. 前記ベースプレート（３１）および前記カバープレート（３３）が、連続的な平行平面プレートであり、前記凹部（１５）周りで、前記少なくとも１つのハウジングリング（３２）が、前記部品下側（１１）に対して直交する一定の厚さを有し、
    前記封止フレーム（６）が、以下の金属：Ａｇ、Ａｕ、Ｂｉ、Ｃｕ、Ｉｎ、Ｎｉ、Ｓｎ、Ｚｎのうちの１つ以上の金属を含むか、またはこれらの金属のうちの１つ以上からなる、請求項１〜１１のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
13. 前記ハウジング（３）の側面（１３）が、導電性材料を含まず、
    前記ハウジング（３）が、直方体状であり、
    前記ベースプレート（３１）および前記カバープレート（３３）が、各々０．１ｍｍ〜１．５ｍｍの厚さを有し、少なくとも２０Ｗ／ｍ・Ｋの比熱伝導率を有する材料から作製されている、請求項１〜１２のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）。
14. 前記ベースプレート（３１）、前記カバープレート（３３）、および前記少なくとも１つのハウジングリング（３１）の熱膨張係数が、最大１×１０^−５１／Ｋだけ互いに異なり、
    前記封止フレーム（６）と、前記半導体チップ（２）が締結される電気接続手段とが、少なくとも３０秒の間、２６０℃の温度で熱的に安定しており、そのため、前記半導体部品（１）が、表面実装技術により締結され得る、請求項１〜１３のいずれか一項に記載されたオプトエレクトロニクス半導体部品（１）。
15. 請求項１〜１４のいずれか一項に記載のオプトエレクトロニクス半導体部品（１）の製造方法であって、
    Ａ）前記ベースプレート（３１）、前記少なくとも１つのハウジングリング（３２）、および前記カバープレート（３３）を上下に提供するステップであって、前記ベースプレート（３１）が、前記カバープレート（３３）に対向する側で提供され、前記カバープレート（３３）が、前記ベースプレート（３１）に対向する側で提供され、前記少なくとも１つのハウジングリング（３２）には、両側に前記封止フレーム（６）が提供される、提供するステップと、
    Ｂ）前記ベースプレート（３１）、前記少なくとも１つのハウジングリング（３２）、および前記カバープレート（３３）を、全ての隣接する封止フレーム（６）を互いに同時に接続することによって、固定様態で互いに接続するステップと、を含む、方法。
16. ステップＡ）およびステップＢ）が、ウェハ複合体内で実行され、それに続くステップＣ）では、前記半導体部品（１）への分離が行われる、請求項１５に記載の方法。

Images