KR20100109376A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20100109376A
KR20100109376A KR1020100020617A KR20100020617A KR20100109376A KR 20100109376 A KR20100109376 A KR 20100109376A KR 1020100020617 A KR1020100020617 A KR 1020100020617A KR 20100020617 A KR20100020617 A KR 20100020617A KR 20100109376 A KR20100109376 A KR 20100109376A
Authority
KR
South Korea
Prior art keywords
support plate
substrate
via hole
semiconductor device
board
Prior art date
Application number
KR1020100020617A
Other languages
English (en)
Inventor
히로시 아사미
마사키 하타노
아키히로 모리모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100109376A publication Critical patent/KR20100109376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 장치는, 반도체 장치의 구성 기판과, 상기 구성 기판의 일면에 배치된 전극 패드와, 상기 구성 기판을 보강하기 위한 서포트 판재와, 상기 서포트 판재에 형성된 비어 홀과, 상기 비어 홀에 충전된 도전재와, 상기 전극 패드와 상기 도전재 사이에 개재하여 상기 구성 기판과 상기 서포트 판재를 접합하는 접합 부재를 포함한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법 및 그 제조 방법에 따라 구성되는 반도체 장치에 관한 것이다.
최근, 반도체 장치의 일례로서 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device) 이미지 센서 등의 이미지 센서(이하, 촬상 장치라고도 함)가 넓게 이용되고 있다.
이미지 센서의 감도를 올리기 위해서, 예를 들면 SOI(Silicon On Insulator) 기판을 이용해, 그 표면에 포토디텍터를 노출시켜 배치하는 것이 유효하다. 그러나, 포토디텍터를 노출시키기 위해서, 연마나 Si에칭 등을 실시하면, 기판이 20μm이하의 두께로 되기 때문에, 그 취급(특히, 기판 핸들링)이 곤란하게 된다. 이것으로부터, 포토디텍터를 노출시키는 구성을 실현하는 경우에는, SOI 기판을 얇게 하기 전에, 해당 SOI 기판에 대해서 유리나 실리콘 등의 서포트 판재를 수지 접착제로 접착시킬 수 있는 제조방법이 이용되고 있다. 그와 같은 제조방법은, 예를 들면, 일본 특개 2003－171624호 공보, 일본 특개 2005－191550호 공보 및 일본 특개 2004－311744호 공보에 개시되어 있다.
그런데, 소형 경량화 이미지 센서가 요구되고 있다. 소형 경량화를 실현하기 위해서, 센서 수광면의 이면 측에 외부 단자를 형성해, 해당 이면측(즉, 센서 바닥면측)으로부터의 신호를 취출(取出)할 수 있도록 하는 것이 유효하다.
그러나, SOI 기판에 서포트 판재를 접착시켜 구성되는 이미지 센서에서는, 그대로는 서포트 판재 측으로 단자를 꺼낼 수 없다.
서포트 판재측으로 단자을 꺼내지 않는 구성의 경우에는, 센서 장착을 와이어 본딩에 의해 실시하게 된다. 따라서, 본딩 패드(bonding pad) 영역의 확보가 필요하게 된다. 그러므로, 외부 단자를 형성하는 경우에 비해, 센서 소형화 등이 곤란해 진다. 그러므로, 이론적인 수율이 악화되고 제조 비용이 증가될 것이다.
SOI 기판에 서포트 판재를 접착시킨 구성에 있어서도, 그 붙여 맞댄 뒤에, 서포트 판재 옆으로부터 해당 서포트 판재로의 천공 가공을 하면, 해당 서포트 판재측으로의 단자 취출을 하는 것이 가능하게 된다. 그러나, 서포트 판재의 붙여 맞댄 후에 해당 서포트 판재에의 천공 가공을 하면, 해당 서포트 판재를 붙이는 SOI 기판 등에 악영향이 미칠 우려가 있다. 구체적으로는, 가공시에 생길 수 있는 열이나 오염물 등에 의한 악영향이, SOI 기판이나 해당 SOI 기판상에 형성되는 온 칩(on-chip) 칼라 필터(이하, 「OCCF」라고도 말한다.) 등의 광학 부품에 대해 미칠 수 있다.
따라서, 본 발명은, 서포트 판재를 이용하여 구성 기판의 강도를 확보하면서, 해당 서포트 판재 옆으로의 단자 취출에 의해 소형 경량화의 실현을 할 수 있을 뿐만 아니라, 구성 기판에 단자 취출 과정의 악영향이 미치지 않는, 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 의하면, 일면에 전극 패드가 배치된 반도체 장치의 구성 기판을 형성하는 기판 형성 공정과, 상기 구성 기판을 보강하기 위한 서포트 판재에 비어 홀(via hole)을 형성함과 함께 해당 비어 홀에 도전재를 충전하는 판재 형성 공정과, 상기 구성 기판에 있어서의 상기 전극 패드와 상기 서포트 판재의 상기 비어 홀에 충전된 상기 도전재가 전기적으로 접속하도록 해당 구성 기판과 해당 서포트 판재를 접합하는 접합 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
상기 순서의 반도체 장치의 제조 방법에 의하면, 반도체 장치의 구성 기판은, 접합 공정에 의하여, 서포트 판재에 의해 보강되게 된다. 또, 판재 형성 공정에서, 그 서포트 판재에 비어 홀이 형성되는 것과 동시에 해당 비어 홀에 도전재가 충전되고 있으므로, 해당 도전재를 통해서 서포트 판재 옆으로의 단자 취출을 할 수 있게 된다. 게다가, 판재 형성 공정의 후에 접합 공정을 실시하므로, 서포트 판재에의 비어 홀 형성 및 도전재 충전의 영향이, 해당 서포트 판재가 접합되는 구성 기판에 미치지 않는다.
본 발명에 의하면, 서포트 판재를 이용해 구성 기판의 강도를 확보하면서, 해당 서포트 판재 옆으로의 단자 취출에 의해 반도체 장치의 소형 경량화를 실현할 수 있다. 게다가, 이 경우에도, 단자 취출을 위한 서포트 판재 가공의 악영향이 구성 기판에 미치지 않는다. 따라서, 종래 기술에 비하면, 반도체 장치를 제조할 때의 이론적인 수율, 제조 비용, 제조 제품 비율, 반도체 장치의 신뢰성, 처리 프로세스의 선택의 자유도 등이 향상되는 효과를 얻을 수 있다.
도 1의 A 내지 H는, 본 발명의 실시에 따른 반도체 장치의 제조 방법의 순서(그 1)의 구체적인 예를 나타내는 설명도이다.
도 2의 A 내지 E는, 본 발명의 실시에 따른 반도체 장치의 제조 방법의 순서(그 2)의 구체적인 예를 나타내는 설명도이다.
도 3의 A와 B는, 절연 수지재를 충전할 때에 이용하는 외벽부의 일례를 나타내는 설명도이다.
이하, 도면에 근거해 본 발명의 실시에 따른 반도체 장치의 제조 방법 및 반도체 장치에 대해 설명한다.
[반도체 장치의 제조 방법의 기본적인 순서]
먼저, 반도체 장치의 제조 방법에 대해 설명한다.
도 1의 A 내지 H 및, 도 2의 A 내지 E는, 본 발명의 실시에 따른 반도체 장치의 제조 방법의 순서의 구체적인 예를 나타내는 설명도이다. 도면에서는, 반도체 장치로서 CMOS 이미지 센서를 예로 들어, 그 제조 순서를 나타내고 있다.
CMOS 이미지 센서의 제조에 있어서는, 도 1의 A에 나타낸 바와 같이, SOI 기판(11)을 준비한다.
그리고, 도 1의 B에 나타낸 바와 같이, 그 SOI 기판(11)을 이용해, CMOS 이미지 센서의 구성 기판(12)을 형성한다.
구성 기판(12)에는, 포토 디텍터(13)나 배선층(14) 등이 설치되어 있다. 게다가 구성 기판(12)의 일면(도면 중에 있어서의 상면)에는, 포토 디텍터(13)나 배선층(14) 등으로 도통해 신호 취출을 행하는 전극 패드(15)가 설치되어 있다. 전극 패드(15)는, 예를 들면 구리(Cu)를 이용해 5μm 두께로 형성될 수 있다. 또, 전극 패드(15) 상에는, 예를 들면 주석(Sn)에 의한 2μm 두께의 범프(16)가 형성되어 있다.
즉, 여기서 실시하는 공정에서는, SOI 기판(11)을 이용해, 일면에 전극 패드(15) 및 범프(16)가 배치된 CMOS 이미지 센서의 구성 기판(12)을 형성하는 것이다. 해당 구성 기판(12)의 형성 프로세스에 대해서는, 공지 기술을 이용해 실시할 수 있기 때문에, 여기에서는 그 상세한 설명을 생략한다.
상술한 구성 기판(12)의 형성 공정과는 별도로, 도 1의 C에 나타낸 바와 같이, 해당 구성 기판(12)을 보강하기 위한 서포트 판재(21)을 준비한다. 서포트 판재(21)로서는, 예를 들면 550μm 두께의 실리콘(Si) 기판을 이용할 수 있다.
서포트 판재(21)가 준비되면, 도 1의 D에 나타낸 바와 같이, 그 서포트 판재(21)에 비어 홀(22)을 형성한다. 다만, 비어 홀(22)은, 비관통 홀로 형성한다. 비어 홀(22)의 형성 위치는, 구성 기판(12)의 전극 패드(15)에 대응하는 위치로 한다. 구체적으로는, 예를 들어, 지름 30μm, 깊이 170μm, 피치 200μm로, 비어 홀(22)을 형성할 수 있다.
비어 홀(22)을 형성한 후에는, 도 1의 E에 나타낸 바와 같이, 해당 비어 홀(22)에는 도전재(23)를 충전한다. 더 구체적으로는, 서포트 판재(21)의 표층 및 비어 홀(22) 내에, 열산화막 처리에 의해 120nm 두께의 SiO2막을 형성한다. 게다가 도금용의 씨드 메탈(seed metal)로서 Ti 200nm / Cu 350nm를 처리한다. 그리고, 비어 홀(22)의 내에 Cu를 충전함과 함께, 표층에 10μm 두께의 Cu층을 형성하는 것으로, 해당 Cu로 된 도전재(23)의 충전을 실시한다. 또, 도전재(23)상에는, 예를 들어, 10μm 두께의 Sn3Ag의 땜납층(24)을 형성한다.
그 후는, 도금 레지스터를 제거하고, 씨드 메탈을 씨드 메탈 전용액으로 용해하여 제거한다.
즉, 여기서 실시하는 공정에서는, 구성 기판(12)을 보강하기 위한 서포트 판재(21)에 대해, 비어 홀(22)을 비관통으로 형성함과 함께, 해당 비어 홀(22)에 도전재(23)를 충전(充塡)하는 것이다. 이 서포트 판재(21)를 형성하는 공정은, 상술한 구성 기판(12)의 형성 공정 후에, 또는 해당 구성 기판(12)의 형성 공정 전에, 또는 해당 구성 기판(12)의 형성 공정과 동시 병행적으로 할 수 있다.
CMOS 이미지 센서의 구성 기판(12)을 형성하고, 비어 홀(22)에 도전재(23)가 충전된 서포트 판재(21)를 형성한 후, 도 1의 F에 나타낸 바와 같이, 해당 구성 기판(12)과 해당 서포트 판재(21)를 접합한다. 이때의 접합은, 구성 기판(12)에 있어서의 전극 패드(15)와 서포트 판재(21)의 비어 홀(22)에 충전된 도전재(23)가 서로 전기적으로 접속하도록 한다. 구체적으로는, 전극 패드(15)와 도전재(23)를 대향 한 상태에서, 해당 전극 패드(15)상의 범프(16) 및 해당 도전재(23)상의 땜납층(24)을 용해시킴으로써, 구성 기판(12)과 서포트 판재(21)를 접합한다.
즉, 여기서 실시하는 공정에서는, 구성 기판(12)의 전극 패드(15)와 서포트 판재(21)의 도전재(23) 사이의 전기적 접속을 확보하면서, 해당 구성 기판(12)과 해당 서포트 판재(21)를 접합하는 것이다.
구성 기판(12)과 서포트 판재(21)의 접합은, 예를 들면 무잔사(無殘渣) 플럭스를 이용해 260℃정도의 온도에서 실시할 수 있다. 또한, 상기 접합은 플라스마 리플로우 노(plasma reflow furnace)에서 산화막을 제거함으로써 실시할 수 있다.
또한, 구성 기판(12)과 서포트 판재(21)의 접합 후에는, 예를 들어, 220℃에서 가열함에 의해 접합 부분에 Cu 확산 처리를 실시하여, 10μm 두께의 IMC(MP≥350℃)를 형성할 수 있다.
여기에서는, 땜납층(24)으로서 Sn3Ag를 이용하고 IMC 성장에 의해 MP가 증가한 경우를 예로 들고 있지만, 예를 들어, Au20Sn이나 SnIn계 저온 땜납(예를 들면 175℃정도)도 이용할 수 있다.
그 후, 도 1의 G에 나타낸 바와 같이, 상술한 접합 공정으로 접합된 구성 기판(12)과 서포트 판재(21) 사이의 극간에는, 절연 수지재(31)를 충전한다. 구성 기판(12)과 서포트 판재(21) 사이의 극간은, 그 간격이 예를 들면 10μm정도이다. 이러한 미소한 극간에 충전되는 절연 수지재(31)로서는, 예를 들면, 열가소성 수지재를 이용할 수 있다. 더 구체적으로는, 절연 수지재(31)로서 융점 270℃의 열가소성 불소 수지재가 이용되고, 이 열가소성 불소 수지재를 300℃에서 저점도로 한다. 그 다음 이 상태에서 열가소성 불소 수지재를 구성 기판(12)과 서포트 판재(21) 사이의 극간에 진공 충전하고, 그 후에 해당 열가소성 불소 수지재를 경화시킨다.
아래에 상술하는 바와 같이, 구성 기판(12)과 서포트 판재(21) 사이의 극간에 절연 수지재(31)를 충전할 때, 해당 절연 수지재(31)의 충전 영역을 둘러싸는 외벽부(41)을 이용하는 것이 바람직하다. 즉, 절연 수지재(31)의 충전 공정에 앞서, 해당 절연 수지재(31)의 충전 영역을 둘러싸는 외벽부(41)을 형성하는 외벽 형성 공정이 실행된다. 그리고, 해당 외벽 형성 공정으로 형성된 외벽부(41)을 이용해 절연 수지재(31)의 충전을 실시한다. 외벽 형성 공정은, 후에 상술한다.
절연 수지재(31)의 충전 후에는, 도 1의 H에 나타낸 바와 같이, 서포트 판재(21)가 접합되는 구성 기판(12)에 대해서, 연마나 Si에칭 등을 실시해, 포토 디텍터(13)를 노출시킨다. 이것에 의해, 구성 기판(12)은, 예를 들면 7 내지 10μm 정도로 얇게 된다.
그리고, 도 2의 A에 나타낸 바와 같이, 포토 디텍터(13)의 노출면 측을 덮도록, OCCF나 온 칩(on-chip) 렌즈(이하, "OCL"이라고 한다) 와 같은 광학 부품(32)을 배설한다.
또한, 도 2의 B에 나타낸 바와 같이, 광학 부품의 표면 측을 덮도록, 센서 수광 측에 밀봉 유리(33)를 배설한다.
즉, 상술한 접합 공정의 후에, 구성 기판(12)상에 각종 광학 부품을 탑재하는 공정을 실행한다. 각종 광학 부품의 형성 프로세스에 대해서는, 공지 기술을 이용할 수 있기 때문에, 여기에서는 그 상세한 설명을 생략한다.
그 후에, 도 2의 C에 나타낸 바와 같이, 서포트 판재(21)는 해당 서포트 판재(21)의 옆으로부터 더 얇게 형성되어, 비관통 비어 홀(22)에 충전된 도전재(23)를 노출시킨다. 구체적으로는, 예를 들어, 서포트 판재(21)에 대해서 연마＋Si 용해를 실시해, 비어 홀(22) 내의 도전재(23)를, 센서 수광면의 이면측(도면 중에 있어서의 바닥면 측)으로 노출시킨다. 노출된 도전재(23)는, 예를 들면 30 내지 100μm정도의 지름을 갖는다.
상술한 노출 공정의 후에는, 도 2의 D에 나타낸 바와 같이, 서포트 판재(21)의 노출 측에 절연 수지층(34)을 형성한다. 이 절연 수지층(34)을 포함하는 서포트 판재(21)의 판 두께는, 얇게 한 후, 예를 들면 100 내지 150μm정도가 된다.
또한, 도 2의 E에 나타낸 바와 같이, 도전재(23)의 노출 부분에 SnBi계 저온땜납을 도포함으로써 외부 단자(35)를 형성한다.
외부 단자(35)는, 다른 공지 기술을 이용하여 형성할 수 있다. 예를 들면, 도금법 외에도, 합금 용접, 인쇄＋리플로우, 리프트 오프 등의 방법을 이용해, 외부 단자(35)를 형성할 수 있다.
［절연 수지재의 충전 순서］
구성 기판(12)과 서포트 판재(21) 사이의 간극에 절연 수지재(31)를 충전하는 방법에 대해, 자세하게 설명한다.
도 3의 A와 B는, 절연 수지재를 충전할 때에 이용하는 외벽부의 일례를 나타내는 설명도이다.
상술한 CMOS 이미지 센서의 제조 과정에서는, 이미 설명한 것처럼, 절연 수지재(31)의 충전 공정에 앞서, 외벽 형성 공정을 실행한다.
외벽 형성 공정에서는, 예를 들어 도 3의 A에 나타낸 바와 같이, 절연 수지재(31)의 충전 영역을 둘러싸면서, 해당 절연 수지재(31)의 충전을 위해서 일부를 개구하는 외벽부(41)을 형성한다. 이 외벽부(41)의 형성 재료나 형성 형상 등은, 특별히 한정되는 것은 아니다.
또한, 예를 들면 도 3의 B에 나타낸 바와 같이, 외벽부(41)를 형성할 때, 절연 수지재(31)가 충전될 때까지 보강재로서 기능하는 개편(個片) 고정성 보강 리브(42)를, 구성 기판(12)의 각각의 형성 영역에 대응해 배설할 수 있다.
이러한 외벽부(41)을 형성한 후, 그 형성 후에 실시하는 절연 수지재(31)의 충전 공정에 있어, 해당 외벽부(41)의 개구 부분을 통해 저점도 상태의 절연 수지재(31)를 주입한다. 이때, 해당 절연 수지재(31)의 충전 영역의 외주측은, 외벽부(41)에 의해 둘러싸여 있다. 따라서, 개구 부분을 통해 주입된 저점도 상태의 절연 수지재(31)은, 구성 기판(12)과 서포트 판재(21) 사이의 극간이 좁아도, 모세관 현상에 의해, 중력이나 상하 좌우에 관계없이, 충전 영역의 구석구석까지 침투해 나가게 된다.
이와 같이, 구성 기판(12)과 서포트 판재(21) 사이의 극간에 절연 수지재(31)의 충전할 때에, 해당 절연 수지재(31)의 충전 영역을 둘러싸는 외벽부(41)을 이용함으로써, 충전 영역의 구석구석까지 절연 수지재(31)가 침투하므로, 해당 절연 수지재(31)의 충전을 확실히 할 수 있게 된다.
[반도체 장치의 구성예]
다음에, 이상과 같은 제조 방법에 따라 제조되는 CMOS 이미지 센서의 구성에 대해, 도 2의 E를 참조하여 설명한다.
도 2의 E에 나타낸 바와 같이, 상술한 순서로 제조된 CMOS 이미지 센서는, SOI 기판을 이용해 형성된 구성 기판(12)에 대해, 서포트 판재(21)가 접합되어 구성되어 있다. 따라서, 제조 과정에서 구성 기판(12)을 더 얇게 할 필요가 있는 때 조차, 해당 구성 기판(12)이 서포트 판재(21)에 의해 보강되게 되므로, 해당 구성 기판(12)의 취급(특히, 기판 핸들링)이 곤란하게 되는 일이 없다.
또, 상술한 순서로 제조된 CMOS 이미지 센서가, 구성 기판(12)에 서포트 판재(21)가 접합되어 있어도, 센서 수광면의 이면측, 즉 해당 서포트 판재(21)의 바닥면 측에, 외부 단자(35)가 형성되어 있다. 그리고, 그 외부 단자(35)는, 서포트 판재(21)에 있어서의 비어 홀(22) 및 도전재(23)를 통해서, 구성 기판(12)의 전극 패드(15)로 도통하고 있다. 따라서, 서포트 판재(21)가 접합되어 있어도, 해당 서포트 판재(21) 측으로 신호 취득을 할 수 있게 되어, 이미지 센서의 소형 경량화 등을 실현하는데 있어서 효과적이다.
게다가, 상술한 순서로 제조된 CMOS 이미지 센서는, 서포트 판재(21)에의 비어 홀(22)의 형성 및 도전재(23)의 충전 후에, 그 서포트 판재(21)가 구성 기판(12)에 접합되어 구성되어 있다. 즉, 구성 기판(12)과 서포트 판재(21)의 접합 후에 대해도, 해당 구성 기판(12)에 있어서의 전극 패드(15)와 해당 서포트 판재(21)에 있어서의 도전재(23)의 사이에는, 이것들을 접합하는 접합 부재의 층이 개재하고 있게 된다. 구체적으로는, 접합 부재로서 범프(16) 및 땜납층(24)이 개재하고 있다.
따라서, 접합 부재를 개재시키는 구성의 CMOS 이미지 센서에서는, 서포트 판재(21) 측으로 신호 취득을 실시하는 경우에도, 해당 서포트 판재(21)에의 비어 홀(22)의 형성 및 도전재(23)의 충전의 영향이, 구성 기판(12)의 측에 미치지 않게 된다. 구체적으로는, 비어 홀(22)의 형성이나 도전재(23)의 충전 등과 같은 가공 처리시에 생길 수 있는 열, 오염물, 약품 등에 의한 악영향이, 구성 기판(12)이나 해당 구성 기판(12) 상에 탑재되는 광학 부품(32)에 미치는 일이 없다.
또, 본 발명의 실시예에 따른 구성과는 달리, 단지 서포트 판재를 수지 접착제로 접착시키는 종래기술의 제법에서는, 그 수지 접착제의 내열성에, 처리 프로세스가 규제되어 버린다. 그런데, 본 발명의 실시에 따른 구성과 같이, 접합 부재를 개재시킨 접합을 실시하면, 서포트 판재(21)의 접합을 포함한 처리 프로세스에 있어서의 온도 폭을, 종래 기술에 의한 경우에 비해 고온 측으로 넓히는 것이 가능하게 된다.
게다가, 접합 부재를 개재시킨 접합 개소는, 구성 기판(12) 및 서포트 판재(21)의 면내에 점재(點在)하여 있다. 그 때문에, 접합 부재나 도전재(23) 등의 열팽창 계수가 구성 기판(12)이나 서포트 판재(21) 등의 열팽창 계수와 다를 때조차, 해당 서포트 판재(21)의 접합 후에, 구성 기판(12)의 기재(base material)가 크게 변형되지 않게 된다.
이상과 같이, 본 발명의 실시에 따른 구성의 CMOS 이미지 센서에서는, 서포트 판재(21)를 이용해 구성 기판(12)의 강도를 확보하면서, 해당 서포트 판재(21) 측으로의 단자 취출에 의해 소형 경량화가 실현될 수 있다. 게다가, 그 경우에도, 단자 취출 가공의 악영향이 구성 기판(12)에 미치는 일이 없다.
이러한 것으로부터, 본 발명의 실시예에 따른 구성의 CMOS 이미지 센서에서는, 접합 부재를 개재시켜 구성 기판(12)과 서포트 판재(21)를 접합하고 있으므로, 종래 기술에 의한 경우에 비해 이론적인 수율, 제조 비용, 제조 제품 비율, 처리 프로세스의 선택의 자유도, 신뢰성 등이 향상된다고 할 수 있다.
특히, 접합 부재를 개재시키는 구성에 대해, 서포트 판재(21)에 비어 홀(22)을 비관통으로 형성하고, 구성 기판(12)과의 접합 후에 해당 서포트 판재(21)를 더 얇게 형성하여 도전재(23)를 노출시키도록 하면, 이하의 이점을 얻을 수 있다. 즉, 비어 홀(22)이 비관통 홀로 형성되기 때문에, 서포트 판재(21)의 접합 프로세스에 있어서 비어 홀(22) 내에 금속에 의한 오염을 낮은 수준으로 억제할 수 있다. 또한, 얇게 하기 전의 서포트 판재(21)의 판 두께가 두꺼운 경우나 비어 홀(22)의 지름이 작은 경우에는, 비어 홀(22)을 관통 홀로 형성하는 경우에 비해, 비어 홀(22)의 형성이 용이하게 된다.
또, 접합 부재를 개재시키는 구성에 대해, 구성 기판(12)과 서포트 판재(21) 사이의 극간에 절연 수지재(31)을 충전하면, 이하의 이점을 얻을 수 있다. 즉, 면내에 점재하는 접합 부재에 의한 점(點)접합과 저탄성의 절연 수지재(31)의 극간 충전 효과에 의해, 단지 수지 접착제로 접착시켜 실시하는 종래 기술에 의한 경우에 비해 휘어짐이 없고, 구성 기판(12)을 얇게 한 후의 치수 일그러짐도 반감할 수 있게 된다. 또한, 절연 수지재(31)의 극간 충전 효과에 의해, 해당 절연 수지재(31)가 충전되지 않는 경우에 비해, 내충격성 등의 향상도 기대할 수 있다. 결과적으로, CMOS 이미지 센서의 기계적 강도가 증대될 수 있다. 또한, 수지 접착제에 의한 접착은 아니기 때문에, 절연 수지재(31)로서 열강화성 수지만이 아니라, 예를 들면 액정 폴리머와 같은 열가소성 수지를 이용할 수 있게 된다.
구성 기판(12)과 서포트 판재(21) 사이의 극간에 절연 수지재(31)을 충전하는 경우에, 해당 절연 수지재(31)의 충전 영역을 둘러싸는 외벽부(41)을 이용함으로써, 해당 충전 영역의 구석구석까지 절연 수지재(31)가 침투하게 된다. 따라서, 구성 기판(12)괴 서포트 판재(21) 사이의 극간에의 절연 수지재(31)의 충전을, 확실하게 실시할 수 있게 된다.
외벽부(41)에 개편 고정성 보강 리브(42)를 더하여 배설한 경우, 해당 개편 고정성 보강 리브(42)에 의해 다이싱에 의한 기계적 충격에 견딜 수 있게 되므로, 센서 개편화(個片化)를 위한 다이싱 가공도 문제없이 실시할 수 있게 된다.
본 발명의 실시 형태로서, 본 발명에 매우 적합한 실시예를 들어 설명했지만, 본 발명은 상술한 내용으로 한정되는 것은 아니다.
예를 들면, 여기서는, 반도체 장치의 예로서 CMOS 이미지 센서를 예로 들어 설명했다. 그러나, CMOS 이미지 센서 외에도, 이른바 반도체 프로세스를 이용해 제조되는 반도체 장치이면, 완전히 마찬가지로 본 발명을 적용하는 것이 가능하다. 다만, 상술한 것처럼, CMOS 이미지 센서에 있어서는, 구성 기판(12) 상에 열(熱)등의 영향을 받기 쉬운 OCCF나 OCL등과 같은 광학 부품(32)가 배설된다. 따라서, 본 발명을 적용함으로써, 해당 광학 부품(32)에 열등의 영향이 미치는 것을 배제할 수 있게 되므로, 제품의 품질이나 신뢰성, 제조 제품 비율 등을 높게 확보하는데 있어서 매우 유효하다.
또, 예를 들어, 본 실시 형태로 든 반도체 장치의 각 구성요소의 형성 재료나 형성 치수 등은, 본 발명을 실시할 때에 행하는 구체적인 단순한 일례를 나타낸 것에 지나지 않고, 이것들에 의해 본 발명의 기술적 범위가 한정적으로 해석되는 것은 아니다.
이와 같이, 본 발명은, 상술한 내용으로 한정되는 것이 아니고, 그 발명의 범위를 일탈하지 않는 범위에서, 적당하게 변경하는 것이 가능하다.
본 발명은 2009년 3월 20일 일본 특허청에 출원된 일본 우선권 특허출원 JP 2009-081097에 모든 내용이 개시되어 있다.
해당 기술분야의 당업자라면 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라 여러 가지 수정, 조합, 부분 조합 및 변경하여 실시할 수 있을 것이다.
11 SOI 기판
12 구성 기판
15 전극 패드
16 범프
21 서포트 판재
22 비어 홀
23 도전재
24 땜납층
31 절연 수지재
32 광학 부품
35 외부 단자
41 외벽부
42 개편 고정성 보강 리브

Claims (5)

  1. 일면에 전극 패드가 배치된 반도체 장치의 구성 기판을 형성하는 기판 형성 공정과,
    상기 구성 기판을 보강하기 위한 서포트 판재에 비어 홀을 형성함과 함께 상기 비어 홀에 도전재를 충전하는 판재 형성 공정과,
    상기 구성 기판에 있어서의 상기 전극 패드와 상기 서포트 판재의 상기 비어 홀에 충전된 상기 도전재가 전기적으로 접속하도록, 상기 구성 기판과 상기 서포트 판재를 접합하는 접합 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 판재 형성 공정에서는, 상기 비어 홀을 비관통 홀로 형성하고,
    상기 접합 공정의 후, 상기 서포트 판재의 옆으로부터 해당 서포트 판재를 더 얇게 하여, 비관통의 상기 비어 홀에 충전된 상기 도전재를 노출시키는 비어 노출 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 접합 공정으로 접합된 상기 구성 기판과 상기 서포트 판재 사이의 극간에 절연 수지재를 충전하는 수지재 충전 공정과,
    상기 수지재 충전 공정에 앞서, 상기 절연 수지재의 충전 영역을 둘러싸는 외벽부를 형성하는 외벽 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 하나에 있어서,
    상기 반도체 장치는, 상기 구성 기판상에 광학 부품을 탑재해 구성된 촬상 장치이고,
    상기 광학 부품은, 상기 접합 공정 후, 상기 구성 기판상에 탑재되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체 장치의 구성 기판과,
    상기 구성 기판의 일면에 배치된 전극 패드와,
    상기 구성 기판을 보강하기 위한 서포트 판재와,
    상기 서포트 판재에 형성된 비어 홀과,
    상기 비어 홀에 충전된 도전재와,
    상기 전극 패드와 상기 도전재 사이에 개재하여 상기 구성 기판과 상기 서포트 판재를 접합하는 접합 부재를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020100020617A 2009-03-30 2010-03-09 반도체 장치의 제조 방법 및 반도체 장치 KR20100109376A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009081097A JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法
JPJP-P-2009-081097 2009-03-30

Publications (1)

Publication Number Publication Date
KR20100109376A true KR20100109376A (ko) 2010-10-08

Family

ID=42783113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020617A KR20100109376A (ko) 2009-03-30 2010-03-09 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (2) US20100244270A1 (ko)
JP (1) JP5572979B2 (ko)
KR (1) KR20100109376A (ko)
CN (1) CN101853792A (ko)
TW (1) TW201108308A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122933A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR20130123720A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
US10848739B2 (en) * 2012-09-13 2020-11-24 California Institute Of Technology Coherent camera
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
TW201535097A (zh) * 2014-03-14 2015-09-16 Corning Inc 嵌入玻璃的感測器及製造其之方法
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7034997B2 (ja) * 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法
US20220043029A1 (en) * 2020-08-10 2022-02-10 Xcerra Corporation Coaxial probe

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
WO2007026678A1 (ja) * 2005-08-31 2007-03-08 Matsushita Electric Works, Ltd. 導電性流体を用いたリレー装置
JP2007115878A (ja) * 2005-10-20 2007-05-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
JPWO2008102575A1 (ja) * 2007-02-21 2010-05-27 コニカミノルタオプト株式会社 撮像装置及び撮像装置の製造方法
JP4667408B2 (ja) * 2007-02-23 2011-04-13 富士フイルム株式会社 裏面照射型固体撮像素子の製造方法
US20100052163A1 (en) * 2007-04-27 2010-03-04 Nec Corporation Semiconductor device, method of manufacturing same and method of repairing same
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122933A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN108122933B (zh) * 2016-11-28 2021-04-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置

Also Published As

Publication number Publication date
JP5572979B2 (ja) 2014-08-20
JP2010232593A (ja) 2010-10-14
CN101853792A (zh) 2010-10-06
US20100244270A1 (en) 2010-09-30
US20120205817A1 (en) 2012-08-16
TW201108308A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
KR20100109376A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102125651B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
CA2536799C (en) Semiconductor package and method of manufacturing the same
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
KR100661169B1 (ko) 패키징 칩 및 그 패키징 방법
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
KR20060087273A (ko) 반도체 패키지및 그 제조방법
US9397137B2 (en) Interconnect structure for CIS flip-chip bonding and methods for forming the same
JP2009188191A (ja) 半導体装置及び半導体装置の製造方法
TW201707178A (zh) 用於修復裝置翹曲的方法和結構
JP2013197263A (ja) 半導体装置の製造方法
WO2020183881A1 (ja) 半導体装置
JP2017028156A (ja) 実装構造体及びその製造方法
JP7421622B2 (ja) 半導体装置
US9815133B2 (en) Method for producing a module
KR100572487B1 (ko) 이미지 센서 패키지 및 그 제조방법
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2009088974A (ja) デバイス及び電子機器
JP6580889B2 (ja) 半導体装置
TW200841460A (en) Wafer level package using silicon via contacts for CMOS image sensor and method of fabricating the same
JP2009088226A (ja) デバイス、デバイスの製造方法及び電子機器
JP2007281105A (ja) 電子部品
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP6557481B2 (ja) 電子装置
JP2021022604A (ja) 電子装置、および電子装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid