CN108122933A - 一种半导体器件及制备方法、电子装置 - Google Patents

一种半导体器件及制备方法、电子装置 Download PDF

Info

Publication number
CN108122933A
CN108122933A CN201611063937.9A CN201611063937A CN108122933A CN 108122933 A CN108122933 A CN 108122933A CN 201611063937 A CN201611063937 A CN 201611063937A CN 108122933 A CN108122933 A CN 108122933A
Authority
CN
China
Prior art keywords
layer
wafer
solder
solder layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611063937.9A
Other languages
English (en)
Other versions
CN108122933B (zh
Inventor
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611063937.9A priority Critical patent/CN108122933B/zh
Publication of CN108122933A publication Critical patent/CN108122933A/zh
Application granted granted Critical
Publication of CN108122933B publication Critical patent/CN108122933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供第一晶圆，所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层；在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层；提供第二晶圆并与所述第一晶圆相接合。在所述方法中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。

Description

一种半导体器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
在半导体技术中CMOS图像传感器(CIS)技术相当热门，从前面照式(FSI)到背面照射(BSI)，越来越小的像素(pixel)尺寸，越来越好的感光性能；3D CIS技术是在目前的CIS技术基础上，使用两片晶圆接合(wafer bonding)的技术，一片晶圆上制作图像传感器像素(CIS pixel)的芯片，另一片晶圆上制作像素数据处理芯片，然后将两片晶圆接合在一起，来形成3D CIS芯片。这种制作方式的优势在于芯片不仅像素面积更大，而且性能更加优越，同时芯片的数据处理更快。
目前的Cu-Cu直接接合(direct bonding)技术中有两种解决方案，第一种称为热压接合(thermal-compress bonding)，接合焊盘(bonding pad)突出表面，Cu焊盘的表面粗糙度(roughness)要求在几个纳米以下，接合之后，接合界面是有一条小细缝的，两片晶圆的界面不能直接接合在一起。此种工艺的缺点在于键合工艺时间长，键合一对硅片，基本需要1小时左右。
第二种，称为复合接合(hybrid bonding)，接合焊盘低于表面，先使用熔融键合(fusion bonding)，表面材料可以是氧化物或者氮化物，然后再执行退火,使得Cu结晶(grain)增大，Cu-Cu焊盘就能接触到一起，Cu焊盘的表面粗糙度(roughness)要求在几个纳米以下，同时Cu焊盘低于表面为10～20A左右。
因此，现有技术中虽然存在晶圆水平上的Cu-Cu接合(Wafer level Cu-Cubonding)的方法，但是现有技术中存在各种弊端，上述弊端成为亟需解决的问题，以进一步提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，在所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口的表面以及所述表面材料层上形成有第一阻挡层和接合材料的种子层；
在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
去除所述表面材料层表面上的所述第一阻挡层和所述种子层；
提供第二晶圆并与所述第一晶圆相接合。
可选地，在所述第二晶圆中形成有第二接合材料层和第二焊料层，将所述第一焊料层和所述第二焊料层通过范德华力共晶键合为一体。
可选地，在去除所述第一阻挡层和所述种子层之后所述方法还包括：
对所述第一焊料层进行回流，以形成第一接合焊球；
提供第二晶圆，在所述第二晶圆中形成有第二接合焊球，将所述第一晶圆和所述第二晶圆热压键合，其中，所述第一接合焊球和所述第二接合焊球之间形成有间隙。
可选地，在所述开口中依次形成所述第一接合材料层和所述第一焊料层的方法包括：
在所述接合材料的种子层的表面形成掩膜层；
图案化所述掩膜层，以形成开口图案，露出所述开口；
对所述种子层进行电化学镀层，以在所述开口中形成所述第一接合材料层并部分地填充所述开口；
在所述第一接合材料层上依次形成第二阻挡层和所述第一焊料层。
可选地，所述第二晶圆与所述第一晶圆接合之后所述方法还进一步包括执行退火的步骤。
可选地，所述退火的温度为200～280℃，时间为3～20分钟。
可选地，去除所述表面材料层表面上的所述第一阻挡层和所述种子层的方法包括：
平坦化所述第一阻挡层和所述种子层至所述表面材料层表面，以去除所述第一阻挡层和所述种子层；
或者选用干法全面蚀刻或湿法全面蚀刻去除所述第一阻挡层和所述种子层。
可选地，所述第一阻挡层包括TaN、Ta、TiN和Ti中的一种或多种；
所述种子层包括Cu；
所述焊料层包括Sn和Ag的合金；
所述第二阻挡层包括Ni、NiV或Ni的合金中的一种。
本发明还提供了一种半导体器件，所述半导体器件包括：
第一晶圆；
依次层叠的第一接合材料层和第一焊料层的叠层，位于所述第一晶圆中；
第二晶圆，与所述第一晶圆相接合。
可选地，所述半导体器件还包括：
依次层叠的第二接合材料层和第二焊料层的叠层，位于所述第二晶圆中；其中，所述第一晶圆和所述第二晶圆通过所述第一焊料层和所述第二焊料层相接合。
可选地，所述第一焊料层为经回流后形成的第一接合焊球；
以及所述半导体器件还包括：
第二接合焊球，位于所述第二晶圆中，其中，所述第一晶圆和所述第二晶圆接合之后所述第一接合焊球和所述第二接合焊球之间形成有间隙。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2A-2F示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3A-3E示出了本发明另一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层；
在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层；
提供第二晶圆并与所述第一晶圆相接合。
具体地，实现上述方案的两种实施方式分别包括：
提供第一晶圆，所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层；
在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层；
提供第二晶圆，在所述第二晶圆中形成有第二接合材料层和第二焊料层，将所述第一焊料层和所述第二焊料层通过范德华力共晶键合为一体。
或者：
提供第一晶圆，所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层；
在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层；
对所述第一焊料层进行回流，以形成第一接合焊球；
提供第二晶圆，所述第二晶圆中形成有第二接合焊球，将所述第一晶圆和所述第二晶圆热压键合，所述第一接合焊球和所述第二接合焊球之间形成有间隙。
上述两种方法分别为热压接合(thermal-compress bonding)和复合接合(hybridbonding)的方法。
在上述方法中在所述开口中依次形成第一接合材料层和第一焊料层的方法包括：
在所述接合材料的种子层的表面形成掩膜层；
图案化所述掩膜层，以形成开口图案，露出所述开口；
对所述种子层进行电化学镀层，以在所述开口中形成接合材料层；
在所述接合材料层上依次形成第二阻挡层和所述第一焊料层。
其中，所述退火的温度为200～280℃，时间为3～20分钟。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2A-2F示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供第一晶圆，在所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口的表面以及所述表面材料层上形成有第一阻挡层和接合材料的种子层；
步骤S2：在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
步骤S3：去除所述表面材料层表面上的所述第一阻挡层和所述种子层；
步骤S4：提供第二晶圆并与所述第一晶圆相接合。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供第一晶圆201，所述第一晶圆201的表面形成有具有开口的表面材料层202，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层203。
具体地，如图2A所示，所述第一晶圆201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
在所述第一晶圆201中可以形成有有源器件、MEMS器件以及互联结构等常规的器件，或者还可以形成有CMOS图像传感器等，在本申请中所述第一晶圆为制作图像传感器像素(CIS pixel)的芯片，第二晶圆为制作像素数据处理芯片，然后将两片晶圆接合在一起，来形成3D CIS芯片。
其中，所述第一晶圆201上形成有表面材料层202，可选地，所述表面材料层202选用氧化物，例如选用氧化硅。
在所述表面材料层202中形成开口，以露出所述第一晶圆，所述开口的数目以及位置可以根据具体需要进行选择。
其中，形成所述开口的方法包括并不限于以下示例：
在所述第一晶圆201上沉积表面材料层202，其中表面材料层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
然后图案化所述表面材料层202，以在所述表面材料层202中形成开口。例如首先在所述表面材料层202上形成图案化的光刻胶层或者有机分布层(Organic distributionlayer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成开口的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述表面材料层202，以形成所述开口。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选C-F蚀刻剂来蚀刻所述表面材料层202，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
然后在所述开口的表面，即露出的所述第一晶圆表面、所述开口的侧壁以及所述表面材料层的表面上形成第一阻挡层和接合材料的种子层。
其中，所述接合材料的种子层使用Cu，如图2B所示。
所述第一阻挡层优选形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。
所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
其中，所述第一阻挡层选用TaN、Ta、TiN、Ti中的一种或多种。
执行步骤二，在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部。
具体地，如图2B所示，在该步骤中首先限定形成所述第一接合材料层和第一焊料层的区域。
例如在该步骤中通过下述方法定义形成所述第一接合材料层和第一焊料层的区域：
在所述接合材料的种子层的表面形成掩膜层204；
图案化所述掩膜层，以形成开口图案，露出所述开口；
对所述种子层进行电化学镀层，以在所述开口中形成接合材料层；
在所述接合材料层上依次形成第二阻挡层和所述第一焊料层。
进一步，所述掩膜层选用光刻胶层，然后对所述光刻胶层进行曝光显影，以露出所述开口，从而用来定义所述第一接合材料层和第一焊料层的区域。
在所述开口中形成第一接合材料层的方法包括：
选用电化学镀铜(ECP)的方法形成所述金属铜，作为优选，在电镀时还可以使用添加剂，所述添加剂为平坦剂(LEVELER)，加速剂(ACCELERATORE)和抑制剂(SUPPRESSOR)。
作为优选，在形成所述金属铜204之后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
在该步骤中所述第一接合材料层并非完全填充所述开口，而是填充至所述开口的某一高度，例如填充第一接合材料层至所述开口的中间部位或中间部位以下。
然后在所述第一接合材料层上形成第二阻挡层，其中，第二阻挡层使用Ni、NiV或Ni合金中的一种。
在本申请中所述第二阻挡层使用Ni，所述Ni主要作为Cu与焊料层(solder)之间的阻挡层，阻止焊料层与Cu反应，消耗铜。
进一步，在所述第二阻挡层上方形成第一焊料层205至所述表面材料层的顶部，以使所述第一焊料层的顶部与所述第一焊料层的顶部平齐，如图2B所示。
执行步骤三，去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层。
具体地，如图2C所示，在形成所述第一焊料层之后，先去除所述掩膜层。
然后去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层，如图2D所示。
具体地，去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层的方法包括：
平坦化所述第一阻挡层和所述接合材料的种子层至所述表面材料层表面，以去除所述第一阻挡层和接合材料的种子层；
或者选用干法全面蚀刻或湿法全面蚀刻去除所述第一阻挡层和接合材料的种子层。
执行步骤四，对所述第一焊料层进行回流工艺，以形成第一接合焊球。
具体地，如图2E所示，对所述焊料层进行加热回流，将所述焊料层加热熔融温度，使焊料层自然收缩，形成圆弧形形貌，进而形成向上凸起的第一接合焊球。
其中，所述加热温度根据所选的焊料层的材料进行选择，并不局限于某一数值范围。
执行步骤五，提供第二晶圆，所述第二晶圆中形成有第二接合焊球，将所述第一晶圆和所述第二晶圆热压键合，所述第一接合焊球和所述第二接合焊球之间形成有间隙。
具体地，如图2F所示，在该步骤中所述第二晶圆中所述第二接合焊球的形成方法与第一焊球的形成方法相同，在此不再赘述。
其中所述第二晶圆中接合区域的结构以及制备方法均可以参照步骤一至步骤四进行操作。
在所述接合过程中选用热压键合(Thermal-compression Bonding)，选用所述方法进行键合时所述第一接合焊球和所述第二接合焊球并非直接接触，所述第一接合焊球和所述第二接合焊球之间形成有间隙，但是通过所述焊料层的设置可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
实施例二
本发明还提供了另外一种制备方法，下面结合附图3A-3E作进一步的说明。
首先，执行步骤一，提供第一晶圆301，所述第一晶圆301的表面形成有具有开口的表面材料层302，在所述开口表面以及所述表面材料层表面形成有第一阻挡层和接合材料的种子层303。
具体地，如图3A所示，所述第一晶圆301可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
在所述第一晶圆301中可以形成有有源器件、MEMS器件以及互联结构等常规的器件，或者还可以形成有CMOS图像传感器等，在本申请中所述第一晶圆为制作图像传感器像素(CIS pixel)的芯片，第二晶圆为制作像素数据处理芯片，然后将两片晶圆接合在一起，来形成3D CIS芯片。
其中，所述第一晶圆301上形成有表面材料层302，可选地，所述表面材料层302选用氧化物，例如选用氧化硅。
在所述表面材料层302中形成开口，以露出所述第一晶圆，所述开口的数目以及位置可以根据具体需要进行选择。
其中，形成所述开口的方法包括并不限于以下示例：
在所述第一晶圆301上沉积表面材料层302，其中表面材料层302的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
然后图案化所述表面材料层302，以在所述表面材料层302中形成开口。例如首先在所述表面材料层302上形成图案化的光刻胶层或者有机分布层(Organic distributionlayer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述接合焊盘凹槽的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成接合焊盘凹槽的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述表面材料层302，以形成所述开口。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选C-F蚀刻剂来蚀刻所述表面材料层302，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
然后在所述开口的表面，即露出的所述第一晶圆表面、所述开口的侧壁以及所述表面材料层的表面上形成第一阻挡层和接合材料的种子层。
其中，所述接合材料的种子层使用Cu，如图3B所示。
所述第一阻挡层优选形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。
所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
其中，所述第一阻挡层选用TaN、Ta、TiN、Ti中的一种或多种。
执行步骤二，在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部。
具体地，如图3B所示，在该步骤中首先限定形成所述第一接合材料层和第一焊料层的区域。
例如在该步骤中通过下述方法定义形成所述第一接合材料层和第一焊料层的区域：
在所述接合材料的种子层的表面形成掩膜层304；
图案化所述掩膜层，以形成开口图案，露出所述开口；
对所述种子层进行电化学镀层，以在所述开口中形成接合材料层；
在所述接合材料层上依次形成第二阻挡层和所述第一焊料层。
进一步，所述掩膜层选用光刻胶层，然后对所述光刻胶层进行曝光显影，以露出所述开口，从而用来定义所述第一接合材料层和第一焊料层的区域。
在所述开口中形成第一接合材料层的方法包括：
选用电化学镀铜(ECP)的方法形成所述金属铜，作为优选，在电镀时还可以使用添加剂，所述添加剂为平坦剂(LEVELER)，加速剂(ACCELERATORE)和抑制剂(SUPPRESSOR)。
作为优选，在形成所述金属铜之后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
在该步骤中所述第一接合材料层并非完全填充所述开口，而是填充至所述开口的某一高度，例如填充第一接合材料层至所述开口的中间部位或中间部位以下。
然后在所述第一接合材料层上形成第二阻挡层，其中，第二阻挡层使用Ni、NiV或Ni合金中的一种。
在本申请中所述第二阻挡层使用Ni，所述Ni主要作为Cu与焊料层(solder)之间的阻挡层，阻止焊料层与Cu反应，消耗铜。
进一步，在所述第二阻挡层上方形成第一焊料层305至所述表面材料层的顶部，以使所述第一焊料层的顶部与所述第一焊料层的顶部平齐，如图3B所示。
执行步骤三，去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层。
具体地，如图3C所示，在形成所述第一焊料层之后，先去除所述掩膜层。
然后去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层，如图3D所示。
具体地，去除所述表面材料层表面上的所述第一阻挡层和接合材料的种子层的方法包括：
平坦化所述第一阻挡层和所述接合材料的种子层至所述表面材料层表面，以去除所述第一阻挡层和接合材料的种子层；
或者选用干法全面蚀刻或湿法全面蚀刻去除所述第一阻挡层和接合材料的种子层。
执行步骤四，提供第二晶圆，在所述第二晶圆中形成有第二接合材料层和第二焊料层，将所述第一焊料层和所述第二焊料层通过范德华力共晶键合为一体。
具体地，如图3E所示，在该步骤中所述第二晶圆中所述第二接合焊球的形成方法与第一焊球的形成方法相同，在此不再赘述。
其中所述第二晶圆中接合区域的结构以及制备方法均可以参照步骤一至步骤四进行操作。
在所述接合过程中将所述第一焊料层和所述第二焊料层通过范德华力共晶键合为一体但是通过所述焊料层的设置可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
实施例三
本发明还提供了一种半导体器件，所述半导体器件通过实施例一或实施例二中所述方法制备得到，所述半导体器件包括：
第一晶圆；
依次层叠的第一接合材料层和第一焊料层的叠层，位于所述第一晶圆中；
第二晶圆，与所述第一晶圆相接合。
可选地，所述半导体器件还包括：
依次层叠的第二接合材料层和第二焊料层的叠层，位于所述第二晶圆中；其中，所述第一晶圆和所述第二晶圆通过所述第一焊料层和所述第二焊料层相接合。
可选地，所述第一焊料层为经回流后形成的第一接合焊球；
以及所述半导体器件还包括：
第二接合焊球，位于所述第二晶圆中，其中，所述第一晶圆和所述第二晶圆接合之后所述第一接合焊球和所述第二接合焊球之间形成有间隙。
其中，在所述半导体器件的制备过程中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例四
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例三中的半导体器件，或根据实施例一或实施例二所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一或二所述的半导体器件的制备方法所制得的半导体器件，在所述半导体器件的制备过程中通过在接合区域中形成接合材料层和焊料层(Solder layer)，其中采用焊料层(Solder layer)可以减小接合材料层(例如Cu)表面的粗糙度要求，减少Cu平坦化的要求，降低键合温度和退火温度，通过将焊料层作为接合材料，可以降低键合工艺难度，提高工艺的良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供第一晶圆，在所述第一晶圆的表面形成有具有开口的表面材料层，在所述开口的表面以及所述表面材料层上形成有第一阻挡层和接合材料的种子层；
在所述开口中依次形成第一接合材料层和第一焊料层至所述表面材料层的顶部；
去除所述表面材料层表面上的所述第一阻挡层和所述种子层；
提供第二晶圆并与所述第一晶圆相接合。
2.根据权利要求1所述的方法，其特征在于，在所述第二晶圆中形成有第二接合材料层和第二焊料层，将所述第一焊料层和所述第二焊料层通过范德华力共晶键合为一体。
3.根据权利要求1所述的方法，其特征在于，在去除所述第一阻挡层和所述种子层之后所述方法还包括：
对所述第一焊料层进行回流，以形成第一接合焊球；
提供第二晶圆，在所述第二晶圆中形成有第二接合焊球，将所述第一晶圆和所述第二晶圆热压键合，其中，所述第一接合焊球和所述第二接合焊球之间形成有间隙。
4.根据权利要求1所述的方法，其特征在于，在所述开口中依次形成所述第一接合材料层和所述第一焊料层的方法包括：
在所述接合材料的种子层的表面形成掩膜层；
图案化所述掩膜层，以形成开口图案，露出所述开口；
对所述种子层进行电化学镀层，以在所述开口中形成所述第一接合材料层并部分地填充所述开口；
在所述第一接合材料层上依次形成第二阻挡层和所述第一焊料层。
5.根据权利要求1所述的方法，其特征在于，所述第二晶圆与所述第一晶圆接合之后所述方法还进一步包括执行退火的步骤。
6.根据权利要求5所述的方法，其特征在于，所述退火的温度为200～280℃，时间为3～20分钟。
7.根据权利要求1所述的方法，其特征在于，去除所述表面材料层表面上的所述第一阻挡层和所述种子层的方法包括：
平坦化所述第一阻挡层和所述种子层至所述表面材料层表面，以去除所述第一阻挡层和所述种子层；
或者选用干法全面蚀刻或湿法全面蚀刻去除所述第一阻挡层和所述种子层。
8.根据权利要求1所述的方法，其特征在于，所述第一阻挡层包括TaN、Ta、TiN和Ti中的一种或多种；
所述种子层包括Cu；
所述焊料层包括Sn和Ag的合金；
所述第二阻挡层包括Ni、NiV或Ni的合金中的一种。
9.一种半导体器件，其特征在于，所述半导体器件包括：
第一晶圆；
依次层叠的第一接合材料层和第一焊料层的叠层，位于所述第一晶圆中；
第二晶圆，与所述第一晶圆相接合。
10.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件还包括：
依次层叠的第二接合材料层和第二焊料层的叠层，位于所述第二晶圆中；其中，所述第一晶圆和所述第二晶圆通过所述第一焊料层和所述第二焊料层相接合。
11.根据权利要求9所述的半导体器件，其特征在于，所述第一焊料层为经回流后形成的第一接合焊球；
以及所述半导体器件还包括：
第二接合焊球，位于所述第二晶圆中，其中，所述第一晶圆和所述第二晶圆接合之后所述第一接合焊球和所述第二接合焊球之间形成有间隙。
12.一种电子装置，其特征在于，所述电子装置包括权利要求9至11之一所述的半导体器件。
CN201611063937.9A 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置 Active CN108122933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611063937.9A CN108122933B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611063937.9A CN108122933B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN108122933A true CN108122933A (zh) 2018-06-05
CN108122933B CN108122933B (zh) 2021-04-23

Family

ID=62224984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611063937.9A Active CN108122933B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN108122933B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960009A (zh) * 2023-07-17 2023-10-27 北京大学 一种晶圆键合方法和键合结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084619A2 (en) * 2000-05-04 2001-11-08 Applied Materials, Inc. Method of depositing low stress films
US20030104686A1 (en) * 1999-08-27 2003-06-05 Nec Corporation Semiconductor device and method for manufacturing the same
KR20100109376A (ko) * 2009-03-30 2010-10-08 소니 주식회사 반도체 장치의 제조 방법 및 반도체 장치
CN101924088A (zh) * 2009-06-16 2010-12-22 台湾积体电路制造股份有限公司 一种集成电路结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103227163A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 最小化封装件缺陷的凸块结构设计
CN103258791A (zh) * 2013-05-16 2013-08-21 华进半导体封装先导技术研发中心有限公司 通过制备超细间距微凸点实现金属互连的方法及相应器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030104686A1 (en) * 1999-08-27 2003-06-05 Nec Corporation Semiconductor device and method for manufacturing the same
WO2001084619A2 (en) * 2000-05-04 2001-11-08 Applied Materials, Inc. Method of depositing low stress films
KR20100109376A (ko) * 2009-03-30 2010-10-08 소니 주식회사 반도체 장치의 제조 방법 및 반도체 장치
CN101924088A (zh) * 2009-06-16 2010-12-22 台湾积体电路制造股份有限公司 一种集成电路结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103227163A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 最小化封装件缺陷的凸块结构设计
CN103258791A (zh) * 2013-05-16 2013-08-21 华进半导体封装先导技术研发中心有限公司 通过制备超细间距微凸点实现金属互连的方法及相应器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960009A (zh) * 2023-07-17 2023-10-27 北京大学 一种晶圆键合方法和键合结构
CN116960009B (zh) * 2023-07-17 2024-02-06 北京大学 一种晶圆键合方法和键合结构

Also Published As

Publication number Publication date
CN108122933B (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
US20200161362A1 (en) Semiconductor device and semiconductor-device manufacturing method
JP5964040B2 (ja) 分離トレンチの形成方法
CN104576519B (zh) 三维ic方法和器件
TWI499029B (zh) 用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法
TWI261343B (en) Semiconductor device and method of manufacturing the same
CN100561714C (zh) 形成自钝化互连的方法以及所得到的装置
CN106298694B (zh) 一种半导体器件及其制作方法和电子装置
TW201717315A (zh) 用於成品率改善的使用銅合金的混合鍵
TWI362710B (en) Method for forming metal electrode of system in package
TW200937579A (en) Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
TWI222168B (en) High density raised stud microjoining system and methods of fabricating the same
TW200535978A (en) Method for manufacturing semiconductor device
TW201214622A (en) Method for forming a through-substrate via (TSV)
TW201232680A (en) Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
TW200823964A (en) Stacked structures and methods for fabricating stacked structures and semiconductor devices
CN103946965B (zh) 封装上受控的管芯上焊料集成及其装配方法
US20090057909A1 (en) Under bump metallization structure having a seed layer for electroless nickel deposition
TW200908306A (en) Image sensor package and fabrication method thereof
CN105374774A (zh) 一种半导体器件及其制作方法和电子装置
TW201133708A (en) Vias and conductive routing layers in semiconductor substrates
TWI360872B (zh)
US20150311179A1 (en) Transistor formation using cold welding
TWI254390B (en) Packaging method and structure thereof
CN108122933A (zh) 一种半导体器件及制备方法、电子装置
TW200910557A (en) Under bump metallization structure having a seed layer for electroless nickel deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant