JP2014236062A - 小型化半導体パッケージ - Google Patents

小型化半導体パッケージ Download PDF

Info

Publication number
JP2014236062A
JP2014236062A JP2013115624A JP2013115624A JP2014236062A JP 2014236062 A JP2014236062 A JP 2014236062A JP 2013115624 A JP2013115624 A JP 2013115624A JP 2013115624 A JP2013115624 A JP 2013115624A JP 2014236062 A JP2014236062 A JP 2014236062A
Authority
JP
Japan
Prior art keywords
lid
semiconductor
substrate
sensor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013115624A
Other languages
English (en)
Other versions
JP6365964B2 (ja
Inventor
菱沼 邦之
Kuniyuki Hishinuma
邦之 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2013115624A priority Critical patent/JP6365964B2/ja
Publication of JP2014236062A publication Critical patent/JP2014236062A/ja
Application granted granted Critical
Publication of JP6365964B2 publication Critical patent/JP6365964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】気密空間を有する半導体(センサ)パッケージを小型化するとともに、その気密空間の真空度を長期間維持することである。【解決手段】従来用いられているパッケージ基体(気密容器)を使用せず、センサチップを直接リッドに付着して狭小な気密空間を形成する。リッドに凹部を形成して、凹部側面とセンサチップの側面(スクライブライン面)を接着する。特に、チップ側面を下部広がりの傾斜面に形成し、この傾斜面に合わせてリッド凹部も傾斜面に形成し、これらの斜面同士を合わせて接着する。ゲッター膜は、センサチップの上面側のリッド外側から光を照射する方式の場合(表面照射方式)、窓部以外のリッド内面やセンサチップの表面における受光部以外の領域に積層し、センサチップの裏面側から光を照射する方式の場合(裏面照射方式)は、リッドに窓部はないのでリッド内面の任意の位置に積層することができる。【選択図】図1

Description

本発明は、半導体チップと半導体チップをカバ−するリッド(蓋)とを有する半導体パッケージに関するものであり、特に半導体チップの表面に光センサを有し、半導体チップとリッドとの間に気密空間を有する半導体パッケージの小型化および品質向上に関する。
イメージセンサ、サーモパイル等の受光素子を内蔵した半導体チップ(以下センサチップとも呼ぶ)を搭載した半導体パッケージにおいて、受光部の表面上に空間(空洞やキャビティ(Cavity)とも言う)を有するものがある。たとえば、図6はセンサチップを搭載した半導体パッケージの従来例を示す図である。パッケージ基体(パッケージベース部)84には2段の凹部(下凹部85、上凹部86)が形成され、下凹部85の底部(第1底部)87でパッケージ基体84上にセンサチップ81が接着されており、センサチップ81の電極パッド83は上凹部86の底部(第2底部)88でパッケージ基体84上に形成された接続導体89とワイヤ90により接続している。この接続導体89はパッケージ基体84内に形成されたスルーホール導体91を通じて、パッケージ下面に形成されたパッケージ外部電極92と導通する。上凹部86を囲んでいるパッケージ基体84の枠部93の上面94にリッド(蓋体)95が付着されている。こうしてセンサチップ81は凹部85、86内に収納され、パッケージ基体84およびリッド95で封止されている。センサチップ81の表面側には受光部(センサ部)82が形成され、受光部82に照射された光(赤外線、紫外線、その他の電磁波を含む)により各種センサとして機能する。従って、受光部82はリッド95に面していて、特にリッド95の窓部96は外部から照射される光Pを透過しやすい部材で作製されている。(通常は、リッド95全体は同じ材料(たとえばガラス、石英、シリコンなど)で構成される。)また、センサチップや半導体チップの材料はSiや化合物半導体等である。
センサチップ81の受光部82とリッドとの間は、空間97になっていて、図6に示すように、従来のセンサパッケージ80は、ワイヤ90が形成されるので、比較的広い空間となっている。たとえば、ワイヤ高さはセンサチップ81上に200μm程度必要なので、センサチップ81上の空間97の高さは約300μm以上となる。封止空間97の雰囲気が変化すると光等の外部信号Pが影響されたり、センサ特性や半導体素子特性が変化するので、この封止空間97は、通常真空または不活性ガス(窒素ガス、Arガス等)で封入された状態になっており、封止空間97内の状態が変化しないようになっている。たとえば、封止空間97に水分が存在すると外部温度により封止空間97内で露結が生じたり、湿度が変化したりし、あるいは、パッケージ材料等からのアウトガスにより、外部からの入射光が封止空間97内で吸収や反射されて変化し、センサ特性が変化する可能性がある。また、電極パッド83、ワイヤ90や接続導体89が変質する場合もあり、センサパッケージ80の信頼性に影響を与える。そこで、実装段階でゲッター98を空間97内に配置し、封止後に存在する水分や接着剤やパッケージ基体等から発生するアウトガスを吸着させる。光センサ等の場合には、このゲッター98は、センサへの入力信号である光Pの窓部96からの入射を遮らないように、封止空間97内におけるリッド95の窓部96以外の場所やパッケージ基体84の適当な場所に配置される。(特許文献1)
特開2011−203194
従来のセンサチップを搭載した半導体パッケージ(センサパッケージと呼ぶ場合もある)はワイヤボンディング接続方式を用いた気密空間(封止空間)であるため、チップサイズよりも気密空間がかなり広く小型化に限界があった。気密空間が広いと半導体パッケージに搭載される半導体素子、センサ素子、ICへの影響が大きくなる。あるいは、光等の外部信号が気密空間の影響を受けやすくなる。気密空間が真空または不活性ガス雰囲気である場合、その状態を長期間保持するためには、センサパッケージ内の気密空間内にゲッターを配置する必要がある。センサパッケージ内の気密空間内にゲッターを配置する場合、リッド(蓋体)の内面(気密空間に面する側)にゲッター膜を成膜する手法が一般的に用いられている。従来のセンサパッケージでは気密空間が比較的広いため、ゲッター膜を広い面積に比較的多く積層する必要があるが、ゲッター膜が常に安定したゲッター特性を有するわけではなく不十分となる場合がある。特に光照射等の外部からの入力が必要な光センサチップを収納したセンサパッケージでは、入力信号が通る窓部を確保しなければならないので、リッド内面にゲッター膜を十分広い面積で積層できないという問題がある。リッドの内面以外のパッケージ基体の内面(気密空間側)の適当な場所に積層する方法もあるが、プロセスが複雑でありコストが高くなるという問題がある。
本発明の目的は、気密空間を有する半導体(センサ)パッケージを小型化するとともに、その気密空間の真空度を長期間維持するための方法を提供することである。その目的を達成するために、本発明は、パッケージ基体(気密容器)を使用せず、半導体(センサ)チップを直接リッド(蓋体)に付着して狭小な気密空間を形成する。リッドに凹部を形成して、リッド凹部側面と半導体(センサ)チップの側面(スクライブライン面)を接着する。特に、チップ側面を下部広がりの傾斜面に形成し、この傾斜面に合わせてリッド凹部も傾斜面に形成し、これらの斜面同士を合わせて接着する。ゲッター膜は、半導体(センサ)チップの上面側のリッド外側(上面)から光を照射する方式の場合(表面照射方式)は、窓部以外のリッド内面や半導体(センサ)チップの表面における受光部以外の領域に積層し、半導体(センサ)チップの裏面側(下面)から光を照射する方式の場合(裏面照射方式)は、リッドに窓部は必要がないのでリッド内面全体に積層することができる。
半導体(センサ)チップ裏面に外部電極を形成する場合(いわゆる、貫通配線を形成する場合)は、リッドの凹部側面とチップ側面を接着するだけで良い。リッドの上面に外部電極を形成する場合は、リッドの凹部内面に接続パッドを設けて、その接続パッドに対してリッド内部に貫通(スルーホール)配線を形成し、リッド表面上に形成した外部電極と接続させ、リッドの凹部側面とチップ側面を接着するときに、半導体(センサ)チップ表面に形成された電極パッドとリッド凹部内面の接続パッドを付着する。本発明は、具体的には、以下の特徴を有する。
(1)本発明は、半導体チップの表面上に空間を介してリッドを有し、前記半導体チップおよび前記リッドから構成される半導体パッケージにおいて、前記リッドは裏面側に前記半導体チップを納める(入れ込む)凹部を有し、前記リッド凹部の側面と前記半導体チップの側面を接着して前記リッドに前記半導体チップを固定するとともに、この固定により前記空間は気密空間となっていることを特徴とする半導体パッケージであり、さらに、前記半導体チップ側面は裏面側が広くなるように傾斜し、前記リッド凹部側面も前記半導体チップ側面に対応して前記凹部の底部が広がるように傾斜していることを特徴とする。
(2)本発明は、(1)に加えて、前記接着は、前記半導体チップ側面および/または前記リッド基板凹部側面に接着材を付着させることによる接着か、あるいは前記半導体チップ側面および前記リッド凹部側面が陽極接合による接着である。また、半導体チップの裏面側または前記リッドの表面側に外部機器と接続する外部電極を有することを特徴とし、さらに前記気密空間において、前記リッド裏面にゲッター膜が形成されている。また、前記半導体チップは、前記気密空間における表面側に光センサを有し、前記光センサは表面照射型または裏面照射型であることを特徴とする。
(3)本発明は、半導体チップおよび前記半導体チップをカバーするリッドを有する半導体パッケージであって、複数の半導体チップを含む半導体基板の表面側において、半導体チップおよびこれと隣接する半導体チップの境界に前記半導体チップを(完全に)取り囲むように溝部が形成されており、複数のリッドを含むリッド基板の裏面側において、リッドおよびこれと隣接するリッドの境界に前記リッドを(完全に)取り囲むように突状体が形成されており、前記半導体基板および前記リッド基板は、前記半導体基板の溝部に前記リッド基板の突状体が入り込み、前記半導体基板の溝部側面と前記リッド基板の突状体側面が接着することによって、前記半導体基板と前記リッド基板が貼り合わされるとともに、前記半導体チップ表面と前記リッド裏面との間に気密空間が形成されることを特徴とし、接着された前記半導体基板の溝部および前記リッド基板の突状体(の中央)で切断されることによって形成されることを特徴とする半導体パッケージである。また、一例として、前記半導体基板の凹部はV溝であり、前記リッド基板の突状体の先端部は前記V溝に適合する逆三角形状であることを特徴とする。
(4)本発明は、(3)に加えて、前記接着は、前記半導体基板の溝部側面および/または前記リッド基板の突状体側面に接着材を付着させることによる接着か、あるいは前記半導体基板の溝部側面および前記リッド基板の突状体側面が陽極接合による接着であることを特徴とする。また、外部機器と接続する半導体パッケージの外部電極は、リッド基板表面に形成されているか、または半導体基板裏面に形成されている。また、前記気密空間において、前記リッド裏面にゲッター膜が形成されている。さらに、前記半導体チップは、表面側に光センサを有し、前記光センサは表面照射型または裏面照射型であることを特徴とする。
本発明の半導体パッケージは、リッドおよび半導体チップから構成され、従来のようなパッケージ基体(気密容器)を用いないので、幅も高さも小さくなり、パッケージサイズを小型化でき、チップサイズに近いパッケージとなる。また、リッドに凹部を形成し、その凹部内に半導体チップを納めるので、パッケージの高さもさらに小さくなる。同時に、気密空間の体積(容積)が非常に小さくなるので、気密空間内に形成するゲッター膜の面積や量を少なくできる。すなわち、ゲッター膜は気密空間内に残留する水分やパッケージ構成材料から発生するアウトガスを吸収して除去するが、本発明の半導体パッケージの気密空間は特に高さが小さくなっており、気密空間の単位体積あたりのゲッター膜の面積または量が増大するので、効果的に気密空間内のアウトガスや水分等を除去できる。光センサチップが裏面照射方式の場合は、気密空間におおけるリッド下面の広い面積にゲッター膜を形成できるので、気密空間の真空度や不活性雰囲気の状態を長期間維持でき、光センサの性能および品質を向上できる。パッケージ基体を用いないので、材料コストも大幅に低減できる。また、本発明の半導体パッケージは、ウエハレベルでも作製できるので、さらに小さくできるとともに、工程が簡略化でき大量に一度に作製できるので、半導体パッケージのコストをさらに大幅に下げることができる。さらに、半導体パッケージが小型化できるので、実装する側も小型化でき、本発明の半導体パッケージを用いる機器の小型化を実現できる。
図1は、本発明の表面照射方式の小型化センサパッケージの構造を示す図である。 図2は、本発明の裏面照射方式の小型化センサパッケージの構造を示す図である。 図3は、センサチップに貫通配線および再配線外部電極を設けた表面照射型センサパッケージを示す図である。 図4は、センサチップに貫通配線および再配線外部電極を設けた裏面照射型センサパッケージを示す図である。 図5は、ウエハレベルで作製した裏面照射型のセンサパッケージを示す図である。 図16は、センサチップを搭載した半導体パッケージの従来例を示す図である。
図1は、本発明の小型化センサパッケージの構造を示す図である。本発明のセンサパッケージは、パッケージ基体を使用せず、リッドとセンサーチップから構成される。センサチップ11の構成は、従来のセンサチップと同じであり、受光部(センサー部)12およびセンサチップ外部と電気的接続をする電極パッド13を有する。本発明のセンサチップの側面14は、図1に示すように下面(裏面)幅が上面(表面、センサ素子形成面)幅に比較し同じサイズか広い傾斜面(垂直面も含む)となっている。すなわち、傾斜角α(0度<α≦90度)でセンサチップ側面(すなわち、スクライブライン)が形成される。(α=90度の場合は垂直側面であるが、)この傾斜したセンサチップ側面は、多数のセンサを形成したウエハをたとえば傾斜したダイシング刃(ダイシングブレード)で切断して形成でき、あるいは、センサチップ領域をマスキングしてエッチング(ウエットエッチングまたはドライエッチング)により形成できる。たとえば、KOH等のアルカリ溶液で(100)シリコンウエハをエッチングすると、表面に対して54.74度の角度をもった(111)面が現れ、傾斜面を形成できる。
リッド(蓋)15の裏面には、凹部19が形成されている。この凹部19の大きさはセンサチップ11が入り込んで納まる(適合、嵌合する)大きさであり、凹部19におけるリッド15の側面21は下部が広がった傾斜面(垂直面も含む)となっている。すなわち、傾斜角β(90度≦β<180度)で凹部側面が形成される。この傾斜面は、たとえば凹部領域以外をマスキングして、エッチング(ウエットエッチングまたはドライエッチング)により形成できる。あるいはたとえば傾斜したダイシング刃(ダイシングブレード)を用いて、リッド15を部分的に研削して作製できる。
次に、図1(b)に示すように、センサチップ11をリッド15の凹部19へ入れて、センサチップ11の側面14とリッド15の凹部19の側面21を合わせて接合部24で接着する。従って、センサチップ11の側面14とリッド15の凹部19の側面21の関係は、ほぼα+β=180度となる。センサチップ11とリッド15との接着は、接着剤を用いた接着法、陽極接合法、高温融着法、常温接合法などを用いることができる。たとえば、センサチップ11がシリコン基板で、リッド15がガラス基板の場合、陽極接合法により静電的結合が可能である。接着剤を用いた接着法では、センサチップ11の側面14、および/またはリッド15の凹部19の側面21に接着剤を付着させて、センサチップ11の側面14とリッド15の凹部19の側面21とを合わせた後に所定の熱処理を行ない接着できる。センサチップ11とリッド15の合わせ込みは、たとえばフリップチップボンダを用いて行なうことができる。
リッド15には、上面(表面)に外部機器と接続するパッケージ外部電極18、凹部19の上面(すなわち、リッド15の下面(裏面))にセンサチップ11の電極パッドと接続する突出電極16、およびパッケージ外部電極18と突出電極16を導通させるスルーホール導体17が形成されている。図1(b)に示すように、センサチップ11とリッド15を合わせ込んだときに、センサチップ11の電極パッド13とリッド15の突出電極16も接着し、その後の熱処理等により電気的に導通可能となる。図1では、リッド15の突出電極16を突出させているが、センサチップ11の電極パッド13を突出させても良い。あるいはそれらの両方を突出させても良い。突出電極は、たとえばバンプであり、メッキ法やバンプワイヤボンディング法、あるいは導電体膜を積層しエッチングする方法により形成することができる。尚、α=90度のときセンサチップ11の側面14は垂直側面になり、これに接合するリッド15の凹部側側面21も垂直側面(β=90度)となるが、このときも側面同士での接合で本発明のセンサパッケージを作製できる。尚、側面を傾斜させる方がセンサチップ11とリッド15の合わせが容易であるから、側面同士での接合が容易となる。ただし、αが40度以下になるとセンサチップのサイズの増分がチップ厚み以上に大きくなるので好ましくない。
図1(b)に示すように、センサチップ11とリッド15を接合すると、センサチップ11とリッド15の間に空間22ができるが、この空間22はセンサチップ11とリッド15の接合領域24により取り囲まれているので、完全な気密空間となる。この気密空間22は、高さが突出電極16の高さと同程度で、面積がセンサチップ11の面積と同程度となるので、従来の気密空間(図6における97)と比較するとかなり小さくなる。たとえば、突出電極16の高さは10μm〜100μmであるから、図6に示す気密空間97の高さ(約300μm以上)と比較するとかなり小さい。従来型パッケージでは、気密空間97の面積もセンサチップ81の面積よりもかなり大きくなる(少なくともワイヤボンディング領域分は広くなる)ので、本発明のセンサパッケージの気密空間22の体積も従来パッケージの気密空間97の体積よりもかなり大きくなる。
センサチップ11とリッド15の接合プロセスを真空または低圧(1気圧以下)中で行なえば気密空間22は真空または低圧状態となり、窒素ガスやArガス雰囲気中で行なえば不活性ガス状態となる。しかし、センサチップ11とリッド15の接合プロセス中やプロセス後の熱処理などでアウトガスが発生したり、水分や残留ガスが気密空間22内に侵入する可能性もある。それらのガスを吸着して気密空間22内の真空状態や不活性ガス雰囲気状態を維持するために、ゲッター膜をリッド15の凹部19内またはセンサチップ11の表面にあらかじめ形成しておくことが望ましい。あるいは、センサチップ11のセンサ部(受光部)に影響を与えない場所にゲッター膜を形成しても良い。ゲッター膜として、チタン、シルコニウム、バナジウム、鉄、またはこれらの合金や混合物が用いられ、蒸着法やスパッター法で形成する。
本発明を適用できるセンサの一例は、光等の外部信号Pがリッドまたはセンサチップを通過してセンサチップに搭載されたセンサ(たとえば、受光部)に到達してセンサの特性を変化させる類のものである。たとえば、図1(c)に示すようなサーモパイル(アレイ)センサ(センサチップ表面に溝1が形成され、その溝上にサーモパイル2が形成されている)、その他の赤外線検知センサ、各種温度センサ、イメージセンサ、フォトダイオード、各種光(紫外線、X線、可視光等)センサ、音波センサ等が挙げられる。
図1に示す表面照射方式のセンサパッケージでは、図1(b)に示すように、光等の外部信号Pがリッド15の窓部23を通過して気密空間22を通ってセンサチップ11の受光部12に入射するので、その外部信号を遮蔽しないように、ゲッター20は受光部領域12の外側(たとえば、リッド15の周辺)に配置しなければならない。本発明のセンサパッケージでは、気密空間は非常に小さいので、図1(b)に示すようにゲッター膜領域の面積が少なくても対応できる。しかし、もっと長期間の信頼性を保証するにはゲッター膜領域の面積をもっと増大した方が良い。
そこで、光等の外部信号Pがセンサチップ11の下面から照射する、所謂裏面照射型にすれば、図2に示すように、センサチップ11の受光部12の直上全面などリッド15の下面の広い領域(任意の位置)にゲッター膜25を形成できる。従って、ゲッター能力として十分な量を確保できるので、気密空間22の真空度または不活性ガス雰囲気の純度を維持でき、より長期間の信頼性を確保できる。センサチップ11が光等の外部信号Pを十分な量透過できる材料であれば、裏面照射が可能となる。裏面照射する光Pが遠赤外線(波長4μm〜1mm)の場合、センサチップ11がシリコン半導体であれば遠赤外線の吸収率はほぼ0と考えて良いので、本発明のセンサパッケージでは裏面照射が良い。また裏面照射型の場合、リッド15の材料について光等の外部信号Pが充分透過可能か否かを考慮する必要がないので、ガラス、石英、各種セラミック、各種絶縁体基板、シリコン等の半導体基板、あるいは金属板等を使用することができる。
尚、裏面照射型の場合、センサチップの裏面側が窓部となり、リッド側には窓部は必要ない。裏面照射型のセンサチップ11において、光等の外部信号Pがセンサチップ11によってある程度吸収される場合は、センサチップ11の裏面から受光部12までの距離が長い(センサチップ11が厚い)と光等の外部信号Pが受光部12まで充分に届かない場合がある。(たとえば、紫外線、可視光、近赤外線などの場合)そのような場合は、図2(b)に示すように、センサチップ11とリッド15を接合した後に、センサパッケージの裏側(すなわち、センサチップ11の裏面)からバックグランドまたはCMP(機械的化学的研磨)によりセンサチップ11を薄くして(たとえば、破線Bで示す位置まで)、受光部12とセンサチップ11の裏面との距離を短くしても良い。尚、センサチップ11のセンサ部(受光部)に影響を与えない場所にゲッター膜を形成することもできる。
図3は、センサチップに貫通配線および再配線外部電極を設けた表面照射型センサパッケージを示す図である。センサチップ11内に貫通配線31およびセンサチップ11の裏面に外部機器と接続する再配線した外部電極30が形成されている。センサチップ11の表面側にあるパッド電極13は貫通配線31を通して外部電極30に接続する。リッド15には配線・電極は存在しないので、光等Pがリッド15の表面から照射しても、リッド15には配線等の光等Pを遮蔽するものがない。従って、光等Pがセンサチップ11の受光部12へ入射することを妨げなければ、リッド15の凹部19側の裏面にゲッター膜26を形成でき、図1に示すようなリッド15に配線・電極がある場合に比べるとゲッター膜の占有面積がかなり広くなる。その結果、気密空間22の真空または不活性雰囲気を長期間維持することができる。尚、センサチップ11のセンサ部(受光部)に影響を与えない場所にゲッター膜を形成することもできる。
図4は、センサチップに貫通配線および再配線外部電極を設けた裏面照射型センサパッケージを示す図である。センサチップ11に貫通配線および再配線外部電極が存在することは図3に示す場合と同様である。リッド15には配線・電極は存在しないし、光等の外部信号Pはセンサチップ11の裏面から照射されるので、リッド15の凹部19側の裏面全体にゲッター膜27を形成でき、図2に示すようなリッド15に配線・電極がある場合に比べるとゲッター膜の占有面積がかなり広くなる。その結果、気密空間22の真空または不活性雰囲気をかなりの長期間維持することができる。尚、センサチップ11のセンサ部(受光部)に影響を与えない場所にゲッター膜を形成することもできる。
本発明のセンサパッケージはウエハレベルでも作製することができる。図5は裏面照射型のセンサパッケージをウエハレベルで作製した状態を示す図である。センサ基板(ウエハ)51上に多数のセンサ受光部52およびパッド電極53が形成されている。すなわち、センサ基板(ウエハ)51に多数のセンサチップが形成されている。センサチップの境界に溝部(図5では断面がV字溝、または逆三角形状の溝部)54が形成され、個々のセンサチップの周囲を凹部54のラインがひと繋ぎで囲んでいる。この溝部54は、エッチング(ウエットまたはドライ)、レーザー、ダイシング等で形成できる。
一方、センサ基板51と同程度のサイズで、センサ基板51と貼り合わせるリッド基板55において、センサチップと同程度の面積のリッド(ここでは、リッドチップと呼ぶ方が分かりやすい)が多数形成されている。リッド基板55の裏面において、センサ基板51とリッド基板55を貼り合わせたときに、センサ基板51上に形成された溝部54に入り込み、適合する(または嵌合等する)ように、突状体61が形成されている。(図5では、断面が逆三角形状の突起)従って、リッド基板55の裏面において、突状体61は、隣接するリッド(チップ)の境界にあり、枠状に各リッド(チップ)をひと繋ぎで囲んでおり、その内側に凹部59を形成する。各凹部59においてリッド基板55の裏面に突出電極56が形成され、またリッド基板55の表面(上面)には外部電極58が形成され、これらの突出電極56と外部電極58を接続するスルーホール配線57がリッド基板55の内部に形成されている。突状体61は、フォトリソ法およびエッチング法(ドライまたはウエット)により形成することができる。
図5(a)に示す、それぞれのセンサ基板51およびリッド基板55をウエハレベルで合わせて、図5(b)に示すようにセンサ基板51の溝部54へリッド基板55の突状体61を入れて合わせて(嵌合等させて)接着する。接着すると、センサチップ51のパッド電極53はリッド基板55の突出電極56と接合し接続する。この結果、センサ基板51の受光部52の出力信号をリッド基板55の外部電極58から読みだすことができる。センサ基板51の溝部54へリッド基板55の突状体61の接着は、図1〜図4で示した場合と同様に、接着剤を用いた接着法、陽極接合法、高温融着法、常温接合法などを用いることができる。たとえば、センサ基板51がシリコン基板で、リッド基板55がガラス基板の場合、陽極接合法により静電接合が可能である。接着剤を用いた接着法では、センサ基板51の溝部54の側面(底面がある場合は底面も)、および/またはリッド基板55の突状体61の側面(底面がある場合は底面も)に接着剤を付着させて、センサ基板51の溝部54の側面(底面がある場合は底面も)とリッド55の突状態61の側面(底面がある場合は底面も)とを合わせた後に所定の熱処理を行ない接着できる。センサ基板51とリッド基板55の合わせ込みは、たとえば貼り合わせ基板装置を用いて行なうことができる。
センサ基板51とリッド基板55の接合後にセンサ基板51上の受光部(センサ部)52とリッド基板55の底面との間に気密空間62が形成される。気密空間62は、センサ基板51の表面(上面)、リッド基板55の裏面(下面)、および接合した溝部54と突状体61により囲まれた密閉空間である。気密空間62の雰囲気はセンサ基板51とリッド基板55を接合するときの雰囲気でほぼ決定されて、真空中(または低圧)で接合処理をすれば気密空間62は真空(または低圧)になり、不活性ガス中で接合処理をすれば気密空間62は不活性ガス雰囲気となる。気密空間62の高さは、接合時の熱処理や接合時の押圧力により多少変化するが、突出電極56の高さと同程度となる。パッド電極53が突出または窪んでいるときは、その分も考慮した高さとなる。いずれにしても気密空間62の高さは、たとえば100μm以下を実現できるので、気密空間62の容積は非常に小さくなる。
図5に示すセンサパッケージは裏面照射型であるから、基板51の受光部52と対面するリッド基板55の下面領域のかなり広い面積にゲッター膜60を形成することができ、気密空間62も非常に狭い空間なので、広い領域のゲッター膜60により、気密空間62の真空や不活性雰囲気の状態を長期間維持することができる。この後でバックグラインドまたはCMP(機械化学的研磨)等によって、たとえばラインB(溝部54にかかるレベル)までセンサ基板51を裏面側から研削することによって、センサ基板51を薄くすることもできる。たとえば、センサ基板51が厚すぎて光等の外部信号Pが透過しにくく感度が低い場合には、センサ基板51を薄くすることによって外部信号Pが受光部52まで到達しやすくなり感度が向上する。尚、ゲッター膜はセンサ基板51側のセンサ特性に影響を与えない場所に形成することもできる。
このようにして、多数のセンサパッケージを搭載した複合(接合)基板65が形成される。この後、溝部54(従って、突状体61)の中心付近(ラインS)でダイシングすることによって、個片のセンサパッケージ64を多数作製できる。ウエハレベルで作製できるので、工程も短くセンサパッケージのコストを大幅に低減することが可能となる。図5に示す個片化したセンサパッケージ64は、図2に示すものと基本的に同じものである。図5に示す方法と同様に、図1、図3、図4に示すような表面照射型または裏面照射型のセンサパッケージもウエハレベルで簡単なプロセスで非常に安価に作製することができる。溝部54の形状は種々作製することができ、図5に示した形状以外に、断面が直方体形状や台形形状の溝もエッチング法、レーザー法、ダイシング等で作製できる。また、突状体61の形状もこれらの形状に合わせて接合しやすい形状(たとえば、断面が直方体形状や逆台形形状)を作製すれば良い。これらの突状体61の形状もエッチング法、レーザー法、ダイシング等で作製できる。
以上説明した様に、本発明は、チップの表面上に空間を介してリッド(蓋)を有し、チップおよびリッドから構成されるパッケージに関するものであるから、チップが必ずしもセンサチップでなくとも良く、センサチップ以外の半導体チップやセンサを一部に搭載した半導体チップでも良い。あるいは、チップが半導体をベースとしない絶縁体や導電体ベースのチップでも本発明を使用することができる。ただし、この種のパッケージを使用する製品はセンサチップ、特に半導体基板上に形成したセンサ(センサを一部とする場合も含む)である半導体センサチップが最も多い。たとえば、駆動部を要するため気密空間が必要なセンサチップ(たとえば、加速度センサ、ジャイロセンサ)でも本発明の半導体パッケージを使用できる。
尚、明細書の各部分に記載し説明した内容を記載しなかった他の部分においても矛盾なく適用できることに関しては、当該他の部分に当該内容を適用できることは言うまでもない。さらに、上記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施でき、本発明の権利範囲が上記実施形態に限定されないことも言うまでもない。
本発明は、チップの表面上に空間を介してリッド(蓋)を有し、チップおよびリッドから構成されるパッケージに適用することができる。
1・・・溝、2・・・サーモパイル、11・・・センサチップ、12・・・受光部、
13・・・パッド電極、14・・・チップ側面、15・・・リッド(蓋)、
16・・・突出電極、17・・・スルーホール配線、18・・・外部電極、
19・・・凹部、20・・・ゲッター膜、21・・・リッド凹部側面、
22・・・気密空間、23・・・窓部、24・・・接合部

Claims (14)

  1. 半導体チップの表面上に空間を介してリッドを有し、前記半導体チップおよび前記リッドから構成される半導体パッケージにおいて、前記リッドは裏面側に前記半導体チップを納める凹部を有し、前記リッド凹部の側面と前記半導体チップの側面を接着して前記リッドに前記半導体チップを固定するとともに、この固定により前記空間は気密空間となっていることを特徴とする半導体パッケージ。
  2. 前記半導体チップ側面は裏面側が広くなるように傾斜し、前記リッド凹部側面も前記半導体チップ側面に対応して前記凹部の底部が広がるように傾斜していることを特徴とする、請求項1に記載の半導体パッケージ。
  3. 前記接着は、前記半導体チップ側面および/または前記リッド基板凹部側面に接着材を付着させることによる接着か、あるいは前記半導体チップ側面および前記リッド凹部側面が陽極接合による接着であることを特徴とする、請求項1または2に記載の半導体パッケージ。
  4. 半導体チップの裏面側または前記リッドの表面側に外部機器と接続する外部電極を有することを特徴とする、請求項1〜3のいずれか1項に記載の半導体パッケージ。
  5. 前記気密空間において、前記リッド裏面にゲッター膜が形成されていることを特徴とする、請求項1〜4のいずれか1項に記載の半導体パッケージ。
  6. 前記半導体チップは、前記気密空間における表面側に光センサを有することを特徴とする、請求項1〜5のいずれか1項に記載の半導体パッケージ。
  7. 前記光センサは表面照射型または裏面照射型であることを特徴とする、請求項6に記載の半導体パッケージ。
  8. 半導体チップおよび前記半導体チップをカバーするリッドを有する半導体パッケージであって、
    複数の半導体チップを含む半導体基板の表面側において、半導体チップおよびこれと隣接する半導体チップの境界に前記半導体チップを取り囲むように溝部が形成されており、
    複数のリッドを含むリッド基板の裏面側において、リッドおよびこれと隣接するリッドの境界に前記リッドを取り囲むように突状体が形成されており、
    前記半導体基板および前記リッド基板は、前記半導体基板の溝部に前記リッド基板の突状体が入り込み、前記半導体基板の溝部側面と前記リッド基板の突状体側面が接着することによって、前記半導体基板と前記リッド基板が貼り合わされるとともに、
    前記半導体チップ表面と前記リッド裏面との間に気密空間が形成されることを特徴とし、
    接着された前記半導体基板の溝部および前記リッド基板の突状体で切断されることによって形成されることを特徴とする半導体パッケージ。
  9. 前記半導体基板の凹部はV溝であり、前記リッド基板の突状体の先端部は前記V溝に適合する逆三角形状であることを特徴とする、請求項8に記載の半導体パッケージ。
  10. 前記接着は、前記半導体基板の溝部側面および/または前記リッド基板の突状体側面に接着材を付着させることによる接着か、あるいは前記半導体基板の溝部側面および前記リッド基板の突状体側面が陽極接合による接着であることを特徴とする、請求項8または9に記載の半導体パッケージ。
  11. 外部機器と接続する半導体パッケージの外部電極は、リッド基板表面に形成されているか、または半導体基板裏面に形成されていることを特徴とする、請求項8〜10のいずれか1項に記載の半導体パッケージ。
  12. 前記気密空間において、前記リッド裏面にゲッター膜が形成されていることを特徴とする、請求項8〜11のいずれか1項に記載の半導体パッケージ。
  13. 前記半導体チップは、表面側に光センサを有することを特徴とする、請求項8〜12のいずれか1項に記載の半導体パッケージ。
  14. 前記光センサは表面照射型または裏面照射型であることを特徴とする、請求項13に記載の半導体パッケージ。
JP2013115624A 2013-05-31 2013-05-31 小型化半導体パッケージ Active JP6365964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013115624A JP6365964B2 (ja) 2013-05-31 2013-05-31 小型化半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115624A JP6365964B2 (ja) 2013-05-31 2013-05-31 小型化半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2014236062A true JP2014236062A (ja) 2014-12-15
JP6365964B2 JP6365964B2 (ja) 2018-08-01

Family

ID=52138565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115624A Active JP6365964B2 (ja) 2013-05-31 2013-05-31 小型化半導体パッケージ

Country Status (1)

Country Link
JP (1) JP6365964B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316844A (zh) * 2017-06-22 2017-11-03 江苏物联网研究发展中心 用于晶圆级真空封装吸气剂的电激活封帽结构
JP2019174224A (ja) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 赤外線センサ及び赤外線センサの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103955A (ja) * 1988-10-12 1990-04-17 Nec Corp 半導体装置用パッケージ
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP2007537040A (ja) * 2004-05-13 2007-12-20 ハネウェル・インターナショナル・インコーポレーテッド 真空パッケージ用のゲッターの付着
JP2010177435A (ja) * 2009-01-29 2010-08-12 Yokogawa Electric Corp 赤外線光源
WO2011027762A1 (ja) * 2009-09-01 2011-03-10 国立大学法人東北大学 配線接続方法と機能デバイス
JP2011171696A (ja) * 2010-01-23 2011-09-01 Kyocera Corp 電子装置およびその製造方法
JP2012088286A (ja) * 2010-10-22 2012-05-10 Toyota Motor Corp 半導体センサ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103955A (ja) * 1988-10-12 1990-04-17 Nec Corp 半導体装置用パッケージ
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP2007537040A (ja) * 2004-05-13 2007-12-20 ハネウェル・インターナショナル・インコーポレーテッド 真空パッケージ用のゲッターの付着
JP2010177435A (ja) * 2009-01-29 2010-08-12 Yokogawa Electric Corp 赤外線光源
WO2011027762A1 (ja) * 2009-09-01 2011-03-10 国立大学法人東北大学 配線接続方法と機能デバイス
JP2011171696A (ja) * 2010-01-23 2011-09-01 Kyocera Corp 電子装置およびその製造方法
JP2012088286A (ja) * 2010-10-22 2012-05-10 Toyota Motor Corp 半導体センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316844A (zh) * 2017-06-22 2017-11-03 江苏物联网研究发展中心 用于晶圆级真空封装吸气剂的电激活封帽结构
CN107316844B (zh) * 2017-06-22 2019-05-31 江苏物联网研究发展中心 用于晶圆级真空封装吸气剂的电激活封帽结构
JP2019174224A (ja) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 赤外線センサ及び赤外線センサの製造方法
JP7002390B2 (ja) 2018-03-28 2022-01-20 セイコーインスツル株式会社 赤外線センサ及び赤外線センサの製造方法

Also Published As

Publication number Publication date
JP6365964B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6083573B2 (ja) 赤外線センサ
US9543735B2 (en) Optoelectronic packages having through-channels for routing and vacuum
US8471289B2 (en) Semiconductor laser device, optical pickup device and semiconductor device
US20060176539A1 (en) Optical scanner package and method of manufacturing the same
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
US20090294789A1 (en) Light emitting device and method of manufacturing light emitting device
WO2011129307A1 (ja) 赤外線センサの製造方法
WO2006073085A1 (ja) 固体撮像装置及びその製造方法
US8785839B2 (en) Optical sensor and method of manufacturing the optical sensor
JP5645245B2 (ja) 赤外線センサモジュール
US20110203378A1 (en) Integrated optical and acoustic transducer device
US10078007B2 (en) Infrared sensor
JP6365964B2 (ja) 小型化半導体パッケージ
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
JP2011174763A (ja) 赤外線検出器
JP2008066521A (ja) パッケージ型電子部品及びパッケージ型電子部品の製造方法
JP2006267154A (ja) 光デバイス及び光監視用デバイス
JP2006128514A (ja) 光半導体装置およびそれを用いた光モジュール
JP4619553B2 (ja) 半導体装置
JP6471959B2 (ja) 赤外線応用装置
US11988561B2 (en) Method for producing a thermal infrared sensor array in a vacuum-filled wafer-level housing
US11686667B2 (en) Photoacoustic sensors and associated production methods
CN218896222U (zh) 气密封装盒、光器件和光模块
WO2024080297A1 (ja) 光検出器
JP2018084439A (ja) パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180622

R150 Certificate of patent or registration of utility model

Ref document number: 6365964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250