JP2005150723A - フォトダイオード及びその製造方法 - Google Patents

Abstract

【課題】フォトダイオード及びその製造方法を提供する。
【解決手段】基板に第１導電型埋没層１０５、第１導電型第１エピタキシャル層１１０、及び第２導電型第２エピタキシャル層１１５を順次形成した後、埋没層１０５を露出させるトレンチを形成し、かつトレンチ内に第１導電型導電性プラグ１３５ａを形成した後、導電性プラグ１３５ａの上面に接する第１電極１５５を形成し、第２エピタキシャル層１１５の上面に第２電極１６０を形成するフォトダイオードの製造方法。
【選択図】図７

Description

本発明は、入射光を電気信号に変換するフォトダイオード（以下、ＰＤ）に係り、より具体的には、直列抵抗が減少したＰＤ及びその製造方法に関する。

半導体素子で光学素子として用いられるＰＤは、光を受けて電気信号（電流あるいは電圧）に変換する。ＰＤを製作する方法は、ＰＮ接合を活用する方法、ＰＩＮ（Ｐ型電極−真性エピタキシャル層−Ｎ^＋型層−Ｐ型基板）タイプ、ＮＩＰ（Ｎ型電極−真性エピタキシャル層−Ｐ^＋型層−Ｐ型基板）タイプで製作する方法、及びＡＰＤ（Ａｖａｌａｎｃｈｅ Ｂｒｅａｋｄｏｗｎ ＰＤ）を利用する方法などがあり、最近では主にＮＩＰやＰＩＮ構造を製作している。

ＮＩＰやＰＩＮ構造のＰＤは、例えばＣＤ−ＲＯＭ、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ／ＲＷなどの光ピックアップに使われ、ディスクからのデータの読出し、及び／または、ディスクへのデータの保存に用いられる。そして、ＮＩＰやＰＩＮ構造のＰＤは、サーボに信号を伝達するインタフェースの役割もする。

図１は、従来技術を利用したＮＩＰ構造のＰＤを示す。図１に示したＰＤは普通次のような方法で製造される。まず、Ｐ型基板１にＰ^＋型埋没層２を形成する工程を進行した後、Ｐ⁻型エピタキシャル層３を形成する。次に、Ｐ^＋型第１分離拡散領域４を形成する。そして、Ｎ型エピタキシャル層７を形成した後、第１分離拡散領域４と重畳するようにＰ^＋型第２分離拡散領域８を形成する。ここで、第１及び第２分離拡散領域４，８の形成工程はイオン注入及び熱拡散工程からなる。続いて、カソード抵抗を減少させるためにＮ^＋型層１３を形成する。分割ＰＤを形成するためのＰ^＋型層８’を形成した後、カソード１４とアノード１５を形成する。

ＰＤの性能は光効率と周波数特性で評価でき、このような性能を向上させるための研究及び開発が進められている。例えば、特許文献１は従来のＰＤでＰＩＮダイオードとバイポーラトランジスタを同一ＩＣチップ上に具現する場合に、遮断周波数特性が悪くなる問題点を改善するための技術を開示している。ところが、一般的にＰＤの製作に必要な主要工程であるイオン注入や熱拡散技術の制限要素によって、性能向上に符合する特性の確保に限界がある。

一つの例として、ＰＤの性能向上が要求されるにつれて、周波数特性を決定する直列抵抗を最小化する必要がある。図１で、直列抵抗は埋没層２と第１及び第２分離拡散領域４，８との直列抵抗で決定される。直列抵抗を減少させるため、従来は、第１分離拡散領域４と第２分離拡散領域８とは、深い接合あるいは浅い接合を形成している。しかし、イオン注入や熱拡散技術を利用して抵抗を減少させることは限界に到達しており、ＰＤ性能の向上に影響を及ぼす。

例えば、高ドーズ量のイオン注入を適用する場合、下部に不純物を拡散させるためには十分な熱拡散工程が必要となるので、それにより水平方向に面積が増える短所がある。また、高エネルギーで高ドーズ量のイオン注入を適用する場合、下部に不純物をドーピングするのが難しくて抵抗減少に限界があるだけでなく、高エネルギーの適用による水平方向への拡散も避けられないので、やはり面積の側面で不利な結果をもたらす。
大韓民国特許出願公開第２００２−０４３８４２号明細書

本発明が解決しようとする技術的課題は、電極端子（アノード及び／またはカソード）の形成時に引き起こされる抵抗問題を改善することによって、ＰＤの周波数特性を改善できるＰＤ製造方法を提供するところにある。

本発明が解決しようとする他の技術的課題は、直列抵抗が減少されたＰＤを提供するところにある。

前記技術的課題を達成するための本発明によるＰＤ製造方法では、基板に第１導電型埋没層、第１導電型第１エピタキシャル層、及び第２導電型第２エピタキシャル層を順次形成した後、前記第２及び第１エピタキシャル層をエッチングして前記埋没層を露出させるトレンチを形成する。前記トレンチ内に第１導電型導電性プラグを形成した後、前記導電性プラグの上面に接する第１電極を形成する。前記第２エピタキシャル層の上面に第２電極を形成する。

前記導電性プラグを形成する段階は、前記トレンチを完全に埋め込む導電層を形成した後、前記第２エピタキシャル層が露出されるように前記導電層に対してエッチバックを実施する段階を含むことが望ましい。ここで、前記導電層はＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ：ホウ珪酸ガラス）やＰＳＧ（Ｐｈｏｓｐｈｏｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ：リン珪酸ガラス）またはＮ^＋／Ｐ^＋型ドープトポリシリコン（ドープされたポリシリコン）を利用することが望ましい。この時、前記導電層のドーパント濃度は１×１０^２０ないし１×１０^２１ イオン／ｃｍ^３程度に高くできる。

前記他の技術的課題を達成するための本発明によるＰＤは、基板上に順次形成された第１導電型埋没層、第１導電型第１エピタキシャル層、及び第２導電型第２エピタキシャル層を含む。前記第２及び第１エピタキシャル層を貫通して前記埋没層に接するように埋め込まれた第１導電型導電性プラグが形成されている。前記導電性プラグの上面には第１電極が、前記第２エピタキシャル層の上面には第２電極が形成されている。

本発明によるＰＤは、前記導電性プラグを取り囲む熱酸化膜をさらに含みうる。前記導電性プラグは上面が平坦なものでもあり、前記第２電極と前記第２エピタキシャル層間には第２導電型高濃度注入層がさらに含まれうる。そして、前記第２導電型高濃度注入層は複数形成され、前記複数の第２導電型高濃度注入層を隔てる第１導電型高濃度注入層をさらに含みうる。

本発明ではエピタキシャル層に導電層を埋め込んで導電性プラグを形成した後、アノード（ＮＩＰ構造の場合）またはカソード（ＰＩＮ構造の場合）端子に連結する。導電層としては抵抗減少効果が十分な程度でドーピングできるドープトポリシリコン、またはＢＳＧ、ＰＳＧのような伝導性酸化膜を用いる。その結果、導電性プラグの抵抗を十分に減少させられるので、電極端子との直列抵抗を減少させられる。したがって、ＰＤの周波数特性を向上させられる。

そして、イオン注入及び接合拡散工程が省かれるので、既存工程で熱拡散時に接合領域が拡大されて高集積化を阻害した要因が除去され、高集積化に有利に適用しうる。したがって、必要とする素子の性能は維持／向上しつつも素子のパッキング密度（記録密度）を増加させられる。

以下、添付した図面を参照して本発明の望ましい実施の形態を説明する。しかし、本発明の実施の形態は様々な他の形態に変形でき、本発明の範囲が後述する実施の形態によって限定されるものであると解釈されてはならない。本発明の実施の形態は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状はより明確な説明を強調するために誇張されたものであり、図面上の同じ符号で表示された要素は同じ要素を意味する。

本発明の実施の形態ではＮＩＰ構造のＰＤを製造する場合について説明する。そして、本発明の実施の形態ではアノードが共通されるアノードコモンタイプの分割ＰＤについて説明する。しかし、本発明の実施の形態により、当業者であれば本発明の詳細な説明で説明する導電型と逆の導電型を導入してＰＩＮ構造のＰＤを実施できる。そして、本発明の方法によって製造したＰＤを含む基板上にＰＤからの電気信号を処理するための集積回路をさらに集積して光ピックアップ素子を製造することもできる。

図２ないし図７は本発明の一実施の形態によるＰＤの製造方法を工程順に従って示した断面図である。

まず、図２に示したように、単結晶シリコン基板のようなＰ型基板１００を準備してその全面にＰ^＋型埋没層１０５を形成する。その次に、埋没層１０５上にＰ⁻型第１エピタキシャル層１１０を形成する。埋没層１０５はボロン（Ｂ）のような不純物を１×１０^１９ イオン／ｃｍ^３程度に高濃度イオン注入した後、熱拡散（ドライブ−イン）作業を行って形成しうる。第１エピタキシャル層１１０の厚さ及び比抵抗は、ＰＤ性能の確保において重要な因子として作用する。この点を考慮して、例えば、第１エピタキシャル層１１０の厚さはおよそ８〜１２μｍに成長させ、比抵抗は約１００〜２００Ω・ｃｍ程度に進める。また、第１エピタキシャル層１１０工程の進行時には、埋没層１０５からの外拡散を最小化するための工程条件で進める。その次に、第１エピタキシャル層１１０上にＮ型第２エピタキシャル層１１５を形成する。

次に図３に示したように、素子分離膜１２０を形成して活性領域を定義する。素子分離膜１２０は、通常的なＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が用いられる。次に、第２エピタキシャル層１１５及び第１エピタキシャル層１１０をエッチングして埋没層１０５を露出させるトレンチ１２５を形成する。トレンチ１２５を形成する段階は次のようである。例えば、第２エピタキシャル層１１５上に薄いパッド酸化膜及びパッド窒化膜を形成した後、これらをパターニングしてトレンチを形成する部位に開口部を作る。次に、パターニングされたパッド酸化膜及びパッド窒化膜をマスクとして使用し、第２及び第１エピタキシャル層１１５，１１０をエッチングすることによって数〜数十μｍ程度の深さのトレンチ１２５を形成する。第２及び第１エピタキシャル層１１５，１１０のエッチングは、Ｃｌ_２（塩素）とＳＦ_６（六フッ化硫黄）を用いた反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）法で進行しうる。その次に、パッド酸化膜及びパッド窒化膜を除去する。

トレンチ１２５を形成した次には、エッチング時に発生した応力を弛緩させることができるように適正条件の熱処理も行える。例えば、トレンチ１２５の内壁に約５０Å〜２００Å程度の厚さの薄い熱酸化膜１３０を形成する方式で熱処理を行える。その次に、熱酸化膜１３０を除去しうる。

次に、図４を参照してトレンチ１２５を完全に埋め込むＰ^＋型導電層１３５を形成する。ここで、導電層１３５はアノード端子の抵抗を減少させるために形成するものであり、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ：ホウ珪酸ガラス）やＰ^＋型ドープトポリシリコン（ドープされたポリシリコン）で形成しうる。この時、導電層１３５のドーパント濃度は１×１０^２０ないし１×１０^２１ イオン／ｃｍ^３程度にすることが望ましい。ドーパント濃度が１×１０^２０ イオン／ｃｍ^３より小さい場合、導電層１３５への抵抗減少効果は十分ではない。一方、ドーパント濃度が１×１０^２１ イオン／ｃｍ^３より大きい場合、導電層１３５は結晶性が低下し、導電層１３５の特性が低下する場合がある。ドープトポリシリコンの場合はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：減圧化学気相蒸着）法で５００℃ないし７００℃の温度にて蒸着し、数〜数十Ω／□程度の抵抗を持つように形成すれば十分な抵抗減少効果を得られる。この時、不純物がドーピングされていない状態で蒸着した後に不純物をイオン注入にてドーピングさせることもでき、蒸着時にインサイチュ（ｉｎ−ｓｉｔｕ）にて不純物をドーピングして蒸着する事もできる。

本実施の形態での導電型と逆に、ＰＩＮ構造のＰＤを製造する場合には埋没層の導電型がＮ^＋型である。したがって、Ｎ^＋型埋没層まで延長して端子（この場合にはカソード）の抵抗を減少させるために形成する導電層は、Ｎ型導電層、例えばＰＳＧ（Ｐｈｏｓｐｈｏｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ：リン珪酸ガラス）またはＮ^＋型ドープトポリシリコンを用いることが望ましい。

次に図５を参照して、第２エピタキシャル層１１５が露出されるように導電層１３５に対するエッチバックを実施する。これで、トレンチ１２５内に埋め込まれた導電性プラグ１３５ａが形成される。エッチバック段階では、ＨＢｒ（臭化水素）、ＨｅＯ_２（ヘリウム酸素）、Ｎ_２（窒素）、及びＣＦ_４（四フッ化メタン）ガスの混合ガスを使用しうる。そして、基板１００側にバイアス電界を加えてエッチングガスの直進性をさらに大きくしうる。エッチバック段階では、例えば、導電層１３５と第２エピタキシャル層１１５とのエッチング率が異なる点を利用し、第２エピタキシャル層１１５をエッチバック工程のストッパとして使用しうる。あるいは、その代りに、図３を参照して説明した段階でトレンチ１２５の形成に使用したパッド窒化膜及びパッド酸化膜を除去せずに残し、パッド窒化膜をエッチバック工程のストッパとして使用しうる。そのような場合、パッド窒化膜及びパッド酸化膜はエッチバック後に除去する。

ここで、導電層１３５のドーピング濃度を調節して導電性プラグ１３５ａの抵抗を十分に小さくできるので、導電性プラグ１３５ａと埋没層１０５との直列抵抗が減少される。したがって、後続工程で導電性プラグ１３５ａと接するように形成される端子の抵抗を小さくできて周波数特性に優れ、これに伴うＰＤの性能も向上させられる。また、拡散のための熱工程が必要ないので、熱的負担が少なく水平方向への拡散も防止されるので素子の高集積化に非常に有利である。

続いて図６を参照して、第２エピタキシャル層１１５内にカソード抵抗を減少させるための複数のＮ^＋型注入層１４０を形成する。Ｎ^＋型注入層１４０は可能な限り浅い接合を有する構造で形成することが性能向上に重要である。次いで、分割ＰＤ形成のために複数のＮ^＋型注入層１４０を隔てるＰ^＋型注入層１４５を形成する。第２エピタキシャル層１１５上に層間絶縁膜（Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）１５０を形成した後、導電性プラグ１３５ａの上面に接するアノード１５５を形成し、Ｎ^＋型注入層１４０と接するカソード１６０を形成する。

後続的には、遮光膜工程及び／または反射防止膜（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ：ＡＲＣ）工程を行える。図７は、金属間絶縁膜（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ：ＩＭＤ）１６５を形成した後に、Ａｌ（アルミニウム）のような金属でなる遮光膜１７０を形成して受光部を定義し、受光部内の金属間絶縁膜１６５及び層間絶縁膜１５０をエッチングした後、シリコン酸化膜１７５及びシリコン窒化膜１７７の二重層でなり、前記受光部の表面に倣う（コンフォーマルな）反射防止膜１８０を形成した例を図示する。ここで、シリコン酸化膜１７５はＳｉＨ_４（モノシラン）とＯ_２（酸素）（またはＮ_２Ｏ（亜酸化窒素））との反応を利用してプラズマ化学気相成長法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ：ＰＥＣＶＤ）などの方法で蒸着する。シリコン窒化膜１７７の場合にもＰＥＣＶＤで蒸着するが、ＳｉＨ_４及びＮＨ_３（アンモニア）をソースガスとして、Ａｒ（アルゴン）またはＨｅ（ヘリウム）をキャリアガスとして用いる。反射防止膜工程はＰＤの光の吸収能力を左右するものであり、光の吸収率を最大化できるように膜質及び厚さを決定することが望ましい。そして、反射防止膜１８０はここに述べたシリコン酸化膜１７５、シリコン窒化膜１７７の代りに非晶質カーボンで形成しうる。図７で金属間絶縁膜１６５、遮光膜１７０、及び反射防止膜１８０の構造は一つの例にすぎず、本発明の範囲を制限しようとするものではない。

以上で詳しく説明したように、図７を参照すれば、本発明によるＰＤは基板１００上に順次形成された第１導電型（ここではＰ^＋型）埋没層１０５、第１導電型（ここではＰ⁻型）第１エピタキシャル層１１０、及び第２導電型（ここではＮ型）第２エピタキシャル層１１５を含む。第２及び第１エピタキシャル層１１５，１１０を貫通して埋没層１０５に接するように導電性プラグ１３５ａが埋め込まれている。導電性プラグ１３５ａの上面には第１電極１５５（ここではアノード）が形成されており、第２エピタキシャル層１１５の上面には第２電極１６０（ここではカソード）が形成されている。導電性プラグ１３５ａは上面が平坦である。カソード１６０と第２エピタキシャル層１１５間には複数の第２導電型高濃度注入層、すなわちＮ^＋型注入層１４０が形成されている。そして、複数のＮ^＋型注入層１４０は第１導電型高濃度注入層、すなわちＰ^＋型注入層１４５によって隔てられている。アノード１５５及びカソード１６０は金属間絶縁膜１６５によってさらに覆われており、その上には受光部を定義する遮光膜１７０が形成されうる。受光部内には前記受光部の表面に沿った（コンフォーマルな）反射防止膜１８０がさらに備えられる。

このように、本発明によれば従来イオン注入及び熱拡散技術によって埋没層に連結されるように形成した分離拡散領域の代りに、トレンチを形成した後に導電層で埋め込んで導電性プラグを形成する。導電層のドーピング濃度を十分に高めることが可能であるので、導電性プラグの抵抗を減少させられる。したがって、アノード（ＮＩＰ構造の場合）またはカソード（ＰＩＮ構造の場合）端子−導電性プラグ−埋没層の直列抵抗を減少させ、ＰＤの周波数特性を向上させられる。また、イオン注入熱拡散時に接合領域が拡大されて高集積化を阻害した要因が除去されるので、高集積化に有利に適用しうる。したがって、必要とする素子の性能は維持／向上しつつも素子のパッキング密度を増加させられる。

図８及び図９は本発明の他の実施の形態によるＰＤの製造方法を説明するための断面図である。

まず図１ないし図５を参照して説明した段階まで行って導電性プラグ１３５ａを形成した後、導電性プラグ１３５ａが形成された結果物上にキャッピング膜１３７を形成する。導電性プラグ１３５ａがＢＳＧのような酸化膜で形成される場合、後続工程による酸化膜損失の可能性が高い。したがって、シリコン窒化膜のような膜質でキャッピング膜１３７を形成した後、コンタクト工程で開口を形成して使用するようにする。シリコン窒化膜でなるキャッピング膜１３７をエッチングする時にはフッ化炭素系ガスを使用する。例えば、Ｃ_ｘＦ_ｙ系、Ｃ_ａＨ_ｂＦ_ｃ系ガス、例えばＣＦ_４（四フッ化メタン）、ＣＨＦ_３（三フッ化メタン）、Ｃ_２Ｆ_６（六フッ化エタン）、Ｃ_４Ｆ_８（八フッ化シクロブタン）、ＣＨ_２Ｆ_２（ジフルオルメタン）、ＣＨ_３Ｆ（フッ化メチル）、ＣＨ_４（メタン）、Ｃ_２Ｈ_２（エチン）、Ｃ_４Ｆ_６（六フッ化ブタジエン）などのようなガスまたはこれらの混合ガスを使用しうる。キャッピング膜１３７を形成した後には複数のＮ^＋型注入層１４０及びＰ^＋型注入層１４５を形成する。層間絶縁膜１５０を形成した後、キャッピング膜１３７を貫通してアノード１５５及びカソード１６０を形成する。

次に、図９を参照してアノード１５５及びカソード１６０上に金属間絶縁膜１６５を形成した後、遮光膜１７０を形成して受光部を定義する。受光部内の金属間絶縁膜１６５及び層間絶縁膜１５０をエッチングした後、反射防止膜、例えばシリコン酸化膜１７５及びシリコン窒化膜１７７の二重層でなる反射防止膜１８０を形成する。

以上本発明を望ましい実施の形態を挙げて詳細に説明したが、本発明は前記実施の形態に限定されず、当業者によって様々な変形が可能である。

本発明によるＰＤは優れた周波数特性を有するようになってＣＤ−ＲＯＭ、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ／ＲＷなどの光ピックアップに用いられる。

従来のＮＩＰ構造のＰＤの断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の一実施の形態によるＰＤの製造方法を示す工程の断面図である。 本発明の他の実施の形態によるＰＤの製造方法を説明するための断面図である。 本発明の他の実施の形態によるＰＤの製造方法を説明するための断面図である。

符号の説明

１００ 基板、
１０５ 埋没層、
１１０ 第１エピタキシャル層、
１１５ 第２エピタキシャル層、
１２０ 素子分離膜、
１３５ａ 導電性プラグ、
１４０ 第２導電型高濃度注入層、
１４５ 第１導電型高濃度注入層、
１５０ 層間絶縁膜、
１５５ 第１電極、
１６０ 第２電極、
１６５ 金属間絶縁膜、
１７０ 遮光膜、
１７５ シリコン酸化膜、
１７７ シリコン窒化膜、
１８０ 反射防止膜。

Claims (20)

1. 基板に第１導電型埋没層、第１導電型第１エピタキシャル層、及び第２導電型第２エピタキシャル層を順次形成する段階と、
   前記第２及び第１エピタキシャル層をエッチングして前記埋没層を露出させるトレンチを形成する段階と、
   前記トレンチ内に第１導電型導電性プラグを形成する段階と、
   前記導電性プラグの上面に接する第１電極を形成する段階と、
   前記第２エピタキシャル層の上面に第２電極を形成する段階と、を含むフォトダイオード製造方法。
2. 前記トレンチ内壁に熱酸化膜を形成する段階をさらに含むことを特徴とする請求項１に記載のフォトダイオード製造方法。
3. 前記導電性プラグを形成する段階は、
   前記トレンチを完全に埋め込む導電層を形成する段階と、
   前記第２エピタキシャル層が露出されるように前記導電層に対してエッチバックを実施する段階と、を含むことを特徴とする請求項１に記載のフォトダイオード製造方法。
4. 前記導電層はホウ珪酸ガラス、リン珪酸ガラス、またはドープされたポリシリコンで形成されることを特徴とする請求項３に記載のフォトダイオード製造方法。
5. 前記導電層のドーパント濃度は１×１０^２０ないし１×１０^２１ イオン／ｃｍ^３であることを特徴とする請求項３に記載のフォトダイオード製造方法。
6. 前記第２電極を形成する段階は、
   前記第２エピタキシャル層内に第２導電型高濃度注入層を形成する段階と、
   前記第２導電型高濃度注入層に接する第２電極を形成する段階と、を含むことを特徴とする請求項１に記載のフォトダイオード製造方法。
7. 前記第２導電型高濃度注入層は複数形成され、
   前記複数の第２導電型高濃度注入層を隔てる第１導電型高濃度注入層を形成する段階をさらに含むことを特徴とする請求項６に記載のフォトダイオード製造方法。
8. 前記導電性プラグが形成された結果物上にキャッピング膜を形成する段階をさらに含み、前記第１電極及び第２電極は前記キャッピング膜を貫通して形成することを特徴とする請求項１に記載のフォトダイオード製造方法。
9. 前記第１電極及び第２電極上に絶縁膜を形成する段階と、
   前記絶縁膜上に遮光膜を形成して受光部を定義する段階と、
   前記受光部内の前記絶縁膜をエッチングする段階と、
   前記受光部の表面に倣う反射防止膜を形成する段階と、をさらに含むことを特徴とする請求項１に記載のフォトダイオード製造方法。
10. Ｐ型基板に全面Ｐ^＋型埋没層、Ｐ⁻型エピタキシャル層、及びＮ型エピタキシャル層を順次形成する段階と、
    前記Ｎ型エピタキシャル層及びＰ⁻型エピタキシャル層をエッチングして前記埋没層を露出させるトレンチを形成する段階と、
    前記トレンチ内にＰ^＋型導電性プラグを形成する段階と、
    前記Ｎ型エピタキシャル層内に複数のＮ^＋型注入層を形成する段階と、
    前記複数のＮ^＋型注入層を隔てるＰ^＋型注入層を形成する段階と、
    前記導電性プラグの上面に接するアノードを形成する段階と、
    それぞれのＮ^＋型注入層と接するカソードを形成する段階と、を含むフォトダイオード製造方法。
11. 前記導電性プラグを形成する段階は、
    前記トレンチを完全に埋め込むＰ^＋型導電層を形成する段階と、
    前記Ｎ型エピタキシャル層が露出されるように前記Ｐ^＋型導電層に対してエッチバックを実施する段階と、を含むことを特徴とする請求項１０に記載のフォトダイオード製造方法。
12. 前記Ｐ^＋型導電層はホウ珪酸ガラスまたはドープされたポリシリコンで形成されることを特徴とする請求項１１に記載のフォトダイオード製造方法。
13. 基板上に順次形成された第１導電型埋没層、第１導電型第１エピタキシャル層、及び第２導電型第２エピタキシャル層と、
    前記第２及び第１エピタキシャル層を貫通して前記埋没層に接するように埋め込まれた導電性プラグと、
    前記導電性プラグの上面の第１電極と、
    前記第２エピタキシャル層の上面の第２電極と、を含むフォトダイオード。
14. 前記導電性プラグを取り囲む熱酸化膜をさらに含むことを特徴とする請求項１３に記載のフォトダイオード。
15. 前記導電性プラグはホウ珪酸ガラス、リン珪酸ガラスまたはドープされたポリシリコンでなることを特徴とする請求項１３に記載のフォトダイオード。
16. 前記導電性プラグのドーパント濃度は１×１０^２０ないし１×１０^２１ イオン／ｃｍ^３であることを特徴とする請求項１５に記載のフォトダイオード。
17. 前記導電性プラグは上面が平坦であることを特徴とする請求項１３に記載のフォトダイオード。
18. 前記第２電極と前記第２エピタキシャル層間に第２導電型高濃度注入層をさらに含むことを特徴とする請求項１３に記載のフォトダイオード。
19. 前記第２導電型高濃度注入層は複数あり、
    前記複数の第２導電型高濃度注入層を隔てる第１導電型高濃度注入層をさらに含むことを特徴とする請求項１８に記載のフォトダイオード。
20. 前記第１電極及び第２電極を覆う絶縁膜と、
    前記絶縁膜上に形成されて受光部を定義する遮光膜と、
    前記受光部の表面に倣って形成された反射防止膜と、をさらに含むことを特徴とする請求項１３に記載のフォトダイオード。

Images