JP2003152217A - 受光素子を内蔵する半導体装置 - Google Patents
受光素子を内蔵する半導体装置Info
- Publication number
- JP2003152217A JP2003152217A JP2001351265A JP2001351265A JP2003152217A JP 2003152217 A JP2003152217 A JP 2003152217A JP 2001351265 A JP2001351265 A JP 2001351265A JP 2001351265 A JP2001351265 A JP 2001351265A JP 2003152217 A JP2003152217 A JP 2003152217A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light receiving
- layer
- multilayer reflective
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Elements Other Than Lenses (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 広い波長域に対して高い受光感度を有する受
光素子と高速の電子回路素子とを同一の半導体基板上に
混載した半導体装置を提供する。 【解決手段】 ＳＯＩ基板上に形成されたｐｉｎフォト
ダイオード３を内蔵するＯＥＩＣにおいて、屈折率の異
なる膜１０〜１３を交互に積層して、入射光の第１の波
長に対して反射率を向上させた第１の多層反射膜８と、
入射光の第２の波長に対して反射率を向上させた第２の
多層反射膜９とを積層し、再度ｐｉｎフォトダイオード
３に広い波長域の光を入射させることにより、受光感度
を向上させる。
光素子と高速の電子回路素子とを同一の半導体基板上に
混載した半導体装置を提供する。 【解決手段】 ＳＯＩ基板上に形成されたｐｉｎフォト
ダイオード３を内蔵するＯＥＩＣにおいて、屈折率の異
なる膜１０〜１３を交互に積層して、入射光の第１の波
長に対して反射率を向上させた第１の多層反射膜８と、
入射光の第２の波長に対して反射率を向上させた第２の
多層反射膜９とを積層し、再度ｐｉｎフォトダイオード
３に広い波長域の光を入射させることにより、受光感度
を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子とトラン
ジスタ等の各種電子回路素子とが同一基板上に混載され
た半導体装置に関するものである。
ジスタ等の各種電子回路素子とが同一基板上に混載され
た半導体装置に関するものである。
【０００２】
【従来の技術】受光素子は光信号を電気信号に変換する
ことができる素子であり、制御用光センサー等に広く用
いられる。中でもＣＤ（コンパクト・ディスク）やＤＶ
Ｄ（ディジタル・ビデオ・ディスク）等の光ディスク上
に記録されている信号を読み書きする光ピックアップ装
置に搭載されているフォトダイオードは、近年、高性能
化・高集積化の要請により、バイポーラトランジスタ、
抵抗素子、容量素子等の各種電子回路素子と同一基板上
に混載され、いわゆる光電子集積回路（以下、ＯＥＩＣ
という）を構成している。この種のＯＥＩＣは、一般
に、バイポーラトランジスタの製造方法に従って形成さ
れる。また、このＯＥＩＣにおいては、高受光感度・高
速・低ノイズ特性を有した受光素子と、高速・高精度の
バイポーラトランジスタとの混載が要求されている。
ことができる素子であり、制御用光センサー等に広く用
いられる。中でもＣＤ（コンパクト・ディスク）やＤＶ
Ｄ（ディジタル・ビデオ・ディスク）等の光ディスク上
に記録されている信号を読み書きする光ピックアップ装
置に搭載されているフォトダイオードは、近年、高性能
化・高集積化の要請により、バイポーラトランジスタ、
抵抗素子、容量素子等の各種電子回路素子と同一基板上
に混載され、いわゆる光電子集積回路（以下、ＯＥＩＣ
という）を構成している。この種のＯＥＩＣは、一般
に、バイポーラトランジスタの製造方法に従って形成さ
れる。また、このＯＥＩＣにおいては、高受光感度・高
速・低ノイズ特性を有した受光素子と、高速・高精度の
バイポーラトランジスタとの混載が要求されている。
【０００３】以下、従来例の受光素子を内蔵する半導体
装置について説明する。
装置について説明する。
【０００４】図４は第１の従来例の受光素子を内蔵する
半導体装置、いわゆるＯＥＩＣの構造を概略的に示す断
面図である。図示の例では、シリコン接着技術を用いて
形成された半導体基板としてのＳＯＩ基板や、電子回路
素子としてのバイポーラトランジスタであるｎｐｎトラ
ンジスタ、さらには、受光素子としてのｐｉｎフォトダ
イオード等が同一基板上に混載されたＯＥＩＣを例示す
るものである。
半導体装置、いわゆるＯＥＩＣの構造を概略的に示す断
面図である。図示の例では、シリコン接着技術を用いて
形成された半導体基板としてのＳＯＩ基板や、電子回路
素子としてのバイポーラトランジスタであるｎｐｎトラ
ンジスタ、さらには、受光素子としてのｐｉｎフォトダ
イオード等が同一基板上に混載されたＯＥＩＣを例示す
るものである。
【０００５】図４中、１０１はシリコン基板、１０２は
前記シリコン基板１０１上に形成された素子層、１０３
は前記素子層１０２に形成されたｐｉｎフォトダイオー
ド、１０４は前記素子層１０２に形成されたｎｐｎトラ
ンジスタであり、前記シリコン基板１０１と素子層１０
２との界面には酸化膜１２６が介在され、前記酸化膜１
２６により前記シリコン基板１０１と素子層１０２とが
相互に接着されてＳＯＩ基板が形成されている。
前記シリコン基板１０１上に形成された素子層、１０３
は前記素子層１０２に形成されたｐｉｎフォトダイオー
ド、１０４は前記素子層１０２に形成されたｎｐｎトラ
ンジスタであり、前記シリコン基板１０１と素子層１０
２との界面には酸化膜１２６が介在され、前記酸化膜１
２６により前記シリコン基板１０１と素子層１０２とが
相互に接着されてＳＯＩ基板が形成されている。
【０００６】１０５は前記ｐｉｎフォトダイオード１０
３やｎｐｎトランジスタ１０４間を絶縁分離するトレン
チ、１０６は前記トレンチ１０５の側壁に形成された絶
縁膜、１０７は前記絶縁膜１０６の内部に充填された多
結晶シリコン層である。
３やｎｐｎトランジスタ１０４間を絶縁分離するトレン
チ、１０６は前記トレンチ１０５の側壁に形成された絶
縁膜、１０７は前記絶縁膜１０６の内部に充填された多
結晶シリコン層である。
【０００７】前記ｐｉｎフォトダイオード１０３におい
て、１１４は低濃度ｎ型のカソード層、１１５は前記カ
ソード層１１４上に選択的に形成された高濃度ｐ型のア
ノード層、１１６は前記カソード層１１４上に選択的に
形成された高濃度ｎ型のカソードコンタクト層、１１７
は前記アノード層１１５上に形成された受光面である。
て、１１４は低濃度ｎ型のカソード層、１１５は前記カ
ソード層１１４上に選択的に形成された高濃度ｐ型のア
ノード層、１１６は前記カソード層１１４上に選択的に
形成された高濃度ｎ型のカソードコンタクト層、１１７
は前記アノード層１１５上に形成された受光面である。
【０００８】前記ｎｐｎトランジスタ１０４において、
１１８はｎ型のコレクタ層、１１９は前記コレクタ層１
１８上に選択的に形成されたｐ型のベース層、１２０は
前記ベース層１１９上に選択的に形成された高濃度ｎ型
のエミッタ層、１２１は前記コレクタ層１１８上に選択
的に形成された高濃度ｎ型のコレクタコンタクト層、１
２２は前記素子層１０２の表面を保護するパッシベーシ
ョン膜、１２３は前記パッシベーション膜１２２を選択
的に窓開けして形成された電極である。前記ｐｉｎフォ
トダイオード１０３の受光面１１７はパッシベーション
膜１２２で形成されているが、入射光の反射を低減する
反射防止膜の役割を兼ねている。
１１８はｎ型のコレクタ層、１１９は前記コレクタ層１
１８上に選択的に形成されたｐ型のベース層、１２０は
前記ベース層１１９上に選択的に形成された高濃度ｎ型
のエミッタ層、１２１は前記コレクタ層１１８上に選択
的に形成された高濃度ｎ型のコレクタコンタクト層、１
２２は前記素子層１０２の表面を保護するパッシベーシ
ョン膜、１２３は前記パッシベーション膜１２２を選択
的に窓開けして形成された電極である。前記ｐｉｎフォ
トダイオード１０３の受光面１１７はパッシベーション
膜１２２で形成されているが、入射光の反射を低減する
反射防止膜の役割を兼ねている。
【０００９】以上のように構成されたＯＥＩＣについ
て、以下にその動作を説明する。
て、以下にその動作を説明する。
【００１０】受光面１１７から入射した光は、カソード
層１１４・アノード層１１５で吸収され、電子・正孔対
が発生する。その時の光の吸収率ηは、光の吸収係数を
α、表面から深さをｘとすると、次式に従う。
層１１４・アノード層１１５で吸収され、電子・正孔対
が発生する。その時の光の吸収率ηは、光の吸収係数を
α、表面から深さをｘとすると、次式に従う。
【００１１】η＝1−exp（−αｘ）
この時、ｐｉｎフォトダイオード１０３に逆バイアスを
印加すると、低不純物濃度であるカソード層１１４で空
乏層が広がり、空乏層近傍で発生した電子・正孔対のう
ち、電子はカソードコンタクト層１１６に、正孔はアノ
ード層１１５に拡散とドリフトによりそれぞれ分離され
て到達し、光電流が発生する。この光電流は、ｎｐｎト
ランジスタ１０４や抵抗素子や容量素子で形成された電
子回路により増幅や信号処理され、出力される。
印加すると、低不純物濃度であるカソード層１１４で空
乏層が広がり、空乏層近傍で発生した電子・正孔対のう
ち、電子はカソードコンタクト層１１６に、正孔はアノ
ード層１１５に拡散とドリフトによりそれぞれ分離され
て到達し、光電流が発生する。この光電流は、ｎｐｎト
ランジスタ１０４や抵抗素子や容量素子で形成された電
子回路により増幅や信号処理され、出力される。
【００１２】ところで、光電流は上述のように拡散電流
成分とドリフト電流成分に大きく分けられるが、拡散電
流は少数キャリアの空乏層端までの拡散に支配されるた
め、空乏層内の電界によるドリフト電流成分に比べて応
答速度が遅く、ｐｉｎフォトダイオード１０３の周波数
特性を低下させる要因となっていた。ＳＯＩ基板上に形
成されたＯＥＩＣにおいては、シリコン基板１０１に浸
透した光により発生した電子・正孔対は、酸化膜１２６
により絶縁分離されているため、電極１２３には到達せ
ず光電流としては寄与しない。従って、空乏層の深さと
素子層１０２の厚さとを最適化することにより、拡散電
流成分を低減してｐｉｎフォトダイオード１０３の高速
化を実現することができる。
成分とドリフト電流成分に大きく分けられるが、拡散電
流は少数キャリアの空乏層端までの拡散に支配されるた
め、空乏層内の電界によるドリフト電流成分に比べて応
答速度が遅く、ｐｉｎフォトダイオード１０３の周波数
特性を低下させる要因となっていた。ＳＯＩ基板上に形
成されたＯＥＩＣにおいては、シリコン基板１０１に浸
透した光により発生した電子・正孔対は、酸化膜１２６
により絶縁分離されているため、電極１２３には到達せ
ず光電流としては寄与しない。従って、空乏層の深さと
素子層１０２の厚さとを最適化することにより、拡散電
流成分を低減してｐｉｎフォトダイオード１０３の高速
化を実現することができる。
【００１３】分離構造として通常よく用いられているｐ
ｎ接合分離では、ｐｎ接合分離部に光が入射すると、分
離部が光伝導性を有し分離特性が悪化するが、前記の第
１の従来例ではトレンチ分離を用いており、絶縁膜１０
６により絶縁分離されているため、ｐｎ接合分離に比べ
て分離特性は格段に良好であり、リーク電流や寄生素子
の影響がほとんどなく、ｐｉｎフォトダイオード１０３
のノイズ特性も低減する。
ｎ接合分離では、ｐｎ接合分離部に光が入射すると、分
離部が光伝導性を有し分離特性が悪化するが、前記の第
１の従来例ではトレンチ分離を用いており、絶縁膜１０
６により絶縁分離されているため、ｐｎ接合分離に比べ
て分離特性は格段に良好であり、リーク電流や寄生素子
の影響がほとんどなく、ｐｉｎフォトダイオード１０３
のノイズ特性も低減する。
【００１４】しかし、この構造では、加工技術上の問題
でトレンチ１０５の深さに一定の制約があるため、素子
層１０２をあまり厚くすることができず、形成可能な素
子層１０２の膜厚はせいぜい１０〜２０μｍ程度であ
る。
でトレンチ１０５の深さに一定の制約があるため、素子
層１０２をあまり厚くすることができず、形成可能な素
子層１０２の膜厚はせいぜい１０〜２０μｍ程度であ
る。
【００１５】また、光ディスク分野に用いられるＯＥＩ
Ｃとしては高速性が要求されるが、トランジスタを高速
化するためには素子層の膜厚を薄くすることが要求さ
れ、３〜４μｍ以下であることが望ましい。
Ｃとしては高速性が要求されるが、トランジスタを高速
化するためには素子層の膜厚を薄くすることが要求さ
れ、３〜４μｍ以下であることが望ましい。
【００１６】一方、シリコン基板を用いた受光素子は、
長波長領域、特に赤外領域では吸収係数αが小さいた
め、前記の数式より光が深く浸透し、高い受光感度を確
保するには素子層の膜厚は厚い方が有利である。例え
ば、ＣＤに用いられている波長７８０ｎｍの光に対し
て、膜厚１０μｍの素子層（シリコン）の吸収率は約７
５％、膜厚４μｍに対しては約４３％であり、十分な受
光感度が得られないことが判る。
長波長領域、特に赤外領域では吸収係数αが小さいた
め、前記の数式より光が深く浸透し、高い受光感度を確
保するには素子層の膜厚は厚い方が有利である。例え
ば、ＣＤに用いられている波長７８０ｎｍの光に対し
て、膜厚１０μｍの素子層（シリコン）の吸収率は約７
５％、膜厚４μｍに対しては約４３％であり、十分な受
光感度が得られないことが判る。
【００１７】これらの問題を解決するために、多層反射
膜を用いたＳＯＩ基板上に形成されたＯＥＩＣが提案さ
れている。
膜を用いたＳＯＩ基板上に形成されたＯＥＩＣが提案さ
れている。
【００１８】図５は第２の従来例の受光素子を内蔵する
半導体装置として多層反射膜を備えたＳＯＩ基板上に形
成されたＯＥＩＣの構造を概略的に示す断面図である。
この第２の従来例では、前記の第１の従来例において、
シリコン基板１０１と素子層１０２との界面に介在させ
た酸化膜１２６に代えて多層反射膜を採用したほかは、
第１の従来例と同様に構成されているので、同じ構成箇
所には同じ符号を付してその説明を省略することとし、
以下に異なる点のみを説明する。
半導体装置として多層反射膜を備えたＳＯＩ基板上に形
成されたＯＥＩＣの構造を概略的に示す断面図である。
この第２の従来例では、前記の第１の従来例において、
シリコン基板１０１と素子層１０２との界面に介在させ
た酸化膜１２６に代えて多層反射膜を採用したほかは、
第１の従来例と同様に構成されているので、同じ構成箇
所には同じ符号を付してその説明を省略することとし、
以下に異なる点のみを説明する。
【００１９】図５中、１２７はシリコン基板１０１と素
子層１０２との界面に形成された多層反射膜であり、そ
れぞれ屈折率の異なる反射膜１２８，１２９とが交互に
積層されて５層に形成されている。この多層反射膜１２
７はある特定の波長の光に対し反射率を向上させること
が可能である。前記反射膜１２８，１２９の膜厚とこれ
ら２重膜の繰り返し数を最適化することにより、反射率
を１００％に近づけることが可能である。そして、多層
反射膜１２７により反射された光が再度ｐｉｎフォトダ
イオード１０３に入射することにより、実効的に素子層
１０２の膜厚を２倍にすることができ、素子層２の膜厚
が薄くてもｐｉｎフォトダイオード１０３の感度を向上
させることが可能となる。
子層１０２との界面に形成された多層反射膜であり、そ
れぞれ屈折率の異なる反射膜１２８，１２９とが交互に
積層されて５層に形成されている。この多層反射膜１２
７はある特定の波長の光に対し反射率を向上させること
が可能である。前記反射膜１２８，１２９の膜厚とこれ
ら２重膜の繰り返し数を最適化することにより、反射率
を１００％に近づけることが可能である。そして、多層
反射膜１２７により反射された光が再度ｐｉｎフォトダ
イオード１０３に入射することにより、実効的に素子層
１０２の膜厚を２倍にすることができ、素子層２の膜厚
が薄くてもｐｉｎフォトダイオード１０３の感度を向上
させることが可能となる。
【００２０】
【発明が解決しようとする課題】ところで、光ディスク
により用いている光源の波長が異なるため、受光素子を
内蔵する半導体装置としても広範囲の波長に対して高い
受光感度が要求される。例えば、ＣＤとＤＶＤでは７８
０ｎｍと６５０ｎｍの２波長に対する特性が要求され
る。
により用いている光源の波長が異なるため、受光素子を
内蔵する半導体装置としても広範囲の波長に対して高い
受光感度が要求される。例えば、ＣＤとＤＶＤでは７８
０ｎｍと６５０ｎｍの２波長に対する特性が要求され
る。
【００２１】しかしながら、前記の第２の従来例では、
多層反射膜１２７は１波長のみに対して反射率を向上さ
せるものであり、しかも、反射率の高い波長域の幅が狭
く、複数の波長や広範囲の波長域に対する高い受光感度
を獲得することができない。
多層反射膜１２７は１波長のみに対して反射率を向上さ
せるものであり、しかも、反射率の高い波長域の幅が狭
く、複数の波長や広範囲の波長域に対する高い受光感度
を獲得することができない。
【００２２】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、複数の波長や広範囲の
波長域に対して高い受光感度を有する受光素子を内蔵す
る半導体装置を提供することである。
あり、その目的とするところは、複数の波長や広範囲の
波長域に対して高い受光感度を有する受光素子を内蔵す
る半導体装置を提供することである。
【００２３】
【課題を解決するための手段】前記の目的を達成するた
め、本発明の受光素子を内蔵する半導体装置は、半導体
基板上に素子層が形成され、前記素子層に受光素子及び
電子回路素子が互いに絶縁分離されて形成され、前記半
導体基板と素子層との界面に第１及び第２の多層反射膜
が積層形成され、前記第１及び第２の多層反射膜は、屈
折率の異なる複数の反射膜が交互に積層形成され、前記
受光素子から入射した波長の異なる入射光を反射して再
度受光素子に入射させるように構成されていることを特
徴とする。
め、本発明の受光素子を内蔵する半導体装置は、半導体
基板上に素子層が形成され、前記素子層に受光素子及び
電子回路素子が互いに絶縁分離されて形成され、前記半
導体基板と素子層との界面に第１及び第２の多層反射膜
が積層形成され、前記第１及び第２の多層反射膜は、屈
折率の異なる複数の反射膜が交互に積層形成され、前記
受光素子から入射した波長の異なる入射光を反射して再
度受光素子に入射させるように構成されていることを特
徴とする。
【００２４】この際、前記第１及び第２の多層反射膜を
構成する反射膜の光学的膜厚は、次式 ｎｄ＝λ／４ ｎ：反射膜の屈折率 ｄ：反射膜の膜厚 λ：入射光の波長 の関係を満たすことが好ましい。
構成する反射膜の光学的膜厚は、次式 ｎｄ＝λ／４ ｎ：反射膜の屈折率 ｄ：反射膜の膜厚 λ：入射光の波長 の関係を満たすことが好ましい。
【００２５】また、前記第１及び第２の多層反射膜を構
成する反射膜は、同じ材質の膜を有することが好まし
い。
成する反射膜は、同じ材質の膜を有することが好まし
い。
【００２６】さらに、前記第１及び第２の多層反射膜を
構成する反射膜のうち少なくとも１つは絶縁性を有する
ことが好ましい。
構成する反射膜のうち少なくとも１つは絶縁性を有する
ことが好ましい。
【００２７】この構成によって、第１の多層反射膜を第
１の波長に、第２の多層反射膜を第２の波長に対し反射
率の高い設計をすることにより、第１及び第２多層反射
膜において２波長の光に対して反射し、再度受光素子内
に光が入射することにより、２波長又は広範囲の波長域
に対して高受光感度が得られる。
１の波長に、第２の多層反射膜を第２の波長に対し反射
率の高い設計をすることにより、第１及び第２多層反射
膜において２波長の光に対して反射し、再度受光素子内
に光が入射することにより、２波長又は広範囲の波長域
に対して高受光感度が得られる。
【００２８】
【発明の実施の形態】以下に本発明の一実施形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【００２９】図１は本発明の一実施形態に係る受光素子
を内蔵する半導体装置、いわゆるＯＥＩＣの構造を概略
的に示す断面図である。図示の例では、シリコン接着技
術を用いて形成された半導体基板としてのＳＯＩ基板
や、電子回路素子としてのバイポーラトランジスタであ
るｎｐｎトランジスタ、さらには、受光素子としてのｐ
ｉｎフォトダイオード等が同一基板上に混載されたＯＥ
ＩＣを例示するものである。
を内蔵する半導体装置、いわゆるＯＥＩＣの構造を概略
的に示す断面図である。図示の例では、シリコン接着技
術を用いて形成された半導体基板としてのＳＯＩ基板
や、電子回路素子としてのバイポーラトランジスタであ
るｎｐｎトランジスタ、さらには、受光素子としてのｐ
ｉｎフォトダイオード等が同一基板上に混載されたＯＥ
ＩＣを例示するものである。
【００３０】図１中、１はシリコン基板、２は前記シリ
コン基板１上に形成された素子層、３は前記素子層２に
形成されたｐｉｎフォトダイオード、４は前記素子層２
に形成されたｎｐｎトランジスタである。
コン基板１上に形成された素子層、３は前記素子層２に
形成されたｐｉｎフォトダイオード、４は前記素子層２
に形成されたｎｐｎトランジスタである。
【００３１】５はｐｉｎフォトダイオード３やｎｐｎト
ランジスタ４間を絶縁分離するトレンチ、６は前記トレ
ンチ５の側壁に形成された絶縁膜、７は前記絶縁膜６の
内部に充填された多結晶シリコン層である。
ランジスタ４間を絶縁分離するトレンチ、６は前記トレ
ンチ５の側壁に形成された絶縁膜、７は前記絶縁膜６の
内部に充填された多結晶シリコン層である。
【００３２】前記ｐｉｎフォトダイオード３において、
１４は低濃度ｎ型のカソード層、１５は前記カソード層
１４上に選択的に形成された高濃度ｐ型のアノード層、
１６は前記カソード層１４上に選択的に形成された高濃
度ｎ型のカソードコンタクト層、１７は前記アノード層
１５上に形成された受光面である。
１４は低濃度ｎ型のカソード層、１５は前記カソード層
１４上に選択的に形成された高濃度ｐ型のアノード層、
１６は前記カソード層１４上に選択的に形成された高濃
度ｎ型のカソードコンタクト層、１７は前記アノード層
１５上に形成された受光面である。
【００３３】前記ｎｐｎトランジスタ４において、１８
はｎ型のコレクタ層、１９は前記コレクタ層１８上に選
択的に形成されたｐ型のベース層、２０は前記ベース層
１９上に選択的に形成された高濃度ｎ型のエミッタ層、
２１は前記コレクタ層１８上に選択的に形成された高濃
度ｎ型のコレクタコンタクト層、２２は前記素子層２の
表面を保護するパッシベーション膜、２３は前記パッシ
ベーション膜２２を選択的に窓開けして形成された電極
である。前記ｐｉｎフォトダイオード３の受光面１７は
パッシベーション膜２２で形成されているが、入射光の
反射を低減する反射防止膜の役割を兼ねている。これら
の構成は第１及び第２の従来例のものと同じである。
はｎ型のコレクタ層、１９は前記コレクタ層１８上に選
択的に形成されたｐ型のベース層、２０は前記ベース層
１９上に選択的に形成された高濃度ｎ型のエミッタ層、
２１は前記コレクタ層１８上に選択的に形成された高濃
度ｎ型のコレクタコンタクト層、２２は前記素子層２の
表面を保護するパッシベーション膜、２３は前記パッシ
ベーション膜２２を選択的に窓開けして形成された電極
である。前記ｐｉｎフォトダイオード３の受光面１７は
パッシベーション膜２２で形成されているが、入射光の
反射を低減する反射防止膜の役割を兼ねている。これら
の構成は第１及び第２の従来例のものと同じである。
【００３４】本発明の特徴として、前記シリコン基板１
と素子層２との界面には、第１及び第２の多層反射膜
８，９が積層形成されている。前記第１の多層反射膜８
は、屈折率の異なる第１の酸化膜１０と第１の窒化膜１
１とが交互に積層された５層構造であり、前記第２の多
層反射膜９は、屈折率の異なる第２の酸化膜１２と第２
の窒化膜１３とが交互に積層された５層構造である。こ
れら第１及び第２の多層反射膜８，９はある特定の波長
の光に対し反射率を向上させることが可能である。これ
ら第１及び第２の多層反射膜８，９により反射された光
が再度ｐｉｎフォトダイオード３に入射することによ
り、実効的に素子層２の膜厚を２倍にすることができ、
素子層２の膜厚が薄くてもｐｉｎフォトダイオード３の
感度を向上させることが可能となる。特に、本発明で
は、第１及び第２の多層反射膜８，９では、各々前記ｐ
ｉｎフォトダイオード３から入射した波長の異なる入射
光を反射して再度受光素子３に入射させるように構成さ
れている。
と素子層２との界面には、第１及び第２の多層反射膜
８，９が積層形成されている。前記第１の多層反射膜８
は、屈折率の異なる第１の酸化膜１０と第１の窒化膜１
１とが交互に積層された５層構造であり、前記第２の多
層反射膜９は、屈折率の異なる第２の酸化膜１２と第２
の窒化膜１３とが交互に積層された５層構造である。こ
れら第１及び第２の多層反射膜８，９はある特定の波長
の光に対し反射率を向上させることが可能である。これ
ら第１及び第２の多層反射膜８，９により反射された光
が再度ｐｉｎフォトダイオード３に入射することによ
り、実効的に素子層２の膜厚を２倍にすることができ、
素子層２の膜厚が薄くてもｐｉｎフォトダイオード３の
感度を向上させることが可能となる。特に、本発明で
は、第１及び第２の多層反射膜８，９では、各々前記ｐ
ｉｎフォトダイオード３から入射した波長の異なる入射
光を反射して再度受光素子３に入射させるように構成さ
れている。
【００３５】前記第１の多層反射膜８において、第１の
酸化膜（膜厚ｄ１、屈折率ｎ１）１０及び第１の窒化膜
（膜厚ｄ２、屈折率ｎ２）１１の膜厚とこれら２重膜の
繰り返し数Ｎを最適化することにより、反射率を１００
％に近づけることが可能である。第１の多層反射膜８の
反射率Ｒ2N+1は次式で与えられる。
酸化膜（膜厚ｄ１、屈折率ｎ１）１０及び第１の窒化膜
（膜厚ｄ２、屈折率ｎ２）１１の膜厚とこれら２重膜の
繰り返し数Ｎを最適化することにより、反射率を１００
％に近づけることが可能である。第１の多層反射膜８の
反射率Ｒ2N+1は次式で与えられる。
【００３６】Ｒ2N+1＝[(ｎ0ｎsｎ1 2N−ｎ2 2(N+1)）／
(ｎ0ｎsｎ1 2N＋ｎ2 2(N+1))]2 ここで、ｎ0はｐｉｎフォトダオード３をなすシリコン
の屈折率、ｎsはシリコン基板１の屈折率である。入射
光の第１の波長をλ1とすると、第１の酸化膜１０と第
１の窒化膜１１との光学的膜厚ｎ1ｄ1＝ｎ2ｄ2＝λ1／
４を満たすように設定する。前記反射率Ｒ2N+1の式よ
り、第１の多層反射膜８を構成する第１の酸化膜１０及
び第１の窒化膜１１の２重膜の繰り返し数Ｎが大きいほ
ど、第１の多層反射膜８を構成する２種類の膜の屈折率
比ｎ1／ｎ2が小さいほど、反射率Ｒ2N +1は大きくなり１
００％に近づくことが判る。
(ｎ0ｎsｎ1 2N＋ｎ2 2(N+1))]2 ここで、ｎ0はｐｉｎフォトダオード３をなすシリコン
の屈折率、ｎsはシリコン基板１の屈折率である。入射
光の第１の波長をλ1とすると、第１の酸化膜１０と第
１の窒化膜１１との光学的膜厚ｎ1ｄ1＝ｎ2ｄ2＝λ1／
４を満たすように設定する。前記反射率Ｒ2N+1の式よ
り、第１の多層反射膜８を構成する第１の酸化膜１０及
び第１の窒化膜１１の２重膜の繰り返し数Ｎが大きいほ
ど、第１の多層反射膜８を構成する２種類の膜の屈折率
比ｎ1／ｎ2が小さいほど、反射率Ｒ2N +1は大きくなり１
００％に近づくことが判る。
【００３７】このときの反射率Ｒ2N+1の式より求めた２
重膜の繰り返し数Ｎと反射率の関係を図２に示す。図２
において、繰り返し数Ｎ＝０の時は、図４（第１の従来
例）に示したシリコン基板１０１と素子層１０２の界面
に酸化膜１２６のみ有る場合に相当し、反射率は５０％
である。ただし、この場合も、酸化膜１２６の光学的膜
厚がλ／４に等しくなるように最適化した時である。通
常のＳＯＩ基板では酸化膜１２６の膜厚は特に反射率を
最大にするよう最適化を行っているわけではないので、
反射率は更に低下し、光はほとんど酸化膜１２６を透過
している。本発明例では、第１の酸化膜１０と第１の窒
化膜１１とを１回繰り返すと、反射率は７０％まで大き
く向上し、繰り返し数２回で８２％、５回で９７％とな
り繰り返し数を増やす毎に反射率が飛躍的に向上し１０
０％に近づくことが判る。
重膜の繰り返し数Ｎと反射率の関係を図２に示す。図２
において、繰り返し数Ｎ＝０の時は、図４（第１の従来
例）に示したシリコン基板１０１と素子層１０２の界面
に酸化膜１２６のみ有る場合に相当し、反射率は５０％
である。ただし、この場合も、酸化膜１２６の光学的膜
厚がλ／４に等しくなるように最適化した時である。通
常のＳＯＩ基板では酸化膜１２６の膜厚は特に反射率を
最大にするよう最適化を行っているわけではないので、
反射率は更に低下し、光はほとんど酸化膜１２６を透過
している。本発明例では、第１の酸化膜１０と第１の窒
化膜１１とを１回繰り返すと、反射率は７０％まで大き
く向上し、繰り返し数２回で８２％、５回で９７％とな
り繰り返し数を増やす毎に反射率が飛躍的に向上し１０
０％に近づくことが判る。
【００３８】同様に、前記第２の多層反射膜９におい
て、第２の酸化膜（膜厚ｄ3、屈折率ｎ3）１２及び第２
の窒化膜（膜厚ｄ4、屈折率ｎ4）１３の膜厚とこれら２
重膜の繰り返し数を最適化することにより、反射率を１
００％に近づけることが可能である。第１の多層反射膜
８の反射率Ｒ2N+1は次式で与えられる。
て、第２の酸化膜（膜厚ｄ3、屈折率ｎ3）１２及び第２
の窒化膜（膜厚ｄ4、屈折率ｎ4）１３の膜厚とこれら２
重膜の繰り返し数を最適化することにより、反射率を１
００％に近づけることが可能である。第１の多層反射膜
８の反射率Ｒ2N+1は次式で与えられる。
【００３９】Ｒ2N+1＝[(ｎ0ｎsｎ3 2N−ｎ4 2(N+1)）／
(ｎ0ｎsｎ3 2N＋ｎ4 2(N+1))]2 ここで、ｎ0はｐｉｎフォトダオード３をなすシリコン
の屈折率、ｎsはシリコン基板１の屈折率である。入射
光の第２の波長をλ2とすると、第２の酸化膜１２と第
２の窒化膜１３との光学的膜厚ｎ3ｄ3＝ｎ4ｄ4＝λ2／
４を満たすように設定する。前記反射率Ｒ2N+1の式よ
り、第２の多層反射膜９を構成する第２の酸化膜１２及
び第２の窒化膜１３の２重膜の繰り返し数Ｎが大きいほ
ど、第２多層反射膜９を構成する２種類の膜の屈折率比
ｎ3／ｎ4が小さいほど、反射率Ｒ2N+1は大きくなり１０
０％に近づくことが判る。
(ｎ0ｎsｎ3 2N＋ｎ4 2(N+1))]2 ここで、ｎ0はｐｉｎフォトダオード３をなすシリコン
の屈折率、ｎsはシリコン基板１の屈折率である。入射
光の第２の波長をλ2とすると、第２の酸化膜１２と第
２の窒化膜１３との光学的膜厚ｎ3ｄ3＝ｎ4ｄ4＝λ2／
４を満たすように設定する。前記反射率Ｒ2N+1の式よ
り、第２の多層反射膜９を構成する第２の酸化膜１２及
び第２の窒化膜１３の２重膜の繰り返し数Ｎが大きいほ
ど、第２多層反射膜９を構成する２種類の膜の屈折率比
ｎ3／ｎ4が小さいほど、反射率Ｒ2N+1は大きくなり１０
０％に近づくことが判る。
【００４０】図３に本発明例の構造（図１）と第２の従
来例の構造（図５）における多層反射膜の反射率スペク
トルを示す。実線は本発明例における多層反射膜の反射
率スペクトルの計算値、破線は第２の従来例における多
層反射膜の反射率スペクトルの計算値である。繰り返し
数は本発明例及び第２の従来例共に５回とし、第１の多
層反射膜８の中心波長を７８０ｎｍ、第２の多層反射膜
９の中心波長を６５０ｎｍとした。
来例の構造（図５）における多層反射膜の反射率スペク
トルを示す。実線は本発明例における多層反射膜の反射
率スペクトルの計算値、破線は第２の従来例における多
層反射膜の反射率スペクトルの計算値である。繰り返し
数は本発明例及び第２の従来例共に５回とし、第１の多
層反射膜８の中心波長を７８０ｎｍ、第２の多層反射膜
９の中心波長を６５０ｎｍとした。
【００４１】第２の従来例の反射率は入射光の波長が７
８０ｎｍでは８９％であるが、６５０ｎｍでは２２％し
か反射しなかった。一方、本発明例の反射率は７８０ｎ
ｍで８９％、６５０ｎｍで７６％となり、飛躍的に向上
した。また、反射率が６０％以上ある波長域は、第２の
従来例の６７０ｎｍ〜９３０ｎｍに対し、本発明例では
５６０〜９４０ｎｍとなり、１２０ｎｍも反射率が高い
波長域が広がったことが判る。第１及び第２の多層反射
膜８，９で反射された光は、再度ｐｉｎフォトダイオー
ド３に入射するため、実効的な膜厚を２倍にすることが
できる。その結果、ｐｉｎフォトダイオード３の光吸収
率は大きく向上し、波長６５０ｎｍ、７８０ｎｍにおい
て、第２の従来例ではそれぞれ６７％、４３％に対し、
本発明ではそれぞれ８４％、６５％まで向上した。
８０ｎｍでは８９％であるが、６５０ｎｍでは２２％し
か反射しなかった。一方、本発明例の反射率は７８０ｎ
ｍで８９％、６５０ｎｍで７６％となり、飛躍的に向上
した。また、反射率が６０％以上ある波長域は、第２の
従来例の６７０ｎｍ〜９３０ｎｍに対し、本発明例では
５６０〜９４０ｎｍとなり、１２０ｎｍも反射率が高い
波長域が広がったことが判る。第１及び第２の多層反射
膜８，９で反射された光は、再度ｐｉｎフォトダイオー
ド３に入射するため、実効的な膜厚を２倍にすることが
できる。その結果、ｐｉｎフォトダイオード３の光吸収
率は大きく向上し、波長６５０ｎｍ、７８０ｎｍにおい
て、第２の従来例ではそれぞれ６７％、４３％に対し、
本発明ではそれぞれ８４％、６５％まで向上した。
【００４２】また、本発明例において、第１及び第２の
多層反射膜８，９を構成している各反射膜の光学的膜厚
が、入射光の波長λに対しλ／４を満たしているが、必
ずしもこの条件を満たさなくても良い。その場合、中心
波長に対する反射率がやや低下するが、反射率が高い波
長領域をさらに広げることができる。
多層反射膜８，９を構成している各反射膜の光学的膜厚
が、入射光の波長λに対しλ／４を満たしているが、必
ずしもこの条件を満たさなくても良い。その場合、中心
波長に対する反射率がやや低下するが、反射率が高い波
長領域をさらに広げることができる。
【００４３】なお、前記の実施形態においては、第１及
び第２の多層反射膜８，９として酸化膜と窒化膜の積層
膜を用いているが、必ずしもこの構造に限定されたもの
ではなく、屈折率が異なる膜が積層された構造であれ
ば、いかなる物質の組み合わせであっても良い。また、
多層反射膜の屈折率の差によって最適繰り返し数や波長
域の幅を自由に変えることができるものである。
び第２の多層反射膜８，９として酸化膜と窒化膜の積層
膜を用いているが、必ずしもこの構造に限定されたもの
ではなく、屈折率が異なる膜が積層された構造であれ
ば、いかなる物質の組み合わせであっても良い。また、
多層反射膜の屈折率の差によって最適繰り返し数や波長
域の幅を自由に変えることができるものである。
【００４４】また、前記の実施形態では、第１及び第２
の多層反射膜８，９の構成として、両者共に酸化膜と窒
化膜の同一の膜を用いたが、必ずしもこの構成に限定さ
れるものではなく、反射膜を全て異なる物質で構成して
も問題ない。また、前記の実施形態において、第１及び
第２の多層反射膜８，９を構成している膜が酸化膜と窒
化膜のように同一の構成を用いるという好ましい例にお
いては、半導体集積回路の製造工程において十分な実績
があり、かつ同一の装置で形成できるため工程の簡略化
ができるというメリットを有する。
の多層反射膜８，９の構成として、両者共に酸化膜と窒
化膜の同一の膜を用いたが、必ずしもこの構成に限定さ
れるものではなく、反射膜を全て異なる物質で構成して
も問題ない。また、前記の実施形態において、第１及び
第２の多層反射膜８，９を構成している膜が酸化膜と窒
化膜のように同一の構成を用いるという好ましい例にお
いては、半導体集積回路の製造工程において十分な実績
があり、かつ同一の装置で形成できるため工程の簡略化
ができるというメリットを有する。
【００４５】さらに、前記の実施形態においては、第１
及び第２の多層反射膜８，９を構成している膜として絶
縁性のある誘電体膜を用いたが、必ずしもこの構成に限
定されたものではない。好ましい例として、第１及び第
２の多層反射膜８，９を構成する膜の少なくとも１つが
絶縁性を有していると、シリコン基板１と素子層２の絶
縁性が確保されるため、リーク電流や寄生素子の影響が
大きく低減できる。
及び第２の多層反射膜８，９を構成している膜として絶
縁性のある誘電体膜を用いたが、必ずしもこの構成に限
定されたものではない。好ましい例として、第１及び第
２の多層反射膜８，９を構成する膜の少なくとも１つが
絶縁性を有していると、シリコン基板１と素子層２の絶
縁性が確保されるため、リーク電流や寄生素子の影響が
大きく低減できる。
【００４６】加えて、前記の実施形態において、半導体
基板としてシリコン基板１を用いたが、必ずしもシリコ
ン基板に限定されるものではなく、例えば長波長域で広
く用いられているゲルマニウム基板や化合物半導体基板
であっても良い。
基板としてシリコン基板１を用いたが、必ずしもシリコ
ン基板に限定されるものではなく、例えば長波長域で広
く用いられているゲルマニウム基板や化合物半導体基板
であっても良い。
【００４７】さらにまた、前記の実施形態では、受光素
子としてｐｉｎフォトダイオード３を用いたが、通常の
ｐｎ型フォトダイオード、アバランシェフォトダイオー
ド、フォトトランジスタやｐｎ接合を用いない光伝導素
子についても適用が可能であることは言うまでもない。
子としてｐｉｎフォトダイオード３を用いたが、通常の
ｐｎ型フォトダイオード、アバランシェフォトダイオー
ド、フォトトランジスタやｐｎ接合を用いない光伝導素
子についても適用が可能であることは言うまでもない。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
半導体基板と素子層との間に第１の波長に対して高い反
射率を持つ第１の多層反射膜と、第２の波長に対して高
い反射率を持つ第２の多層反射膜を積層することによ
り、素子層が薄くてかつ、２波長又は広範囲の波長域に
対して高い受光感度を有する受光素子と高速の電子回路
素子とを混載した半導体装置を実現することができる。
半導体基板と素子層との間に第１の波長に対して高い反
射率を持つ第１の多層反射膜と、第２の波長に対して高
い反射率を持つ第２の多層反射膜を積層することによ
り、素子層が薄くてかつ、２波長又は広範囲の波長域に
対して高い受光感度を有する受光素子と高速の電子回路
素子とを混載した半導体装置を実現することができる。
【図１】本発明の一実施形態に係るＯＥＩＣの構造を概
略的に示す断面図である。
略的に示す断面図である。
【図２】本発明の一実施形態に係るＯＥＩＣにおいて多
層反射膜の繰り返し数と反射率との関係を示す図であ
る。
層反射膜の繰り返し数と反射率との関係を示す図であ
る。
【図３】本発明例及び第２の従来例の多層反射膜におけ
る反射率スペクトルを示す図である。
る反射率スペクトルを示す図である。
【図４】第１の従来例のＯＥＩＣの構造を概略的に示す
断面図である。
断面図である。
【図５】第２の従来例のＯＥＩＣの構造を概略的に示す
断面図である。
断面図である。
１ シリコン基板（半導体基板）
２ 素子層
３ ｐｉｎフォトダイオード（受光素子）
４ ｎｐｎトランジスタ（電子回路素子）
８ 第１の多層反射膜
９ 第２の多層反射膜
１０ 第１の酸化膜
１１ 第１の窒化膜
１２ 第２の酸化膜
１３ 第２の窒化膜
フロントページの続き
Ｆターム(参考） 2H042 DA01 DA08 DA10 DE00
4M118 AA01 AA08 AB05 AB10 BA02
CA03 CA05 CA09 CA34 FC09
FC16 FC18 FC20 GA10 GD15
5F049 MA04 MB03 NA03 NA10 NB08
PA03 PA20 QA03 RA08 SS03
SZ16 UA07 UA13 UA14 WA03
Claims (4)
- 【請求項１】 半導体基板上に素子層が形成され、 前記素子層に受光素子及び電子回路素子が互いに絶縁分
離されて形成され、 前記半導体基板と素子層との界面に第１及び第２の多層
反射膜が積層形成され、 前記第１及び第２の多層反射膜は、屈折率の異なる複数
の反射膜が交互に積層形成され、前記受光素子から入射
した波長の異なる入射光を反射して再度受光素子に入射
させるように構成されていることを特徴とする受光素子
を内蔵する半導体装置。 - 【請求項２】 前記第１及び第２の多層反射膜を構成す
る反射膜の光学的膜厚は、次式 ｎｄ＝λ／４ ｎ：反射膜の屈折率 ｄ：反射膜の膜厚 λ：入射光の波長 の関係を満たすことを特徴とする請求項１に記載の受光
素子を内蔵する半導体装置。 - 【請求項３】 前記第１及び第２の多層反射膜を構成す
る反射膜は、同じ材質の膜を有することを特徴とする請
求項１に記載の受光素子を内蔵する半導体装置。 - 【請求項４】 前記第１及び第２の多層反射膜を構成す
る反射膜のうち少なくとも１つは絶縁性を有することを
特徴とする請求項１に記載の受光素子を内蔵する半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351265A JP2003152217A (ja) | 2001-11-16 | 2001-11-16 | 受光素子を内蔵する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351265A JP2003152217A (ja) | 2001-11-16 | 2001-11-16 | 受光素子を内蔵する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152217A true JP2003152217A (ja) | 2003-05-23 |
Family
ID=19163595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351265A Pending JP2003152217A (ja) | 2001-11-16 | 2001-11-16 | 受光素子を内蔵する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003152217A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013147A (ja) * | 2005-06-30 | 2007-01-18 | Taiwan Semiconductor Manufacturing Co Ltd | 背面照射型半導体デバイス |
| JP2007233027A (ja) * | 2006-03-01 | 2007-09-13 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2007241303A (ja) * | 2007-04-20 | 2007-09-20 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2010041011A (ja) * | 2008-08-08 | 2010-02-18 | Hamamatsu Photonics Kk | 光検出装置 |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| JP2013506287A (ja) * | 2009-09-24 | 2013-02-21 | スウェディセ アクチボラゲット | アバランシェタイプのフォトダイオード |
| WO2013031707A1 (en) * | 2011-09-01 | 2013-03-07 | Canon Kabushiki Kaisha | Solid-state image sensor |
| JP2013532902A (ja) * | 2010-07-23 | 2013-08-19 | インテル コーポレイション | 高速、高光帯域、及び、高効率の共振空洞感度増強光検出器 |
| US8525286B2 (en) | 2006-05-09 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| US8592881B2 (en) | 2007-07-04 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emitting element and method of manufacturing the same |
| US8704277B2 (en) | 2006-05-09 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spectrally efficient photodiode for backside illuminated sensor |
| JP2014086702A (ja) * | 2012-10-26 | 2014-05-12 | Canon Inc | 固体撮像装置、その製造方法、およびカメラ |
| JP2017034022A (ja) * | 2015-07-30 | 2017-02-09 | 技術研究組合光電子融合基盤技術研究所 | 面型光検出器 |
| JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
| WO2018079296A1 (ja) * | 2016-10-27 | 2018-05-03 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
-
2001
- 2001-11-16 JP JP2001351265A patent/JP2003152217A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013147A (ja) * | 2005-06-30 | 2007-01-18 | Taiwan Semiconductor Manufacturing Co Ltd | 背面照射型半導体デバイス |
| JP2007233027A (ja) * | 2006-03-01 | 2007-09-13 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| US7498649B2 (en) | 2006-03-01 | 2009-03-03 | Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
| US7759757B2 (en) | 2006-03-01 | 2010-07-20 | Sony Corporation | Electro-optical device and electronic apparatus |
| US8525286B2 (en) | 2006-05-09 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| US8790954B2 (en) | 2006-05-09 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| US8704277B2 (en) | 2006-05-09 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spectrally efficient photodiode for backside illuminated sensor |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| US7994032B2 (en) | 2006-07-10 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making deep junction for electrical crosstalk reduction of an image sensor |
| JP2007241303A (ja) * | 2007-04-20 | 2007-09-20 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP4656082B2 (ja) * | 2007-04-20 | 2011-03-23 | ソニー株式会社 | 電気光学装置及び電子機器 |
| US9368558B2 (en) | 2007-07-04 | 2016-06-14 | Samsung Display Co., Ltd. | Organic light emitting element and method of manufacturing the same |
| US8592881B2 (en) | 2007-07-04 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emitting element and method of manufacturing the same |
| JP2010041011A (ja) * | 2008-08-08 | 2010-02-18 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2013506287A (ja) * | 2009-09-24 | 2013-02-21 | スウェディセ アクチボラゲット | アバランシェタイプのフォトダイオード |
| JP2013532902A (ja) * | 2010-07-23 | 2013-08-19 | インテル コーポレイション | 高速、高光帯域、及び、高効率の共振空洞感度増強光検出器 |
| WO2013031707A1 (en) * | 2011-09-01 | 2013-03-07 | Canon Kabushiki Kaisha | Solid-state image sensor |
| JP2013055159A (ja) * | 2011-09-01 | 2013-03-21 | Canon Inc | 固体撮像装置 |
| US9478575B2 (en) | 2011-09-01 | 2016-10-25 | Canon Kabushiki Kaisha | Solid-state image sensor |
| JP2014086702A (ja) * | 2012-10-26 | 2014-05-12 | Canon Inc | 固体撮像装置、その製造方法、およびカメラ |
| JP2017034022A (ja) * | 2015-07-30 | 2017-02-09 | 技術研究組合光電子融合基盤技術研究所 | 面型光検出器 |
| JP2017126738A (ja) * | 2016-01-13 | 2017-07-20 | ソニー株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
| WO2018079296A1 (ja) * | 2016-10-27 | 2018-05-03 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
| JPWO2018079296A1 (ja) * | 2016-10-27 | 2019-09-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
| US11101305B2 (en) | 2016-10-27 | 2021-08-24 | Sony Semiconductor Solutions Corporation | Imaging element and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448614B2 (en) | Circuit-incorporating photosensitive device | |
| US7538404B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| US6218719B1 (en) | Photodetector and device employing the photodetector for converting an optical signal into an electrical signal | |
| JP2003152217A (ja) | 受光素子を内蔵する半導体装置 | |
| JP5007614B2 (ja) | Ｐｉｎフォトダイオード | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JP2003158291A (ja) | 受光素子を内蔵する半導体装置及びその製造方法 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| JPH06302844A (ja) | 受光素子 | |
| TW535286B (en) | Circuit-incorporating light receiving device | |
| US20100282948A1 (en) | Optical semiconductor device | |
| JPH09232621A (ja) | 半導体装置 | |
| US20040126922A1 (en) | Photo diode, opto-electronic integrated circuit device comprising the same, and method for manufacturing the same | |
| JP2004047544A (ja) | 半導体装置およびこれを備えた光学装置 | |
| JP3303571B2 (ja) | 赤外線検出器及び赤外線検出器アレイ | |
| Espinase et al. | What's in store for silicon photoreceivers? | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| KR100643034B1 (ko) | 수광소자, 회로 내장형 수광장치 및 광디스크 장치 | |
| JP2007250917A (ja) | 光半導体装置およびその製造方法 | |
| CN118281021B (zh) | 一种基于硅锗多雪崩层的锗系SPADs传感器及其制备方法 | |
| JPH05226686A (ja) | 受光素子 | |
| JPH05145051A (ja) | 光半導体装置 | |
| JP2003037259A (ja) | 半導体装置及びその製造方法 | |
| JP2003051589A (ja) | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 | |
| JP3086514B2 (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |