CN110168700A - 用于正面型图像传感器的衬底和制造这种衬底的方法 - Google Patents

用于正面型图像传感器的衬底和制造这种衬底的方法 Download PDF

Info

Publication number
CN110168700A
CN110168700A CN201880006335.0A CN201880006335A CN110168700A CN 110168700 A CN110168700 A CN 110168700A CN 201880006335 A CN201880006335 A CN 201880006335A CN 110168700 A CN110168700 A CN 110168700A
Authority
CN
China
Prior art keywords
layer
substrate
thickness
sige
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880006335.0A
Other languages
English (en)
Other versions
CN110168700B (zh
Inventor
沃尔特·施瓦岑贝格
奥列格·科农丘克
卢多维克·埃卡尔诺
C·米绍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN110168700A publication Critical patent/CN110168700A/zh
Application granted granted Critical
Publication of CN110168700B publication Critical patent/CN110168700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

本发明涉及一种用于正面型图像传感器的衬底，所述衬底依次包括支撑半导体衬底(1)、电绝缘层(2)以及被称为有源层的半导体层(3)，其特征在于，所述有源层(3)是硅锗的外延层，所述有源层的锗含量小于10％。本发明还涉及制造这种衬底的方法。

Description

用于正面型图像传感器的衬底和制造这种衬底的方法
技术领域
本发明涉及用于“正面”型成像器的衬底、并入这种衬底的成像器以及制造这种衬底的方法。
背景技术
文献US 2016/0118431描述了一种“正面”型成像器。
如图1所示，所述成像器包括SOI(绝缘体上半导体)型衬底，该SOI衬底从其背面到正面依次包括：具有一定掺杂的硅支撑衬底1’、氧化硅层2’以及指定为有源层的单晶硅层3’，该单晶硅层3’具有可以与支撑衬底1’的掺杂不同的掺杂，在该有源层中定义了各自定义了像素的光电二极管的矩阵阵列。
然而，这种成像器对于近红外光(即，对于介于700nm至3μm之间的波长)具有低灵敏度。
实际上，有源硅层3’具有随着该有源层所暴露至的辐射的波长的增加而显著降低的吸收系数，即，对于波长为300nm，有源层的吸收系数约为106cm-1，对于波长为700nm，有源层的吸收系数为几个103cm-1。
然而，目前单晶硅是形成成像器的衬底的有源层的偏爱材料，因为单晶硅具有与能够制造成像器的微电子方法兼容的优点，和具有适于有源层功能的结晶质量(特别是没有位错)的优点。
发明内容
本发明的一个目的是克服前述问题并提出一种用于“正面”型成像器的衬底，该衬底使得可以在考虑到与制造该成像器的方法兼容的限制性以及有源层的结晶质量的同时增加近红外中的光的吸收。
为此，本发明提出了一种用于正面型成像器的衬底，所述衬底依次包括半导体支撑衬底、电绝缘层以及半导体有源层，其特征在于，所述有源层是由硅锗制成的外延层(epitaxial layer)，所述硅锗层的锗含量小于10％。
就“外延层”来说，是指通过外延而生长的层，如在后续说明中所描述的。
“正面”在本文中是指成像器的打算暴露于光辐射的那侧，该侧与相关联的电子组件位于衬底的同一侧。
有利地，所述有源层的锗含量小于或等于8％。
优选地，所述有源层的厚度小于所述硅锗层的临界厚度，所述硅锗层的临界厚度被定义为超过该临界厚度将发生硅锗驰豫(silicon-germanium relaxation)的厚度。
根据一个实施方式，所述衬底还包括处于所述电绝缘层与所述硅锗层之间的硅层。
根据一个实施方式，所述电绝缘层是由氧化硅制成的。
所述电绝缘层的厚度介于10nm至200nm之间。
根据另一实施方式，所述电绝缘层由按以下方式选择的电介质层和/或金属层的堆层(stack)构成：所述堆层在介于700nm至3μm之间的波长范围内的反射率大于具有与所述堆层的厚度相等的厚度的氧化硅层的反射率。
根据一个特定实施方式，所述电绝缘层从所述支撑衬底到所述有源层依次包括氧化硅层、氮化钛层以及氧化硅层。
本发明还涉及一种包括这种衬底和所述衬底的有源层中的光电二极管矩阵阵列的正面型成像器。
本发明的另一目的涉及制造这种衬底的方法。
所述方法包括以下步骤：
-提供供体衬底，所述供体衬底包括适于硅锗的外延生长的半导体材料；
-提供支撑衬底；
-将所述供体衬底接合在所述支撑衬底上，电绝缘层处于接合界面处；
-使所述供体衬底变薄，以便将半导体材料层转移到所述支撑衬底上；
-在经转移的半导体材料层上外延生长硅锗层，所述硅锗层的锗含量小于10％，优选地小于或等于8％。
根据一个实施方式，所述供体衬底的适于硅锗的外延生长的半导体材料是硅锗。
所述半导体材料可以通过在基础衬底(32)上外延来形成，所述半导体材料和所述基础衬底一起形成所述供体衬底。
根据另一实施方式，所述供体衬底的适于硅锗的外延生长的半导体材料是硅。
有利地，转移到所述支撑衬底上的硅层的厚度小于或等于400nm。
在硅锗的外延生长结束时，可以将所述硅层保存在所述电绝缘层与所述硅锗层之间。
另选地，所述方法还可以包括以下步骤：凝聚(condensation)所述有源层的硅锗，以便将已经进行了硅锗的外延生长的硅层转换成硅锗层。
以特别有利的方式，所述方法包括以下步骤：在所述供体衬底中形成脆化区(embrittlement zone)，以便划界出适于硅锗的外延生长的半导体材料层，并且使所述供体衬底变薄的步骤包括沿着所述脆化区的分离。
优选地，形成所述脆化区的步骤包括在所述供体衬底中植入原子种类(atomicspecies)。
根据一个特定实施方式，通过在所述支撑衬底上淀积由按以下方式选择的电介质层和/或金属层的堆层来形成所述电绝缘层：所述堆层在介于700nm至3μm之间的波长范围内的反射率大于具有与所述堆层的厚度相等的厚度的氧化硅层的反射率。
在这种情况下，有利地，在植入原子种类以形成脆化区之前，在所述供体衬底上形成牺牲氧化物层，所述原子种类的植入穿过所述牺牲层来进行，在将所述供体衬底接合在所述支撑衬底上之前去除所述牺牲氧化物层。
附图说明
参照附图，通过阅读下面的详细描述，本发明的其它特征和优点将变清楚，其中：
-图1是文献US 2016/0118431中描述的用于正面成像器的SOI衬底的截面图；
-图2是根据本发明的一个实施方式的衬底的截面图；
-图3示出了不同锗含量下硅锗的吸收系数随波长的变化；
-图4示出了硅锗层的临界厚度随该硅锗层的锗含量的变化；
-图5是根据本发明的另选实施方式的衬底的截面图；
-图6A至图6F例示了根据本发明的一个实施方式的制造用于正面成像器的衬底的方法的主要步骤；
-图7A至图7C例示了图6A至图6F中例示的制造方法的另选例的步骤；
-图8A至图8D例示了根据本发明的一个实施方式的制造用于正面成像器的衬底的方法的主要步骤；
-图9是根据本发明的特定实施方式的衬底的截面图；
-图10例示了电介质层的堆层的反射率随波长(以nm为单位)的变化；
-图11A至图11E例示了根据本发明的一个实施方式的制造用于正面成像器的衬底的方法的主要步骤；
-图12是包括根据本发明的一个实施方式的衬底的“正面”型成像器的像素的截面图。
出于附图易读性的原因，不同的层不一定按比例表示。
具体实施方式
图2是根据本发明的一个实施方式的用于正面成像器的衬底的截面图。
所述衬底从其背面到其正面依次包括：半导体支撑衬底1、电绝缘层2以及指定为有源层的单晶硅锗(SiGe)层3。
通常通过切割单晶锭(ingot)获得支撑衬底1。有利地，衬底1由硅制成.
根据一个实施方式，电绝缘层是氧化硅层。
有利地，所述电绝缘层的厚度介于10nm至200nm之间。
层3旨在接纳能够捕获图像的光电二极管(未示出)的矩阵阵列。层3的厚度通常大于或等于1μm，或甚至大于2μm。所述层3可以是轻掺杂的。
如可以在图3中看出，该图3例示了SiGe的不同组成下所述材料的吸收系数(以cm-1为单位)随波长(以μm为单位)的变化，该吸收系数特别是红外线中的吸收系数随锗含量的增加而增加。
然而，层3的设计不仅关心锗的浓度，而且关心所述层的厚度。实际上，由于SiGe层通过硅衬底上的外延形成，所述硅衬底的晶格参数与硅锗的晶格参数不同，所以超过指定临界厚度的一定厚度时会发生SiGe层的弛豫。这种弛豫导致在SiGe层内形成位错(dislocation)。
这种位错会使SiGe层不适合有源层3的功能，因此必须避免这种位错。
如图4所示，该图4例示了SiGe层的临界厚度(以为单位)随锗含量(化学计量系数x对应于组成Si1-xGex)变化，其全部为锗浓度越大，临界厚度就越小。
因此，有源层3的厚度和所述层的锗浓度在以下之间折衷产生：
-一方面，足够大的厚度以捕获近红外波长下的最大量的光子，
-另一方面，足够的锗浓度以增加有源层特别是在近红外光下吸收光子的容量，以及
-有限的厚度(取决于浓度)以避免硅锗弛豫及由此产生的晶体缺陷(位错)。
通常，寻求使层3的厚度和锗浓度最大化，以便在使所述有源层中的位错最小化的同时在红外光下具有尽可能好的吸收。
有源层的锗含量小于10％，优选为小于或等于8％。事实上，图4示出了Si0.9Ge0.1层的临界厚度为微米量级，该临界厚度适合于“正面”型成像器的有源层。对于Si0,92Ge0,08层，临界厚度大于2μm；此外，该Si0,92Ge0,08层在等于940nm的波长下的吸收系数是硅的吸收系数的三倍到四倍。
与文献WO 2005/043614中描述的通过热混合制成的硅锗层相比，本发明中实现的硅锗外延有源层呈现出更大的均匀性和更低的成本。实际上，通过热混合获得硅锗层意味着形成堆层，该堆层(从其自由表面到形成机械支撑的衬底)由具有高锗含量的硅锗层(例如，具有量级80％锗含量)、厚硅层(大致对应于最终硅锗层的所需厚度)以及防止任何锗原子扩散到下层衬底中的阻挡层构成。然而，硅层越厚，该过程的持续时间就越长(所述持续时间包括硅层的外延持续时间，随后是硅锗层的热处理以使锗原子在硅层内扩散的持续时间)。在实践中，因此，所述热混合过程不适于形成具有成像器所需的1μm量级的厚度的有源层。在任何情况下，通过测量位错的量和所述层的弛豫，本领域技术人员将能够将外延层与通过热混合形成的层区分开。
现在将对制造图2所示的衬底的方法的示例进行描述。
一般而言，根据本发明的制造衬底的方法包括以下步骤。
一方面，提供供体衬底，该供体衬底包括适于硅锗的外延生长的半导体材料。所述材料尤其可以是SiGe(使能实现同质外延)或者是与SiGe不同但具有与SiGe的晶格参数足够接近的晶格参数的材料，以使能实现该材料的外延生长(异质外延)。在后一种情况下，所述半导体材料有利地是硅。
另一方面，提供接收衬底，并且将供体衬底接合在接收衬底上，电绝缘层处于接合界面处。
接下来，使供体衬底变薄，以便将半导体材料层转移到接收衬底上。
可以通过抛光或蚀刻半导体材料来进行这种变薄，以便获得SiGe的外延所需的厚度和表面状态。
然而，有利地，在接合步骤之前，在半导体材料中形成脆化区，以划界出表面层以进行转移。在接合步骤之后，所述变薄包括沿着脆化区分离供体衬底，这导致将表面层转移到接收衬底上。通常情况下，转移层的厚度小于或等于400nm。潜在地，对转移层的自由表面进行精加工处理以有利于外延的实施，所述处理能够导致转移层变薄。
最后，在作为种子层的半导体材料的转移层上，实现硅锗层的外延生长，直到获得有源层的所需厚度为止。
应注意到，当种子层不是由SiGe制成时，例如，当种子层由硅制成时，在SiGe的外延结束时，保留有源层3下面的种子层。
图5例示了这种情形，该情形对应于本发明的一个特定实施方式。种子层用标号42指定。
与有源层的厚度相比，种子层足够薄(该种子层的厚度小于或等于300nm)，从而在红外光吸收方面不显著影响有源SiGe层的特性。
然而，可以例如借助于凝聚方法来除去种子层。按本身已知的方式，所述方法包括SiGe层的氧化，所述氧化具有唯一地消耗硅(以形成氧化硅)并使锗迁移至与该SiGe层的自由表面相对的一面的效果。然后，在所述表面上获得可以通过蚀刻来去除的SiO2层。
根据第一实施方式，如图6A至图6F所示，起点是包括表面SiGe层31的供体衬底30。
所述SiGe层通常通过在基础衬底32上外延来形成，该基础衬底32通常由硅制成。所述SiGe层足够薄以承受应力。
在该实施方式的第一形式中，在SiGe层中形成脆化区。
以特别有利的方式，如图6B所示，所述脆化区33是通过穿过SiGe层31的自由表面植入原子种类(通常为氢和/或氦)来形成的。因此，脆化区33在供体衬底的所述表面处划界出SiGe层34。
参照图6C，此外，提供了接收衬底，该接收衬底包括支撑衬底1和电绝缘层2。
参照图6D，将供体衬底接合在接收衬底上，SiGe层31和电绝缘层2位于接合界面处。
接下来，如图6E所示，将供体衬底沿脆化区分离。所述分离可以通过本领域技术人员已知的任何技术(例如，机械、化学和/或热应力)来发起。
由此将SiGe层34转移到支撑衬底上。
若需要的话，执行SiGe层的表面处理以去除与植入和分离相关的缺陷，并且使其足够平滑以进行随后的外延步骤。
在该实施方式的第二个形式中，在位于SiGe层31下面的供体衬底30中形成脆化区33(参见图7A)。
以特别有利的方式，所述脆化区33通过穿过层30的自由表面植入原子种类(通常为氢和/或氦)来形成。因此，脆化区33在供体衬底的表面上划界出SiGe层和衬底32的一部分。
参照图6C，此外，提供了接收衬底，该接收衬底包括支撑衬底1和电绝缘层2。
参照图7B，将供体衬底接合在接收衬底上，SiGe层31和电绝缘层2位于接合界面处。
接下来，将供体衬底沿脆化区33分离。所述分离可以通过本领域技术人员已知的任何技术(例如，机械、化学和/或热应力)来发起。
由此，将SiGe层31和基础衬底的部分38转移到支撑衬底上(参见图7C)。
然后对所生成的表面执行处理以除去表面供体衬底的部分38，直到露出SiGe表面为止，从而去除与植入和分离相关的缺陷，并且使其足够平滑以进行随后的外延步骤。
如在图6E中，由此获得SiGe层31的在支撑衬底1上的部分34。
如图6F所示(该实施方式的两个形式共同的步骤)，然后重新开始外延，以使SiGe层35在实现种子层的作用的经转移的层34上生长，直至有源层3的所需厚度，该有源层3由两个SiGe层(34和35)一起形成。在外延期间，可以根据所需的电气特性来对层35进行轻掺杂。层35的掺杂不必与种子层34的掺杂相同。
由此获得图2中所示的衬底。
根据第二实施方式，如图8A至图8D所示，使用公知的Smart CutTM方法来形成SOI衬底，该SOI衬底包括支撑衬底、电绝缘层以及旨在用于SiGe层的外延生长的硅种子层。
为此，提供由电绝缘层2覆盖的供体硅衬底40(参见图8A)，然后通过植入原子种类形成划界出硅层42以进行转移的脆化区41(参见图8B)。
此外提供接收衬底，该接收衬底通常是最终衬底的支撑衬底1。
参照图8C，将供体衬底40接合在接收衬底1上，电绝缘层2位于接合界面处。
接下来，将供体衬底沿脆化区分离。所述分离可以通过本领域技术人员已知的任何技术(例如，机械、化学和/或热应力)来发起。
由此将硅层42转移到支撑衬底1上(参见图8D)。
若需要的话，执行硅层的表面处理以去除与植入和分离相关的缺陷，并且使其足够平滑以进行随后的外延步骤。
然后重新开始在用作种子层的经转移的硅层42上的SiGe的外延，直至有源层3的所需厚度。在外延期间，可以根据所需的电气特性来对层3进行轻掺杂。
由此获得图5中所示的衬底。
如上提到，可以保留硅种子层以形成成像器。另选地，可以借助于前述凝聚方法去除硅层。
根据本发明的一个特定实施方式，如在常规SOI衬底中，电绝缘层2不是氧化硅层，而是由选择以便增加所述电绝缘层在红外线中的反射率的电介质层和/或金属层的堆层构成。更精确地说，形成这种堆层的电介质层和/或金属层按以下方式来选择：所述堆层在介于700nm至3μm之间的波长范围内的反射率大于具有与所述堆层的厚度相等的厚度的氧化硅层的反射率。而且，有利地通过至少一个电介质层将该堆层中的金属层与支撑衬底并且与有源层分离开。因此，所述电介质层尤其确保了有源层相对于支撑衬底的电绝缘功能。
例如，如图9所示，电绝缘层依次包括：
-在与支撑衬底1的界面处的第一氧化硅层21，
-氮化钛层22，以及
-在与有源层3的界面处的第二氧化硅层23。
氮化钛是广泛用于微电子学的金属材料。
电介质氧化硅层21和23使得可以密封氮化钛层，从而避免有源层的任何金属污染。从而避免了在有源层与电绝缘层之间的界面处产生的电缺陷以及在成像器的有源层的SiGe与能够掺杂有源层的金属组件之间的重组。
通常，层21具有介于300nm至500nm之间的厚度，层23具有介于10nm至50nm之间的厚度，以及层22具有介于10nm至100nm之间的厚度。
这种电绝缘层具有比相同厚度的氧化硅层反射更多透过有源层3的光子的优点。
这在图10中是可见的，该图10示出了后续堆层(从支撑衬底到有源层)的反射率随波长(以nm为单位)的变化：
-厚度为400nm的第一氧化硅层21，
-厚度为50nm的氮化钛层22，
-厚度为20nm的第二氧化硅层23。
由此获得对于850nm的波长达到0.8的反射率。作为比较，对于850nm的波长，400nm的氧化硅层具有0.5的反射率。
这种增加的反射率具有增加有源层3内的光子路径长度的效果，并由此具有有利于它们被所述层吸收的效果。
因此，在同时使用有源硅锗层以及形成电绝缘层的电介质层和/或金属层的堆层的情况下，组合了这两个层对红外辐射吸收的有利效果。
在这种情况下，以下面的方式对制造衬底的方法进行调整。
与上述方法相比，当要转移的层(无论是SiGe层还是硅层)通过植入在供体衬底中形成的脆化区划界出时，电介质层和/或金属层的堆层不是形成在供体衬底上而是形成在支撑衬底上。实际上，这种堆层对于植入而言太厚。另一方面，有利地，在植入前，在供体衬底上形成牺牲氧化硅层，穿过该牺牲氧化物层植入打算形成脆化区的原子种类。所述牺牲层使得可以避免在植入期间的沟道效应(channelling effect)。接下来，在将供体衬底接合在支撑衬底上之前，将所述牺牲层从供体衬底去除。
图11A至图11E例示了用于正面成像器的衬底的优选实施方式，该衬底包括这种电介质层的堆层。由与前面的图(特别是图8A至图8D)中相同的标号指定的元件指定相同的元件。然而，本领域技术人员还可以将上述方法应用于转移的种子层是SiGe层的情况，如参照图6A至图6F或7A至图7C所述的方法中一样。
参照图11A，提供由牺牲氧化硅层5覆盖的供体硅衬底40，然后通过穿过层5植入原子种类来形成划界出待转移的硅层42的脆化区41。在植入后，例如通过化学蚀刻去除牺牲层5。
参照图11B，此外提供接收衬底，该接收衬底通常是最终衬底的支撑衬底1，在该接收衬底上形成打算形成电绝缘层2的层(21、22、23)的堆层。
参照图11C，将供体衬底40接合在支撑衬底1上，形成电绝缘层2的电介质层和/或金属层的堆层位于接合界面处。
接下来，将供体衬底沿脆化区41分离。所述分离可以通过本领域技术人员已知的任何技术(例如，机械、化学和/或热应力)来发起。
由此，将硅层42转移到支撑衬底1上(参见图11D)。
若需要的话，进行硅层的表面处理以去除与植入和分离相关的缺陷，并且使其足够平滑以进行随后的外延步骤。
参照图11E，然后重新开始在用作种子层的经转移的硅层42上的SiGe外延，直至有源层3的所需厚度。在外延期间，可以根据所需的电气特性来对层3进行轻掺杂。
图12例示了正面型成像器的一部分，该正面型成像器包括与图2相对应的根据本发明的一个实施方式的衬底，但不限于此。在该图中仅表示了成像器的与像素相对应的一部分，所述像素通过绝缘沟槽7与形成在有源层3中的其它像素电绝缘。
在有源层3的正面的表面下方形成与层3的掺杂区域不同类型的掺杂区域36。该区域36与有源层3一起形成光电二极管。在区域36与层3的正面之间形成的区域37有利地具有比区域36的掺杂水平大的掺杂水平，以便钝化所述界面。钝化层6形成在有源层3上并且可以密封元件使得可以电控制所述像素。
潜在地，可以在钝化层6上形成诸如过滤器的其它层，但这些其它层未在图12中表示出来。
这样的成像器的结构及其制造方法对于本领域技术人员来说是已知的，因此这里不再详细描述。
参考文献
US 2016/0118431
WO 2005/043614

Claims (24)

1.一种用于正面型成像器的衬底，所述衬底依次包括半导体支撑衬底(1)、电绝缘层(2)以及半导体有源层(3)，其特征在于，所述有源层(3)是由硅锗制成的外延层，所述有源层的锗含量小于10％。
2.根据权利要求1所述的衬底，其中，所述有源层(3)的锗含量小于或等于8％。
3.根据权利要求1或2中任一项所述的衬底，其中，所述有源层(3)的厚度小于硅锗层的临界厚度，所述硅锗层的临界厚度被定义为超过该临界厚度会发生硅锗驰豫的厚度。
4.根据权利要求1至3中任一项所述的衬底，其中，所述有源层的厚度大于1μm，或甚至大于2μm。
5.根据权利要求1至4中任一项所述的衬底，所述衬底还包括硅层(42)，所述硅层处于所述电绝缘层(2)与所述硅锗层(42)之间。
6.根据权利要求1至5中任一项所述的衬底，其中，所述电绝缘层(2)由氧化硅制成。
7.根据权利要求1至6中任一项所述的衬底，其中，所述电绝缘层(2)的厚度介于10nm至200nm之间。
8.根据权利要求1至5中任一项所述的衬底，其中，所述电绝缘层由按以下方式选择的电介质层和/或金属层(21、22、23)的堆层构成：所述堆层在介于700nm至3μm之间的波长范围内的反射率大于具有与所述堆层的厚度相等的厚度的氧化硅层的反射率。
9.根据权利要求8所述的衬底，其中，所述电绝缘层(2)从所述支撑衬底(1)到所述有源层(3)依次包括氧化硅层(21)、氮化钛层(22)以及氧化硅层(23)。
10.一种正面型成像器，其特征在于，所述正面型成像器包括根据权利要求1至9中任一项所述的衬底以及处于所述衬底的所述有源层(3)中的光电二极管的矩阵阵列。
11.一种制造用于正面型成像器的衬底的方法，所述方法包括以下步骤：
-提供供体衬底(30、40)，所述供体衬底包括适于硅锗的外延生长的半导体材料；
-提供支撑衬底(1)；
-将所述供体衬底(30、40)接合在所述支撑衬底(1)上，电绝缘层(2)处于接合界面处；
-使所述供体衬底(30、40)变薄，以便将半导体材料层(34、42)转移到所述支撑衬底(1)上；
-在经转移的半导体材料层(34、42)上外延生长硅锗层(35、3)，所述硅锗层的锗含量小于10％。
12.根据权利要求11所述的方法，其中，所述供体衬底(30)的适于硅锗的外延生长的半导体材料是硅锗。
13.根据权利要求12所述的方法，其中，所述半导体材料(31)是通过在基础衬底(32)上外延来形成的，所述半导体材料和所述基础衬底一起形成所述供体衬底(30)。
14.根据权利要求11所述的方法，其中，所述供体衬底(40)的适于硅锗的外延生长的半导体材料是硅。
15.根据权利要求14所述的方法，其中，转移到所述支撑衬底(1)上的硅层(42)的厚度小于或等于400nm。
16.根据权利要求14或15中任一项所述的方法，其中，在硅锗的外延生长结束时，将所述硅层(42)保存在所述电绝缘层(2)与所述硅锗层(3)之间。
17.根据权利要求14或15中任一项所述的方法，所述方法还包括以下步骤：凝聚有源层(3)的硅锗，以便将已经进行了硅锗的外延生长的硅层(42)转换成硅锗层。
18.根据权利要求11至17中任一项所述的方法，所述方法包括以下步骤：在所述供体衬底(30、40)中形成脆化区(33、41)，以便划界出适于硅锗的外延生长的半导体材料层(34、42)，并且其中，使所述供体衬底变薄的步骤包括沿着所述脆化区(33、41)的分离。
19.根据权利要求18所述的方法，其中，所述脆化区(33、41)的形成包括在所述供体衬底(30、40)中植入原子种类。
20.根据权利要求11至19中任一项所述的方法，其中，所述电绝缘层是通过在所述支撑衬底(1)上淀积按以下方式选择的电介质层和/或金属层(21、22、23)的堆层来形成的：所述堆层在介于700nm至3μm之间的波长范围内的反射率大于具有与所述堆层的厚度相等的厚度的氧化硅层的反射率。
21.根据权利要求20结合权利要求19的方法，其中，在植入所述原子种类之前，在所述供体衬底(40)上形成牺牲氧化物层(5)，所述原子种类的植入是穿过所述牺牲层(5)来进行的，在将所述供体衬底(30、40)接合在所述支撑衬底(1)上之前去除所述牺牲氧化物层(5)。
22.根据权利要求11至21中任一项所述的方法，其中，所述有源层(3)的厚度大于1μm，或甚至大于2μm。
23.根据权利要求11至22中任一项所述的方法，其中，所述有源层(3)的厚度小于所述硅锗层的临界厚度，所述硅锗层的临界厚度被定义为超过该临界厚度会发生硅锗驰豫的厚度。
24.根据权利要求11至23中任一项所述的方法，其中，所述有源层(3)的锗含量小于或等于8％。
CN201880006335.0A 2017-01-11 2018-01-10 用于正面型图像传感器的衬底和制造这种衬底的方法 Active CN110168700B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750237 2017-01-11
FR1750237A FR3061803B1 (fr) 2017-01-11 2017-01-11 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
PCT/FR2018/050053 WO2018130780A1 (fr) 2017-01-11 2018-01-10 Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat

Publications (2)

Publication Number Publication Date
CN110168700A true CN110168700A (zh) 2019-08-23
CN110168700B CN110168700B (zh) 2023-06-27

Family

ID=59070743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006335.0A Active CN110168700B (zh) 2017-01-11 2018-01-10 用于正面型图像传感器的衬底和制造这种衬底的方法

Country Status (8)

Country Link
US (1) US11127775B2 (zh)
EP (1) EP3568868B1 (zh)
JP (1) JP7170664B2 (zh)
KR (1) KR102572859B1 (zh)
CN (1) CN110168700B (zh)
FR (1) FR3061803B1 (zh)
TW (1) TWI761422B (zh)
WO (1) WO2018130780A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797305A (zh) * 2019-10-22 2020-02-14 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223995B (zh) * 2019-06-14 2021-11-02 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789517A1 (fr) * 1999-02-10 2000-08-11 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US20050093100A1 (en) * 2003-11-03 2005-05-05 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JP2008305994A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 固体撮像装置およびその製造方法
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
KR100925310B1 (ko) * 2004-01-16 2009-11-04 인터내셔널 비지네스 머신즈 코포레이션 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
JP2010040931A (ja) * 2008-08-07 2010-02-18 Sumco Corp 半導体基板の製造方法及び半導体基板
US20120068289A1 (en) * 2010-03-24 2012-03-22 Sionyx, Inc. Devices Having Enhanced Electromagnetic Radiation Detection and Associated Methods
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR3027731B1 (fr) 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
US10515991B2 (en) * 2015-04-17 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10707260B2 (en) * 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
WO2017155804A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789517A1 (fr) * 1999-02-10 2000-08-11 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US20050093100A1 (en) * 2003-11-03 2005-05-05 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JP2008305994A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 固体撮像装置およびその製造方法
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797305A (zh) * 2019-10-22 2020-02-14 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备

Also Published As

Publication number Publication date
FR3061803B1 (fr) 2019-08-16
CN110168700B (zh) 2023-06-27
JP2020504462A (ja) 2020-02-06
KR20190100405A (ko) 2019-08-28
WO2018130780A1 (fr) 2018-07-19
US20190348462A1 (en) 2019-11-14
JP7170664B2 (ja) 2022-11-14
KR102572859B1 (ko) 2023-08-30
TW201832354A (zh) 2018-09-01
TWI761422B (zh) 2022-04-21
US11127775B2 (en) 2021-09-21
FR3061803A1 (fr) 2018-07-13
EP3568868B1 (fr) 2023-06-21
EP3568868A1 (fr) 2019-11-20

Similar Documents

Publication Publication Date Title
US7786468B2 (en) Layer transfer of low defect SiGe using an etch-back process
US20220157882A1 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
TW200849574A (en) Image sensor using thin-film SOI
US20230127950A1 (en) Front-side type image sensors
US7906362B2 (en) Assembling two substrates by molecular adhesion
CN110168700A (zh) 用于正面型图像传感器的衬底和制造这种衬底的方法
TWI492274B (zh) 製造半導體基板的方法
CN110383456A (zh) 特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法
Pacella et al. Fabrication and thermal budget considerations of advanced Ge and InP SOLES substrates
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
JP7467805B2 (ja) 前面撮像素子及びそのような撮像素子を製造するための方法
TWI810422B (zh) 用於製造供用於前側影像感測器之基材的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant