TW201832354A - 用於前側型成像器之基材及製造該基材之方法 - Google Patents

用於前側型成像器之基材及製造該基材之方法 Download PDF

Info

Publication number
TW201832354A
TW201832354A TW107101072A TW107101072A TW201832354A TW 201832354 A TW201832354 A TW 201832354A TW 107101072 A TW107101072 A TW 107101072A TW 107101072 A TW107101072 A TW 107101072A TW 201832354 A TW201832354 A TW 201832354A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon
germanium
thickness
Prior art date
Application number
TW107101072A
Other languages
English (en)
Other versions
TWI761422B (zh
Inventor
瓦特 史瓦然貝區
歐雷格 寇農洽克
路多維克 艾卡諾特
克里斯提里 米巧
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201832354A publication Critical patent/TW201832354A/zh
Application granted granted Critical
Publication of TWI761422B publication Critical patent/TWI761422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明係關於一種用於前側型成像器的基材，其相繼包含一半導體支撐基材、一電絕緣層及一半導體活性層，其特徵為該活性層係一由矽-鍺製得的磊晶層，其鍺含量係少於10%。 本發明亦關於一種製造此基材的方法。

Description

用於前側型成像器之基材及製造該基材之方法
發明領域 本發明係關於一種用於”前側”型成像器之基材、併入此基材之成像器及製造該基材之方法。
發明背景 US 2016/0118431文件描述出一種”前側”型成像器。
如在圖1中闡明，該成像器包含一SOI(絕緣體上半導體)型基材，從其後側至其前側包含一具有某些摻雜的矽支撐基材1’、一氧化矽層2’及一具有可與該支撐基材1’不同的摻雜而標為活性層之單晶矽層3’，在此中限定出一光電二極體的矩陣陣列，其各者限定出一畫素。
但是，此成像器對近紅外線，也就是說，對介於700奈米至3微米間的波長具有低靈敏度。
更確切來說，該活性矽層3’所具有的吸收係數會隨著對其曝露之輻射波長而顯著降低，換句話說，對波長300奈米係約106 公分-1 至對700 奈米係數個103 公分-1 。
但是，此時單晶矽係該用於成像器之基材形成活性層所偏愛的材料，因為其具有與能夠製造成像器之微電子方法相容及合適於活性層功能之結晶品質(特別是，缺乏差排)的優點。
發明概要 本發明之目標為克服前述提及的問題及提出一種用於”前側”型成像器且能夠增加在近紅外線中的光吸收之基材，同時關於與製造該成像器之方法的相容性及活性層之結晶品質的限制。
為此目的，本發明提出一種用於前側型成像器的基材，其相繼包含一半導體支撐基材、一電絕緣層及一半導體活性層，其特徵為該活性層係一由矽-鍺製得之磊晶層，該矽-鍺層的鍺含量係少於10%。
”磊晶層”意謂著一藉由磊晶生長的層，如在隨後的說明中有描述。
在本文中所取用的”前側”意謂著該成像器意欲曝露至光輻射的那邊，其係位於該基材與相關電子構件相同的邊上。
有利的是，該活性層之鍺含量係少於或等於8%。
較佳的是，該活性層厚度係薄於該矽-鍺層的臨界厚度，其中該臨界厚度係定義為一超過其會發生矽-鍺鬆弛的厚度。
根據一個具體實例，該基材進一步在該電絕緣層與矽-鍺層間包含一矽層。
根據一個具體實例，該電絕緣層係由氧化矽製得。
該電絕緣層之厚度係介於10至200奈米間。
根據另一個具體實例，該電絕緣層係由一介電層及/或金屬層之堆疊構成，其係以該堆疊在介於700奈米至3微米之波長範圍間之反射性係大於具有厚度等於該堆疊的氧化矽層之反射性的此方式進行選擇。
根據一個特別的具體實例，該電絕緣層從該支撐基材至該活性層相繼包含一氧化矽層、一氮化鈦層及一氧化矽層。
本發明亦關於一種前側成像器，其包含此一基材及一在該基材的活性層中之光電二極體的矩陣陣列。
本發明的另一個目標係關於一種製造此基材之方法。
該方法包含下列步驟： -供應一包含一合適於矽-鍺磊晶生長的半導體材料之供體基材； -供應一支撐基材； -將該供體基材接合在該支撐基材上，該電絕緣層係在接合界面處； -薄化該供體基材，以便將該半導體材料層轉移到該支撐基材上； -在該轉移的半導體材料層上磊晶生長一矽-鍺層，其鍺含量係少於10%，較佳為少於或等於8%。
根據一個具體實例，該供體基材之合適於矽-鍺磊晶生長的半導體材料係矽-鍺。
該半導體材料可藉由在基礎基材上磊晶而形成，該半導體材料與基礎基材一起形成該供體基材。
根據另一個具體實例，該供體基材之合適於矽-鍺磊晶生長的半導體材料係矽。
有利的是，轉移到該支撐基材上之矽層厚度係少於或等於400奈米。
在矽-鍺之磊晶生長結束時，該矽層可被保存在該電絕緣層與矽-鍺層間。
任擇地，該方法可進一步包含一凝聚該矽-鍺活性層之步驟，以便將已經進行矽-鍺磊晶生長的矽層轉換成矽-鍺層。
於特別優良的方式中，該方法包含一在該供體基材中形成一脆化區域的步驟，以便劃定出一合適於矽-鍺磊晶生長之半導體材料層，及該供體基材之薄化包含沿著該脆化區域之脫離(detachment)。
較佳的是，該脆化區域之形成包含在該供體基材中佈植原子物種。
根據一個特別的具體實例，該電絕緣層係藉由在該支撐基材上沈積一介電層及/或金屬層之堆疊而形成，其係以該堆疊在介於700奈米至3微米之波長範圍間之反射性係大於具有厚度等於該堆疊的氧化矽層之反射性的此方式進行選擇。
於此情況中，在佈植原子物種以形成脆化區域前，有利地於該供體基材上形成一犧牲氧化物層，透過該犧牲層佈植該原子物種；在將該供體基材接合於支撐基材上前，移除該犧牲氧化物層。
較佳實施例之詳細說明 圖2係根據本發明的一個具體實例之用於前側成像器的基材之截面圖。
該基材從其後側至其前側相繼包含一半導體支撐基材1、一電絕緣層2及一標為活性層之單晶矽-鍺(SiGe)層3。
該支撐基材1通常藉由切割一單晶晶棒獲得。該基材1有利地由矽製得。
根據一個具體實例，該電絕緣層係氧化矽層。
該電絕緣層之厚度係有利地介於10至200奈米間。
意欲該層3接收能夠捕捉影像之光電二極體的矩陣陣列(未表示出)。層3的厚度典型大於或等於1微米，或甚至大於2微米。該層3可經少量摻雜。
如可在圖3中看見，其闡明對該材料的不同組成物來說，SiGe之吸收係數(以公分-1 計)如為波長(以微米計)的函數，特別是在紅外線中之吸收係數會隨著鍺含量而增加。
但是，層3之設計不僅關心鍺的濃度而且亦關心該層的厚度。更確切來說，因為該SiGe層係藉由在晶格參數與矽-鍺不同的矽基材上磊晶而形成，其超過某一標為臨界厚度之厚度時會發生SiGe層鬆弛。此鬆弛會導致在SiGe層內形成差排。
此差排將使得SiGe層不合適於活性層3的功能，因此必需避免。
如顯示在圖4中，其闡明SiGe層的臨界厚度(以埃計)如為鍺含量(化學計量係數x與組成物Si1-x Gex 相應)之函數，其全部為鍺濃度愈大，臨界厚度愈小。
因此，該活性層3的厚度與該層的鍺濃度在下列之間產生妥協： -一方面，足夠大的厚度以最大捕捉在近紅外線波長中之光子； -另一方面，足夠的鍺濃度以增加該活性層吸收特別是在近紅外線中的光子之能力；及 -有限的厚度(依濃度而定)以避免矽-鍺鬆弛及造成由彼產生結晶缺陷(差排)。
典型來說，已企圖最大化層3的厚度及鍺濃度以在紅外線中具有最好可能的吸收，同時最小化在該活性層中的差排。
該活性層的鍺含量係少於10%，較佳為少於或等於8%。圖4顯示出事實上Si0.9 Ge0.1 層的臨界厚度係微米級數，其係合適於”前側”型成像器之活性層。對Si0.92 Ge0.08 層來說，其臨界厚度係大於2微米；除此之外，其在波長等於940奈米處之吸收係數係大於矽的三至四倍。
如與藉由如在文件WO 2005/043614中所描述的熱混合所製造之矽-鍺層比較，於本發明中執行之矽-鍺磊晶活性層顯現出較大均勻性及較低成本。更確切來說，藉由熱混合獲得矽-鍺層意味著形成一(從其自由態表面至形成機械支撐的基材)由具有高鍺含量(例如，具有鍺含量級數80%)的矽-鍺層、厚矽層(實質上與最後想要的矽-鍺層厚度相應)及防止任何鍺原子擴散進下面基材中之阻障層構成的堆疊。但是，矽層愈厚，製程期間愈久(該期間包括矽層磊晶期間，接著熱處理該矽-鍺層以造成鍺原子在矽層內擴散的期間)。實務上，該熱混合方法因此不適應於形成具有厚度級數1微米之成像器所需要的活性層。在任何情況中，熟練人士將能夠藉由測量該層的差排及鬆弛量來辨別磊晶層與藉由熱混合所形成之層。
現在將描述在圖2中闡明的基材之製造方法的實施例。
通常來說，根據本發明之基材製造方法包含下列步驟。
一方面，提供一包含一合適於矽-鍺磊晶生長的半導體材料之供體基材。特別是，該材料可係SiGe(能夠同質磊晶)或與SiGe不同但是具有晶格參數足夠接近SiGe以便能夠讓其磊晶生長(異質磊晶)之材料。在此後者情況中，該半導體材料有利地係矽。
另一方面，提供一接收基材，及該供體基材係接合在該接收基材上，該電絕緣層係在接合界面處。
其次，薄化該供體基材以便將一半導體材料層轉移到接收基材上。
可藉由研磨或蝕刻該半導體材料來進行此薄化，以便獲得想要的SiGe磊晶厚度及表面狀態。
但是，有利的是，在接合步驟前，於該半導體材料中形成一脆化區域以便劃定出一欲轉移的表面層。在接合步驟後，該薄化在於沿著該脆化區域脫離該供體基材，此導致該表面層轉移到接收基材上。典型來說，該轉移層的厚度係少於或等於400奈米。潛在地，進行該轉移層之自由態表面的修飾處理以便有助於執行磊晶，該處理能夠導致該轉移層之薄化。
最後，在該提供作為種子層的半導體材料轉移層上執行矽-鍺層之磊晶生長，直到獲得想要的活性層厚度。
要注意的是，當該種子層未由SiGe製得時，例如，當其由矽製得時，在SiGe之磊晶結束時，該種子層會餘留在該活性層3下。
此狀況係闡明在圖5中，其與本發明的一個特別具體實例相應。該種子層係由參考數字42標出。
與活性層厚度比較，該種子層足夠薄(厚度少於或等於300 奈米)而不會顯著影響該活性SiGe層就在紅外線中的吸收性質。
但是，可例如藉由凝聚方法移除該種子層。在本身已知的方式中，該方法包含氧化該SiGe層，該氧化具有唯一消耗矽(以形成氧化矽)及使得鍺漂移至與該SiGe層之自由態表面相對的面之效應。然後，在該表面上獲得一SiO2 層，其可藉由蝕刻移除。
根據第一具體實例，在圖6A至6F中闡明，起始點係一包含表面SiGe層31的供體基材30。
該SiGe層典型藉由在通常由矽製得的基礎基材32上磊晶而形成。該SiGe層足夠薄以便施加應力。
在此具體實例的第一形式中，於該SiGe層中形成一脆化區域。
在特別優良的方式中，如於圖6B中闡明，該脆化區域33係藉由穿過該SiGe層31之自由態表面佈植原子物種(典型為氫及/或氦)而形成。因此，該脆化區域33在該供體基材的表面處劃定出SiGe層34。
伴隨著參照圖6C，再者，提供一包含支撐基材1與電絕緣層2的接收基材。
伴隨著參照圖6D，將該供體基材接合在接收基材上，該SiGe層31及電絕緣層2係在接合界面處。
其次，如在圖6E中闡明，該供體基材係沿著該脆化區域脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，SiGe層34被轉移到該支撐基材上。
若需要時，對該SiGe層進行表面處理以移除與該佈植及脫離連結的缺陷，及使其對接下來的磊晶步驟足夠平滑。
在此具體實例的第二形式中，在置於SiGe層31下之供體基材30中形成一脆化區域33(參照圖7A)。
在特別優良的方式中，該脆化區域33係藉由穿過層30的自由態表面佈植原子物種(典型為氫及/或氦)而形成。因此，該脆化區域33在供體基材的表面上劃定出一SiGe層與基礎基材32的一部分38。
伴隨著參照圖6C，再者提供一包含支撐基材1及電絕緣層2的接收基材。
伴隨著參照圖7B，將該供體基材接合在接收基材上，SiGe層31及電絕緣層2係在接合界面處。
其次，該供體基材係沿著該脆化區域33脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，該SiGe層31及該基礎基材的部分38被轉移到支撐基材上(參照圖7C)。
然後，對所產生的表面進行處理以移除該表面供體基材的部分38直到顯露出SiGe表面，因此移除與該佈植及脫離連結的缺陷，及使其對接下來的磊晶步驟足夠平滑。
如在圖6E中般，因此獲得該SiGe層31的一部分34係在該支撐基材1上。
如在圖6F(二種形式之具體實例的共同步驟)中闡明，然後繼續磊晶以使得SiGe層35於實現種子層角色的轉移層34上生長至最高想要的活性層3厚度，其係由二層SiGe層34及35二者一起形成。在磊晶期間，可依想要的電性質而少量摻雜該層35。該層35之摻雜不需與種子層34相同。
因此獲得在圖2中闡明的基材。
根據第二具體實例，在圖8A至8D中闡明，使用熟知的Smart Cut™方法來形成一SOI基材，其包含該支撐基材、該電絕緣層及意欲磊晶生長SiGe層之矽種子層。
為此目的，提供一由電絕緣層2覆蓋的供體矽基材40(參照圖8A)，然後藉由佈植原子物種形成一劃定出轉移的矽層42之脆化區域41(參照圖8B)。
再者，提供一接收基材，其典型為最後基材的支撐基材1。
伴隨著參照圖8C，將該供體基材40接合在接收基材1上，該電絕緣層2係在接合界面處。
其次，該供體基材係沿著該脆化區域脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，矽層42被轉移到支撐基材1上(參照圖8D)。
若需要時，對該矽層進行表面處理以移除與該佈植及脫離連結的缺陷，及使其對接下來的磊晶步驟足夠平滑。
然後，繼續在提供作為種子層之轉移的矽層42上磊晶SiGe至最高想要的活性層3厚度。在磊晶期間，可依想要的電性質而少量摻雜該層3。
因此獲得在圖5中闡明的基材。
如上述提及，該矽種子層可被保存用於該成像器之形成。任擇地，該矽層可藉由前述提及的凝聚方法移除。
根據本發明的一個特別具體實例，如在習知的SOI基材中般，該電絕緣層2非為氧化矽層，而是由一經選擇以便增加該電絕緣層在紅外線中的反射性之介電層及/或金屬層之堆疊構成。更精確來說，以該堆疊在介於700奈米至3微米的波長範圍間之反射性係大於具有厚度等於該堆疊的氧化矽層之反射性的此方式來選擇形成此堆疊之介電層及/或金屬層。再者，該堆疊的金屬層有利地與該支撐基材及與該活性層分開至少一層介電層。因此，該介電層特別保證該活性層相對著該支撐基材呈電絕緣的功能。
例如，如在圖9中闡明，該電絕緣層相繼包含： -一第一氧化矽層21，其係在與該支撐基材1的界面處； -一氮化鈦層22；及 -一第二氧化矽層23，其係在與該活性層3的界面處。
氮化鈦係在微電子學中廣泛使用的金屬材料。
介電氧化矽層21及23可密封該氮化鈦層，因此避免該活性層之任何金屬污染。因此，避免在該活性層與電絕緣層間之界面處產生電缺陷及在該成像器的SiGe活性層與能摻雜該活性層之金屬組分間的重組。
典型來說，該層21之厚度係介於300至500奈米間，該層23之厚度係介於10至50奈米間，及該層22之厚度係介於10至100奈米間。
此電絕緣層具有能反射比相同厚度之氧化矽層更多已透射過活性層3的光子之優點。
此可在圖10中看見，其顯示出下列堆疊(從該支撐基材至活性層)之反射性如為波長(以奈米計)的函數： -第一氧化矽層21，厚度400奈米； -氮化鈦層22，厚度50奈米；及 -第二氧化矽層23，厚度20奈米。
因此獲得對波長850奈米達到0.8的反射性。作為比較，400奈米氧化矽層對波長850奈米具有0.5的反射性。
此增加的反射性具有增加光子在活性層3內之路徑長度的效應，因此有利於其由該層吸收。
因此，伴隨著同步使用活性矽-鍺層及形成該電絕緣層之介電層及/或金屬層堆疊，結合這二層在紅外線輻射之吸收上的有利效應。
於此情況中，該製造基材的方法係適應於下列方式。
與上述方法比較，當欲轉移之層(不論是SiGe層或矽層)係藉由佈植在供體基材中所形成的脆化區域劃定出時，該介電層及/或金屬層之堆疊不在該供體基材上而是在該支撐基材上形成。更確切來說，此堆疊對佈植來說將太厚。另一方面，有利的是，在佈植前，於該供體基材上形成一犧牲氧化矽層，穿過其佈植意欲形成脆化區域的原子物種。該犧牲層能避免在佈植期間有通道效應。其次，在接合於支撐基材上之前，從該供體基材移除該犧牲層。
圖11A至11E闡明用於前側成像器之包含此介電層之堆疊的基材之較佳具體實例。由與前述圖特別是圖8A-8D相同的參考符號標出之元件標為相同元件。但是，熟習該項技術者亦可將上述方法應用至如在參照圖6A-6F或7A-7C所描述的方法中，該轉移的種子層係SiGe層之情況。
伴隨著參照圖11A，提供一由犧牲氧化矽層5覆蓋的供體矽基材40，然後藉由穿過層5佈植原子物種形成一劃定出轉移的矽層42之脆化區域41。在佈植後，例如，藉由化學蝕刻移除犧牲層5。
伴隨著參照圖11B，再者提供一接收基材，其典型為最後基材之支撐基材1，在其上面形成意欲形成該電絕緣層2之層21，22，23堆疊。
伴隨著參照圖11C，將該供體基材40接合在支撐基材1上，形成該電絕緣層2之介電層及/或金屬層之堆疊係在接合界面處。
其次，該供體基材係沿著該脆化區域41脫離。該脫離可藉由熟習該項技術者已知的任何技術開始，諸如機械、化學及/或熱應力。
因此，該矽層42被轉移到支撐基材1上(參照圖11D)。
若需要時，對矽層進行表面處理以移除與該佈植及脫離連結之缺陷，及使其對接下來的磊晶步驟足夠平滑。
伴隨著參照圖11E，然後繼續在提供作為種子層之轉移的矽層42上進行SiGe磊晶至最高想要的活性層3厚度。在磊晶期間，可依想要的電性質而少量摻雜該層3。
圖12闡明一前側型成像器之一部分，其包含一與圖2相應之根據本發明的一個具體實例之基材，但不限於此。在此圖中僅表示出該成像器與畫素相應的一部分，該畫素係藉由絕緣溝槽7與在活性層3中形成之其它畫素電絕緣。
在活性層3的前側表面下形成與層3不同型式之摻雜區域36。此區域36與活性層3形成一光電二極體。在該區域36與層3的前側間形成之區域37有利地具有大於區域36的摻雜程度，以鈍化該界面。在活性層3上形成鈍化層6及其可密封該元件使得該畫素能進行電控制。
潛在地，可在該鈍化層6上形成其它層，諸如濾波器，但是它們在圖12中未顯示出。
該成像器的結構其本身及其製造方法係由熟習該項技術者知曉，因此於此將不詳細地描述。 參考文獻 US 2016/0118431 WO 2005/043614
1’‧‧‧矽支撐基材
2’‧‧‧氧化矽層
3’‧‧‧單晶矽層
1‧‧‧半導體支撐基材
2‧‧‧電絕緣層
3‧‧‧單晶矽-鍺(SiGe)層, 半導體活性層
5‧‧‧犧牲氧化物層
6‧‧‧鈍化層
7‧‧‧絕緣溝槽
21‧‧‧第一氧化矽層
22‧‧‧氮化鈦層
23‧‧‧第二氧化矽層
30‧‧‧供體基材
31,35‧‧‧SiGe層
32‧‧‧基礎基材
33,41‧‧‧脆化區域
34‧‧‧SiGe層, 種子層
36‧‧‧摻雜區域
37‧‧‧區域
38‧‧‧基礎基材的部分
40‧‧‧供體矽基材
42‧‧‧種子層, 矽-鍺層, 轉移的矽層
本發明之其它特徵及優點將從讀取下列詳細說明，伴隨著參照附加的圖形變清楚，其中： -圖1係如在文件US 2016/0118431中所描述之用於前側成像器的SOI基材之截面圖； -圖2係根據本發明的一個具體實例之基材的截面圖； -圖3顯示出不同鍺含量的矽-鍺之吸收係數如為波長的函數； -圖4顯示出矽-鍺層的臨界厚度如為其鍺含量之函數； -圖5係根據本發明的任擇具體實例之基材的截面圖； -圖6A至6F闡明根據本發明的一個具體實例之製造用於前側成像器的基材之方法的主要步驟； -圖7A至7C闡明在圖6A至6F中闡明的製造方法之另一種步驟； -圖8A至8D闡明根據本發明的一個具體實例之製造用於前側成像器的基材之方法的主要步驟； -圖9係根據本發明的特別具體實例之基材的截面圖； -圖10闡明一介電層之堆疊的反射性如為波長(以奈米計)的函數； -圖11A至11E闡明根據本發明的一個具體實例之製造用於前側成像器的基材之方法的主要步驟； -圖12係一”前側”型成像器之畫素的截面圖，其包含根據本發明的一個具體實例之基材。
為了圖形易讀性的理由，不同的層不需呈比例地表示出。

Claims (24)

  1. 一種用於前側型成像器之基材，其相繼包含一半導體支撐基材、一電絕緣層及一半導體活性層，其特徵在於該活性層係一由矽-鍺製得的磊晶層，該活性層之鍺含量係少於10%。
  2. 如請求項1之基材，其中該活性層的鍺含量係少於或等於8%。
  3. 如請求項1或2的基材，其中該活性層之厚度係少於矽-鍺層的臨界厚度，其中該臨界厚度係定義為一超過其會發生矽-鍺鬆弛的厚度。
  4. 如請求項1至3中任一項的基材，其中該活性層之厚度係大於1微米或甚至大於2微米。
  5. 如請求項1至4中任一項的基材，更在該電絕緣層與矽-鍺層間包含一矽層。
  6. 如請求項1至5中任一項的基材，其中該電絕緣層係由氧化矽製得。
  7. 如請求項1至6中任一項的基材，其中該電絕緣層之厚度係介於10至200奈米間。
  8. 如請求項1至5中任一項的基材，其中該電絕緣層係由一介電層及/或金屬層之堆疊構成，其係以該堆疊在介於700奈米至3微米之波長範圍間的反射性係大於具有厚度等於該堆疊之氧化矽層的反射性之此方式進行選擇。
  9. 如請求項8之基材，其中該電絕緣層從該支撐基材至該活性層相繼包含氧化矽層、氮化鈦層及氧化矽層。
  10. 一種前側型成像器，其特徵為其包含如請求項1至9中任一項的基材及一在該基材的活性層中之光電二極體的矩陣陣列。
  11. 一種製造用於前側型成像器的基材之方法，其包含下列步驟： -供應一供體基材，其包含一合適於矽-鍺磊晶生長的半導體材料； -供應一支撐基材； -將該供體基材接合在該支撐基材上，該電絕緣層係在接合界面處； -薄化該供體基材，以便將一半導體材料層轉移到該支撐基材上； -在該經轉移的半導體材料層上磊晶生長一矽-鍺層，該矽-鍺層的鍺含量係少於10%。
  12. 如請求項11之方法，其中該供體基材之合適於矽-鍺磊晶生長的半導體材料係矽-鍺。
  13. 如請求項12之方法，其中該半導體材料係藉由在一基礎基材上磊晶而形成，該半導體材料與該基礎基材一起形成該供體基材。
  14. 如請求項11之方法，其中該供體基材之合適於矽-鍺磊晶生長的半導體材料係矽。
  15. 如請求項14之方法，其中轉移到該支撐基材上的矽層厚度係少於或等於400奈米。
  16. 如請求項14或15的方法，其中在矽-鍺之磊晶生長結束時，該矽層係保存在該電絕緣層與矽-鍺層間。
  17. 如請求項14或15的方法，更包含一凝聚該矽-鍺活性層之步驟，以便將已經進行矽-鍺磊晶生長的矽層轉換成矽-鍺層。
  18. 如請求項11至17中任一項的方法，其包含一在該供體基材中形成一脆化區域，以便劃定出一合適於矽-鍺磊晶生長的半導體材料層之步驟，及其中該供體基材之薄化包含沿著該脆化區域之脫離(detachment)。
  19. 如請求項18之方法，其中該脆化區域之形成包含在該供體基材中佈植原子物種。
  20. 如請求項11至19中任一項的方法，其中該電絕緣層係藉由在該支撐基材上沈積一介電層及/或金屬層之堆疊而形成，其係以該堆疊在介於700奈米至3微米的波長範圍間之反射性係大於具有厚度等於該堆疊的氧化矽層之反射性的此方式進行選擇。
  21. 如請求項20與19組合之方法，其中在佈植該原子物種前，於該供體基材上形成一犧牲氧化物層，該原子物種之佈植係透過該犧牲層而進行；在將該供體基材接合於該支撐基材上前，移除該犧牲氧化物層。
  22. 如請求項11至21中任一項的方法，其中該活性層厚度係大於1微米或甚至大於2微米。
  23. 如請求項11至22中任一項的方法，其中該活性層厚度係少於該矽-鍺層之臨界厚度，其中該臨界厚度係定義為一超過其會發生矽-鍺鬆弛的厚度。
  24. 如請求項11至23中任一項的方法，其中該活性層的鍺含量係少於或等於8%。
TW107101072A 2017-01-11 2018-01-11 用於前側型成像器之基材及製造該基材之方法 TWI761422B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750237A FR3061803B1 (fr) 2017-01-11 2017-01-11 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR1750237 2017-01-11
??1750237 2017-01-11

Publications (2)

Publication Number Publication Date
TW201832354A true TW201832354A (zh) 2018-09-01
TWI761422B TWI761422B (zh) 2022-04-21

Family

ID=59070743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101072A TWI761422B (zh) 2017-01-11 2018-01-11 用於前側型成像器之基材及製造該基材之方法

Country Status (8)

Country Link
US (1) US11127775B2 (zh)
EP (1) EP3568868B1 (zh)
JP (1) JP7170664B2 (zh)
KR (1) KR102572859B1 (zh)
CN (1) CN110168700B (zh)
FR (1) FR3061803B1 (zh)
TW (1) TWI761422B (zh)
WO (1) WO2018130780A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223995B (zh) * 2019-06-14 2021-11-02 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备
CN110797305A (zh) * 2019-10-22 2020-02-14 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789517B1 (fr) * 1999-02-10 2001-03-09 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP2001036054A (ja) 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
CN100459072C (zh) * 2004-01-16 2009-02-04 国际商业机器公司 具有高驰豫和低堆垛层错缺陷密度的薄sgoi晶片的制作方法
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
JP5400280B2 (ja) * 2007-06-07 2014-01-29 パナソニック株式会社 固体撮像装置
JP2010040931A (ja) * 2008-08-07 2010-02-18 Sumco Corp 半導体基板の製造方法及び半導体基板
CN102947953A (zh) * 2010-03-24 2013-02-27 西奥尼克斯公司 具有增强的电磁辐射探测的器件和相关方法
FR2978603B1 (fr) 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
CN104201108B (zh) * 2014-08-27 2017-11-07 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
FR3027731B1 (fr) 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
US10515991B2 (en) * 2015-04-17 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10707260B2 (en) * 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
WO2017155804A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment

Also Published As

Publication number Publication date
US11127775B2 (en) 2021-09-21
CN110168700B (zh) 2023-06-27
TWI761422B (zh) 2022-04-21
US20190348462A1 (en) 2019-11-14
KR102572859B1 (ko) 2023-08-30
FR3061803A1 (fr) 2018-07-13
WO2018130780A1 (fr) 2018-07-19
FR3061803B1 (fr) 2019-08-16
EP3568868B1 (fr) 2023-06-21
EP3568868A1 (fr) 2019-11-20
JP2020504462A (ja) 2020-02-06
CN110168700A (zh) 2019-08-23
JP7170664B2 (ja) 2022-11-14
KR20190100405A (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
US7906825B2 (en) Ge imager for short wavelength infrared
TW200849574A (en) Image sensor using thin-film SOI
US11855120B2 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
JP3024584B2 (ja) 半導体装置の製造方法
US11508870B2 (en) Process for fabricating at least one tensilely strained planar photodiode
US8546174B2 (en) Method for manufacturing semiconductor device
TWI761422B (zh) 用於前側型成像器之基材及製造該基材之方法
US8524522B2 (en) Microelectronic device, in particular back side illuminated image sensor, and production process
CN116885040A (zh) 一种光探测器件及制备方法
TWI775825B (zh) 特別是用於前側型成像器之絕緣體上半導體型結構，及製造此結構之方法
EP1670061A2 (en) Semiconductor substrate for solid-state image pickup device and producing method therefor
JP7467805B2 (ja) 前面撮像素子及びそのような撮像素子を製造するための方法
TWI810422B (zh) 用於製造供用於前側影像感測器之基材的方法
KR102666552B1 (ko) 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스
US20090065819A1 (en) Apparatus and method of manufacture for an imager starting material