WO2011065057A1 - フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 - Google Patents

フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 Download PDF

Info

Publication number
WO2011065057A1
WO2011065057A1 PCT/JP2010/062094 JP2010062094W WO2011065057A1 WO 2011065057 A1 WO2011065057 A1 WO 2011065057A1 JP 2010062094 W JP2010062094 W JP 2010062094W WO 2011065057 A1 WO2011065057 A1 WO 2011065057A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
photodiode
light
light receiving
Prior art date
Application number
PCT/JP2010/062094
Other languages
English (en)
French (fr)
Inventor
加藤　純男
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/511,969 priority Critical patent/US20120241769A1/en
Publication of WO2011065057A1 publication Critical patent/WO2011065057A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Definitions

  • the present invention relates to a photodiode (photosensor), a manufacturing method thereof, a display panel substrate including the photodiode, and a display device including the display panel substrate.
  • the optical sensor can be built in the manufacturing process of the pixel TFT element provided in the display area and the driving TFT element provided in the peripheral area in order to drive the pixel TFT element.
  • a touch panel function that can detect a touched position can be provided.
  • the PIN photodiode has a structure in which a P layer, an I layer (light receiving portion), and an N layer are stacked in this order on a substrate, and a P layer and an I layer (light receiving portion) on the substrate. ), A horizontal structure (lateral structure) in which N layers are arranged in the in-plane direction.
  • the P layer is a semiconductor layer having a high P-type impurity concentration
  • the I layer (light receiving portion) is an intrinsic semiconductor layer or a semiconductor layer having a low impurity concentration
  • the N layer has a high N-type impurity concentration. It is a semiconductor layer.
  • Patent Document 1 describes an image sensor using a multilayered photodiode as an optical sensor.
  • an N-type polycrystalline silicon layer is formed on the substrate 101 made of quartz glass as the lower electrode 102 of the amorphous silicon photodiode 103. Has been.
  • the amorphous silicon photodiode 103 is formed by sequentially laminating a P-type amorphous silicon carbide layer doped with B, an intrinsic amorphous silicon layer, and an N-type amorphous silicon carbide layer doped with P. A PIN photodiode structure having a laminated structure as described above is obtained. An ITO (Indium Tin Oxide) electrode 104 is formed as an upper electrode of the amorphous silicon photodiode 103 on the N-type amorphous silicon carbide layer.
  • ITO Indium Tin Oxide
  • a polycrystalline silicon layer having a source portion 106, a channel portion 107, and a drain portion 108 is formed on a substrate 101 made of quartz glass.
  • a gate insulating film 109 is formed on the polycrystalline silicon layer, and a gate electrode 110 which is the same layer as the lower electrode 102 of the amorphous silicon photodiode 103 described above is formed on the gate insulating film 109. Is formed.
  • a wiring material 105 made of Al is formed on the substrate 101, the gate insulating film 109, the gate electrode 110, and the interlayer insulating film 111 formed so as to cover the polycrystalline silicon layer.
  • the lower electrode 102 of the amorphous silicon photodiode 103 is formed of an N-type polycrystalline silicon layer, it is compared with a configuration using a metal such as chromium as the lower electrode 102. Thus, dark current can be suppressed.
  • FIG. 22 is a schematic cross-sectional view of a conventional photosensor provided with a lateral structure PIN photodiode.
  • a first conductive layer made of a metal such as chromium. 202 is formed on the substrate 201.
  • a first insulating layer 203 is formed so as to cover the substrate 201 and the first conductive layer 202, and a semiconductor layer 204 made of polycrystalline silicon is formed over the first insulating layer 203. .
  • the semiconductor layer 204 is formed so that the intrinsic polycrystalline silicon layer 204i is sandwiched between a P-type polycrystalline silicon layer 204p doped with B and an N-type polycrystalline silicon layer 204n doped with P.
  • a second insulating layer 205 is formed so as to cover the first insulating layer 203 and the semiconductor layer 204.
  • Patent Document 2 describes a display device in which a photosensor including a lateral structure PIN photodiode shown in FIG. 22 and a pixel switching element are formed in the same process.
  • Patent Document 2 discloses a display device in which an optical sensor including a lateral PIN photodiode having a configuration in which two semiconductor layers made of different materials are stacked and a pixel switching element are formed in the same process. Is also described.
  • FIG. 23 is a schematic cross-sectional view of a conventional display device including a lateral structure PIN photodiode having a configuration in which two semiconductor layers made of different materials are laminated.
  • the optical sensor 300a including a lateral structure PIN photodiode includes a first semiconductor layer 304 and a second semiconductor layer 305.
  • a control electrode 302 is formed on the substrate 301, and an insulating layer 303 is formed so as to cover the substrate 301 and the control electrode 302.
  • the first semiconductor layer 304 is formed on the insulating layer 303 so that an intrinsic silicon layer 304i provided in a portion corresponding to the control electrode 302 is sandwiched between a P-type silicon layer 304p and an N-type silicon layer 304n. Has been.
  • the semiconductor layer 304a included in the pixel switching element 300b including the gate electrode 302G, the insulating layer 303, the semiconductor layer 304a, the interlayer insulating film 306, the source electrode 307S, and the drain electrode 307D is included in the optical sensor 300a.
  • the first semiconductor layer 304 is formed of the same layer.
  • the second semiconductor layer 305 provided in the optical sensor 300a is formed on a flat part including the light receiving part in the first semiconductor layer 304 as shown in the figure.
  • the second semiconductor layer 305 is formed of silicon and germanium so that the band gap is narrower than that of the first semiconductor layer 304.
  • Patent Document 2 According to Patent Document 2, according to the above configuration, distortion is given to the second semiconductor layer 305, so that carrier mobility can be improved, and the photosensor 300a can generate received light data with high sensitivity.
  • the pixel switching element 300b is described as being capable of suppressing the occurrence of leakage current.
  • the S / N ratio which is the ratio of received light data obtained by the optical sensor 300a to noise, can be improved.
  • the received light data obtained by the optical sensor includes a lot of noise due to the influence of visible light included in external light.
  • black display is performed in a display device including the optical sensor, there is no visible light that is emitted from the display device, irradiates the detection target, and is reflected by the detection target (external light). It is difficult to accurately detect the position of the detection object.
  • light having a wavelength of about 850 nm is irradiated onto a detection object such as a finger existing on the display surface of the display device, and is reflected by the detection object (wavelength of about 850 nm). Area) is received by the optical sensor, and the presence position of the detection object is detected.
  • a PIN photodiode having a laminated structure is used as an optical sensor, and the light receiving portion is formed of an intrinsic amorphous silicon layer.
  • FIG. 24 shows the relative sensitivity (spectral sensitivity characteristic) of each wavelength of amorphous silicon (a-Si).
  • amorphous silicon As shown in the figure, the relative sensitivity of each wavelength of amorphous silicon (a-Si) is relatively high in the visible light region, but it is around 850 nm, which is generally used for sensing of an optical sensor. It is extremely low in the (infrared region).
  • Patent Document 1 including an intrinsic amorphous silicon layer as a light receiving unit, unless the intensity of light in the vicinity of a wavelength of 850 nm (infrared region) irradiated to the detection target is increased. It is difficult to realize an optical sensor with high detection accuracy (S / N ratio, which is a ratio of received light data to noise). However, in order to increase the intensity of the light, it is necessary to increase the amount of the backlight that emits surface light of visible light and infrared light having a wavelength of about 850 nm. This adversely affects the normal display of the device.
  • S / N ratio which is a ratio of received light data to noise
  • FIG. 25 shows the relative sensitivity (spectral sensitivity characteristic) of each wavelength of polycrystalline silicon (Poly-Si).
  • the relative sensitivity at each wavelength of polycrystalline silicon is similar to the above-mentioned relative sensitivity at each wavelength of amorphous silicon (a-Si) in the visible light region. Although it is relatively high, it is extremely low in the vicinity of a wavelength of 850 nm (infrared region) that is generally used for sensing of an optical sensor.
  • Patent Document 2 As shown in FIG. 23, a flat surface including the light receiving portion in the first semiconductor layer 304 so as to have a relatively high relative sensitivity near a wavelength of 850 nm (infrared region).
  • a second semiconductor layer 305 made of silicon and germanium is formed on the part.
  • the second semiconductor layer 305 (light receiving portion) is covered with the interlayer insulating film 306, it is not electrically shielded, but the interlayer insulating film 306 shown in FIG. The structure is easily affected by the fixed charge of the conversion film 308 and the potential of the pixel electrode 309.
  • the present invention has been made in view of the above-described problems. Even if the photodiode is sensed with light in the infrared region without increasing the intensity of the light in the infrared region irradiated on the detection target, the light is received.
  • a photodiode having a high S / N ratio which is a ratio of data to noise, and high detection accuracy
  • a manufacturing method thereof a display panel substrate including the photodiode
  • a display device including the display panel substrate For the purpose.
  • the photodiode of the present invention includes a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer, and receives light on the light receiving surface of the second semiconductor layer.
  • the first semiconductor layer is a semiconductor layer having a relatively high N-type impurity concentration
  • the second semiconductor layer is an intrinsic semiconductor layer or an impurity concentration.
  • the third semiconductor layer is a semiconductor layer having a relatively high P-type impurity concentration, and one of the first semiconductor layer and the third semiconductor layer.
  • the layer is formed on the light receiving surface of the second semiconductor layer so as to at least partly overlap the light receiving surface of the second semiconductor layer in plan view, and the first semiconductor layer or the third semiconductor layer is formed.
  • the other layer has the light receiving surface and
  • the second semiconductor layer is formed on the opposite surface of the light receiving surface so that at least a part thereof overlaps with the one layer in plan view, and the second semiconductor layer is a relative light at each wavelength of light.
  • the light receiving sensitivity has a maximum value at a wavelength in the infrared region.
  • the second semiconductor layer since the second semiconductor layer has the highest relative light receiving sensitivity at each wavelength of light at a wavelength in the infrared region, the light in the infrared region irradiated on the detection target object. Even if the photodiode is sensed with the light in the infrared region without increasing the intensity, the S / N ratio, which is the ratio of received light data to noise, is high, and a photodiode with high detection accuracy can be realized.
  • the second semiconductor layer having the light receiving surface is sandwiched between at least a part of the first semiconductor layer and the third semiconductor layer, the second semiconductor layer having the light receiving surface is provided. Since the upper and lower potentials of the semiconductor layer can be fixed, the second semiconductor layer is configured to be less susceptible to electrical influence from the periphery.
  • the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer are stacked at least partially, they receive light compared to a lateral structure PIN photodiode or the like. Wide area of surface.
  • a photodiode can be formed without using a CMOS process.
  • the photodiode manufacturing method of the present invention has a relatively high intrinsic semiconductor layer or impurity concentration relative to the first semiconductor layer which is a semiconductor layer having a relatively high N-type impurity concentration.
  • a second semiconductor layer, which is a low semiconductor layer, and a third semiconductor layer, which is a semiconductor layer having a relatively high P-type impurity concentration, and the amount of light received by the light receiving surface of the second semiconductor layer A method of manufacturing a photodiode that causes different current values to flow according to the first semiconductor layer or the third semiconductor layer, wherein one of the layers is formed and formed on the one layer.
  • the second semiconductor layer is formed of a layer having a relative light receiving sensitivity at each wavelength of light having the highest value at a wavelength in the infrared region, and the second semiconductor layer is formed on the one layer.
  • the second semiconductor layer is The first layer is selectively grown from the portion where the one layer is formed at a portion where the other layer is formed and a portion where the first layer is not formed, and the first layer is formed on the second semiconductor layer.
  • the second layer is divided into a portion where the second semiconductor layer is formed and a portion where the second semiconductor layer is not formed. It is characterized in that it is formed by selective growth from the portion where the semiconductor layer is formed.
  • the semiconductor layer is laminated by selective growth, a resist process using a separate mask is not required, and thus the manufacturing process can be simplified.
  • the semiconductor layers are stacked by selective growth, for example, when the second semiconductor layer is formed over the first semiconductor layer, when the first semiconductor layer has crystallinity, the second semiconductor layer is formed. Since the semiconductor layer grows taking over the crystallinity of the first semiconductor layer, the semiconductor layer is not amorphous but becomes polycrystalline or microcrystalline, so that the spectral sensitivity characteristic with respect to the wavelength of about 850 nm (infrared region) is higher than that of amorphous. Also gets higher.
  • the semiconductor layers are stacked by selective growth, for example, when the second semiconductor layer is formed on the first semiconductor layer, a specific crystal orientation is used when the first semiconductor layer is crystallized.
  • the crystal orientation of the second semiconductor layer is also aligned with a specific crystal orientation, so that variations in spectral sensitivity characteristics among the photodiode elements can be reduced.
  • the display panel substrate of the present invention is characterized in that the photodiode and the active element are formed on one surface of the insulating substrate in order to solve the above-described problems.
  • the S / N ratio which is the ratio to the noise of the received light data.
  • a display device of the present invention includes the display panel substrate and a surface light source device that emits surface light including infrared light and visible light. .
  • the S / N ratio which is the ratio to the noise of the received light data. And a display device with high detection accuracy can be realized.
  • the first semiconductor layer is a semiconductor layer having a relatively high N-type impurity concentration
  • the second semiconductor layer has an intrinsic semiconductor layer or a relative impurity concentration
  • the third semiconductor layer is a semiconductor layer having a relatively high P-type impurity concentration
  • one of the first semiconductor layer and the third semiconductor layer is The first semiconductor layer or the third semiconductor layer is formed on the light receiving surface of the second semiconductor layer so as to at least partially overlap the light receiving surface of the second semiconductor layer in plan view.
  • the other layer is formed on the surface facing the light receiving surface of the second semiconductor layer so that at least a portion thereof overlaps the light receiving surface and the one layer in plan view.
  • the semiconductor layer is relative to each wavelength of light Do photosensitivity is configured to have a maximum value at the wavelength of the infrared region.
  • the display panel substrate of the present invention has a configuration in which the photodiode and the active element are formed on one surface of the insulating substrate.
  • the display device of the present invention is configured to include the display panel substrate and a surface light source device that emits surface light including infrared light and visible light.
  • one of the first semiconductor layer and the third semiconductor layer is formed, and the first layer formed on the one layer is formed.
  • the second semiconductor layer is formed of a layer having a relative light receiving sensitivity at each wavelength of light having the highest value at a wavelength in the infrared region, and when the second semiconductor layer is formed on the one layer, The second semiconductor layer is formed by selectively growing the portion where the one layer is formed in a portion where the one layer is formed and a portion where the one layer is not formed.
  • the other layer of the first semiconductor layer or the third semiconductor layer is formed on the semiconductor layer, the other layer is formed as a portion where the second semiconductor layer is formed.
  • the second semiconductor layer has a shape A method of forming selectively grown from where is.
  • the S / N ratio which is the ratio to the noise of the received light data, is high.
  • a photodiode with high detection accuracy, a manufacturing method thereof, a display panel substrate, and a display device can be realized.
  • FIG. 5A illustrates a case of a lateral structure photodiode
  • FIG. 5B illustrates a case of a lateral structure photodiode
  • FIG. 5B illustrates a case of the photodiode included in the liquid crystal display device of the present embodiment. Show. It is a figure which shows the manufacturing process of the liquid crystal display panel with which the liquid crystal display device of one embodiment of this invention was equipped. It is a figure which shows the manufacturing process of the liquid crystal display panel with which the liquid crystal display device of one embodiment of this invention was equipped.
  • FIG. 7A is a diagram illustrating an example in which the first insulating film is not completely removed so that the first conductive layer is not exposed in the step illustrated in FIG. FIG.
  • FIG. 6 is a diagram for explaining a light receiving area of a light receiving part in a lateral structure photodiode, where (a) shows a case where the light receiving part is viewed from the upper side, and (b) shows an A ⁇ in FIG. The cross section of A 'line is shown. It is a figure for demonstrating the light-receiving area of the light-receiving part in the photodiode with which the liquid crystal display device of one embodiment of this invention was equipped, (a) has shown the case where the light-receiving part is seen from the upper side. , (B) shows a cross section taken along line BB ′ in (a).
  • FIG. 3 is a diagram for explaining a light receiving area of a light receiving portion in a photodiode provided in the liquid crystal display device of Embodiment 1, and (a) shows a case where the light receiving portion is viewed from above, and (b) Shows a cross section taken along the line AA ′ in FIG. It is a figure for demonstrating the light-receiving area of the light-receiving part in the photodiode provided in the liquid crystal display device of other embodiment of this invention, (a) has shown the case where a light-receiving part is seen from the upper side. , (B) shows a cross section taken along line BB ′ in (a).
  • FIG. 1 It is a schematic sectional drawing of the conventional display apparatus provided with the PIN photodiode of the lateral structure which has the structure by which the two semiconductor layers which consist of a different material were laminated
  • the display device of the present invention is not limited to the liquid crystal display device 1 and can be embodied as, for example, an organic EL display device.
  • FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display device 1 according to an embodiment of the present invention.
  • the liquid crystal display device 1 includes an active matrix substrate 2 (display panel substrate) and a color filter substrate 4 disposed so as to face the active matrix substrate 2 (display panel substrate). 4 is provided with a liquid crystal display panel having a configuration in which the liquid crystal layer 3 is enclosed by a sealing material.
  • the liquid crystal display device 1 includes a surface light source device 5 that irradiates light including infrared light and visible light toward the liquid crystal display panel.
  • the glass substrate 22 of the color filter substrate 4 is provided with a color filter layer 23, a common electrode (not shown), an alignment film, and the like.
  • the active matrix substrate 2 is provided with a display area composed of a large number of transparent pixel electrodes arranged in a matrix.
  • a photodiode 19 as a sensor for realizing the touch panel function shown in FIG. 1 and a TFT element electrically connected to the photodiode 19 are provided.
  • 20 (thin film transistor, active element) and a pixel TFT element 21 for driving the third conductive layer (transparent pixel electrode) 18 are provided.
  • the light emitted from the surface light source device 5 is reflected by the finger 6 as the detection target, and the reflected light is detected by the photodiode 19 provided at the corresponding position, and the detected signal is detected. Is imaged and the image is analyzed to detect which position of the liquid crystal display device 1 is touched with the finger 6.
  • FIG. 2 is a diagram showing a schematic configuration of the photodiode 19 provided in the liquid crystal display device 1 according to the embodiment of the present invention.
  • the glass substrate 7 (insulating substrate) provided in the active matrix substrate 2 functions as a light shielding layer in the photodiode 19 and functions as a gate electrode in the TFT elements 20 and 21.
  • a first conductive layer 8 is formed.
  • a first insulating film 9 is formed so as to cover the first conductive layer 8.
  • P phosphorus
  • a first semiconductor layer 10 made of polycrystalline silicon is formed.
  • a third insulating film 12 is formed so as to cover the first insulating film 9 and the first semiconductor layer 10, and the first semiconductor layer 10 is exposed to the third insulating film 12. An opening is formed.
  • a second semiconductor layer 13 which is an intrinsic semiconductor layer (SiGe) made of silicon and germanium is formed so as to cover (cover) the first semiconductor layer 10 exposed from the opening.
  • the upper surface of the second semiconductor layer 13 is a light receiving surface 13a.
  • a third semiconductor layer formed in the p + region is formed by injecting B (borane) which is a P-type impurity into the second semiconductor layer 13 so as to cover (cover) the second semiconductor layer 13. 14 is formed.
  • the photodiode 19 has a configuration in which the first semiconductor layer 10, the second semiconductor layer 13, and the third semiconductor layer 14 are stacked in this order, as shown in FIG.
  • the semiconductor layer 14, the second semiconductor layer 13, and the first semiconductor layer 10 may be stacked in this order.
  • FIG. 3 shows spectral sensitivity characteristics of an intrinsic semiconductor layer (SiGe) made of silicon and germanium used as a light receiving portion in the photodiode 19.
  • SiGe intrinsic semiconductor layer
  • the relative sensitivity of each wavelength of polycrystalline silicon (Poly-Si) and amorphous silicon (a-Si) is relatively high in the visible light region, but near the wavelength of 850 nm (infrared ray).
  • the intrinsic semiconductor layer (SiGe) made of silicon and germanium used as the light receiving portion has a relative sensitivity at each wavelength in the vicinity of the wavelength of 850 nm (infrared region). It has the highest value and its relative sensitivity is low in the visible light region.
  • the photodiode 19 that can increase the sensitivity only in the vicinity of the wavelength of 850 nm (infrared region) and keep the sensitivity to other wavelength regions low. Can be realized.
  • FIG. 4 is a diagram showing a difference in current flow direction between the lateral structure photodiode and the stacked structure (vertical structure) photodiode 19 provided in the liquid crystal display device 1 of the present embodiment.
  • a lateral structure (lateral structure) photodiode in which a P layer 204p, an I layer (light receiving portion) 204i, and an N layer 204n are arranged in the in-plane direction on a substrate 201. Current flows in the horizontal direction in the figure.
  • an N layer first semiconductor layer 10
  • an I layer light receiving portion, second semiconductor layer 13
  • a P layer first semiconductor layer 10
  • FIG 5 and 6 show a manufacturing process of the liquid crystal display panel provided in the liquid crystal display device 1 according to the embodiment of the present invention.
  • a first conductive layer 8 is formed on a glass substrate 7 and etched using a resist patterned in a predetermined pattern as a mask.
  • the conductive layer 8 was patterned.
  • Mo is formed as the first conductive layer 8 with a film thickness of 200 nm, but the present invention is not limited to this, and Ta, W, Ti, Al, Cu, Cr, Nd, etc.
  • a selected element, or an alloy material or a compound material containing the element as a main component can be used. Note that a laminated structure in which these are appropriately combined can be used as necessary.
  • the first insulating film 9 and the first semiconductor layer 10 are continuously formed.
  • silicon oxide is formed to a film thickness of 300 nm
  • amorphous silicon is formed to a film thickness of 50 nm.
  • annealing was performed at 410 ° C. for 1 hour in a nitrogen atmosphere.
  • the surface of the first semiconductor layer 10 after crystallization has more irregularities. Therefore, in the present embodiment, crystallization is performed in an oxygen atmosphere in order to make the surface of the first semiconductor layer 10 uneven. Further, by performing crystallization of the first semiconductor layer 10 in an oxygen atmosphere, the ratio of the crystal orientation becomes (100).
  • amorphous silicon is used as the first semiconductor layer 10 before crystallization
  • amorphous germanium amorphous silicon / germanium, amorphous silicon / carbide, or the like may be used.
  • a second insulating film 11 was formed.
  • silicon oxide is deposited to a thickness of 80 nm.
  • the current (current per unit width of the TFT element) when a voltage of 0 V is applied to the gate electrodes of the TFT elements 20 and 21 is 1E-10 A / ⁇ m or less.
  • B boron
  • the “1E-10” means 1 ⁇ 10 ⁇ 10 and the “2.5E13” means 2.5 ⁇ 10 13 .
  • a positive resist 24 is applied, and the resist 24 is exposed from the back surface side of the glass substrate 7 using the first conductive layer 8 as a mask.
  • a resist pattern smaller than the conductive layer 8 was formed.
  • the second impurity is implanted using the resist 24 as a mask to form the n ⁇ region 10n ⁇ of the first semiconductor layer 10, and at the same time, A channel region 10c was formed in the lower region.
  • 3E13 / cm 2 of P (phosphorus) is implanted at 55 keV so that the sheet resistance of the n ⁇ region becomes 10 k to 200 k ⁇ / ⁇ . Then, the resist 24 was removed.
  • a resist 24 is again formed to form an n + region 10n + in the first semiconductor layer 10 in the formation region of the photodiode 19 and the TFT elements 20 and 21. Apply and pattern.
  • a third impurity is implanted into the first semiconductor layer 10 to form an n + region 10n +.
  • a channel region 10c and an n ⁇ region 10n ⁇ are formed in the lower region of the resist 24.
  • 5E15 / cm 2 of P (phosphorus) is implanted as a third impurity at 45 keV so that the sheet resistance of the n + region 10n + is 200 to 10 k ⁇ / ⁇ .
  • the first semiconductor layer 10 is patterned.
  • a third insulating film 12 is formed.
  • silicon oxide is formed to a thickness of 100 nm as the third insulating film 12.
  • a resist (not shown) is patterned in a region where the photodiode 19 is to be formed, the third insulating film 12 is removed by etching using the resist as a mask, and the n + region 10n + of the first semiconductor layer 10 is exposed.
  • the first insulating film 9 is formed in a portion where the n + region 10 n + on the first conductive layer 8 is not formed. It is desirable to remove the first insulating film 9 and the third insulating film 12 at the same time, but it is desirable not to remove all of the first insulating film 9 so that the first conductive layer 8 is not exposed. In FIG. 7, the n + region 10n + is not shown.
  • the third insulating film 12 is removed. However, when a contact is not formed in the later process, the third insulating film is removed. 12 is not removed.
  • the second semiconductor layer 13 and the third semiconductor layer 14 are grown only in the region where the first semiconductor layer 10 is exposed.
  • Si 2 H 6 and GeH 4 are used to perform selective growth at a substrate temperature of 550 ° C. so that Si 0.8 Ge 0.2 is obtained, and the second semiconductor layer 13 is intrinsic.
  • a SiGe layer was formed to a thickness of 200 nm.
  • selective growth is performed at a substrate temperature of 550 ° C. so as to be Si 0.8 Ge 0.2 , and p + is used as the third semiconductor layer 14.
  • the SiGe layer shown was deposited to a thickness of 50 nm.
  • the substrate region for forming the second semiconductor layer 13 and the third semiconductor layer 14 is heated in the channel region 10c, the n ⁇ region 10n ⁇ , and the n + region 10n + of the first semiconductor layer 10.
  • the activation of the first, second, and third impurities is also performed at the same time.
  • the second semiconductor layer 13 is selectively grown at a substrate temperature of 550 ° C. using Si 2 H 6 , GeH 4, and PH 3 so as to be Si 0.8 Ge 0.2 .
  • a SiGe layer showing n + formed to a film thickness of 50 nm, Si 2 H 6 and GeH 4 selective growth is performed at a substrate temperature of 550 ° C. so as to be Si 0.8 Ge 0.2 , and a film thickness of 50 to A stacked structure with an intrinsic SiGe layer formed at 200 nm may be used.
  • the second semiconductor layer 13 and the third semiconductor layer 14 are not formed on the silicon oxide. Further, as shown in FIG. 7, even when the third insulating film 12 on the first conductive layer 8 is removed, the silicon oxide of the first insulating film 9 is not removed from the first conductive layer 8. Therefore, the second semiconductor layer and the third semiconductor layer are not formed.
  • a polycrystalline silicon layer (Poly-Si) indicating n + is used as the first semiconductor layer 10
  • a SiGe layer indicating p + is used as the third semiconductor layer 14.
  • a polycrystalline silicon layer (Poly-Si) indicating p + may be used as the first semiconductor layer 10
  • a SiGe layer indicating n + may be used as the third semiconductor layer 14.
  • a fourth insulating film 15 was formed.
  • a stacked structure of silicon nitride formed to a thickness of 250 nm and silicon oxide formed to a thickness of 550 nm is used as the fourth insulating film 15.
  • a resist is formed, patterning and etching are performed, and contact holes are formed on an arbitrary first semiconductor layer, an optional third semiconductor layer 14, and an optional first conductive layer 8 (not shown). did.
  • a conductive layer in which a Ti layer (film thickness 100 nm) / Al layer (film thickness 500 nm) / Ti layer (film thickness 100 nm) is stacked from the upper layer is used as the second conductive layer 16. It is not limited to this.
  • annealing was performed in an H 2 atmosphere at 300 to 400 degrees for 1 hour.
  • a fifth insulating film 17 was formed to form a contact hole.
  • a photosensitive resin is used as the fifth insulating film 17 and patterned to form a contact hole.
  • the film thickness of the fifth insulating film 17 was 1 to 4 ⁇ m.
  • the resist was patterned into a predetermined pattern, and then etched using the resist as a mask to form the third conductive layer 18 to be a pixel electrode.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • an active matrix substrate 2 on which photodiodes 19 and TFT elements 20 and 21 are formed, and a color filter layer 23 arranged so as to face the active matrix substrate 2 are provided.
  • the liquid crystal display device 1 on which the photodiode 19 was mounted was manufactured by bonding the formed color filter substrate 4 and injecting the liquid crystal layer 3 therebetween.
  • transmits the light of wavelength 850nm vicinity can be used in the position where the photodiode 19 in the color filter board
  • a separate transparent layer is provided on the color filter layer 23.
  • the color filter layer 23 transmits light having a wavelength near 850 nm (infrared region), it is not necessary to provide a separate transparent layer.
  • the color filter layer 23 can also be used as it is.
  • each conductive film, each insulating film, each semiconductor layer, and each impurity component are liquid crystal display devices incorporating a photodiode 19. 1 may be changed as appropriate so that the target performance can be cleared.
  • the TFT elements 20 and 21 are N-channel TFTs, but may be P-channel TFTs. However, when forming a P-channel TFT, it is necessary to change the third semiconductor layer 14 to a SiGe layer indicating n +.
  • FIG. 8A shows a plan view of a lateral structure photodiode
  • FIG. 8B shows a cross-sectional view taken along the line A-A ′ of FIG. 8A.
  • the photodiode having the lateral structure includes an I layer (light receiving portion) 204i, a P layer 204p, and an N layer 204n on the same plane. It is formed so as to be sandwiched between.
  • the conductive layer 207 is electrically connected to the P layer 204p through the contact hole 208 formed in the second insulating layer 205 and the third insulating layer 206, the conductive layer 207 and the I layer Since the (light receiving portion) 204i is provided so as not to overlap in plan view, the light receiving area of the light receiving portion due to the formation of the conductive layer 207 does not decrease.
  • FIG. 9A shows a plan view of a photodiode 19 having a stacked structure (vertical structure) provided in the liquid crystal display device 1 of the present embodiment
  • FIG. 9B shows a plan view of FIG. (A) BB 'sectional drawing of (a) is shown.
  • the N layer (first semiconductor layer 10) and the I layer (light receiving unit, second semiconductor) are not arranged on the same plane but in the vertical direction.
  • a layer 13) and a P layer (third semiconductor layer 14) are stacked in this order.
  • the photodiode 19 it is not necessary to secure a region for forming the P layer 204p and the N layer 204n on the same plane unlike the lateral structure photodiode described above.
  • the second semiconductor layer 13 can be formed larger.
  • the second conductive layer 16 is connected to the P layer (third semiconductor layer 14) via the contact hole 15 c formed in the fourth insulating film 15. ), As shown in FIGS. 9A and 9B, the second conductive layer 16 and the I layer (light receiving portion, second semiconductor layer) 13) is formed so as to partially overlap in plan view.
  • the second conductive layer 16 and the I layer overlap each other in plan view, so that the light receiving area of the light receiving portion is substantially reduced. It becomes.
  • the increase in the I layer (the light receiving portion, the second semiconductor layer 13) exceeds the above decrease, and as a result, the photo
  • the light receiving area of the light receiving portion in the diode 19 can be made larger than the light receiving area of the light receiving portion in the lateral structure photodiode.
  • the film thickness of the light receiving portion of the photodiode 19 and the film thickness of the channel layers of the TFT elements 20 and 21 provided in the liquid crystal display device 1 according to the embodiment of the present invention are respectively determined. The reason why the optimum film thickness can be freely set for the characteristics will be described.
  • FIG. 10A shows a schematic configuration of the active matrix substrate 2 provided with the photodiode 19 and the TFT elements 20 and 21, and FIG. 10B shows a lateral structure of the photodiode 209 and the TFT. 2 shows a schematic configuration of an active matrix substrate provided with elements 210 and 211.
  • the light receiving portion in the photodiode 19 is formed of the second semiconductor layer 13, and the channel layer in the TFT elements 20 and 21 is the first semiconductor layer 10. It is formed with. That is, the light receiving portion of the photodiode 19 and the channel layers of the TFT elements 20 and 21 are formed of different layers.
  • the light receiving portion 204i in the photodiode 209 and the channel layer 204i in the TFT elements 210 and 211 are formed of the same semiconductor layer.
  • the film thickness of the light receiving portion 204i of the photodiode 209 and the film thickness of the channel layer 204i of the TFT elements 210 and 211 are formed with the same film thickness, they are different from each other unless a separate etching process is added. It cannot be formed thick.
  • the light receiving portion of the photodiode 19 provided in the liquid crystal display device 1 according to the embodiment of the present invention is compared with the light receiving portion of the conventional PIN photodiode having the multilayer structure shown in FIG. The reason why it can be formed large will be described.
  • FIG. 11 shows a schematic configuration of the conventional PIN photodiode having the laminated structure shown in FIG.
  • FIG. 11A shows a plan view of a conventional PIN photodiode having a laminated structure
  • FIG. 11B shows a cross-sectional view taken along the line A-A ′ of FIG.
  • the interlayer insulating film 111 is formed after the patterning process of the N-type amorphous silicon carbide layer 103n. And the patterning step of the P-type amorphous silicon carbide layer 103p and the intrinsic amorphous silicon layer 103i are required.
  • FIG. 12 shows a schematic configuration of the photodiode 19 provided in the liquid crystal display device 1 according to the embodiment of the present invention.
  • FIG. 12A shows a plan view of the photodiode 19, and FIG. 12B shows a B-B ′ cross-sectional view of FIG. 12A.
  • the patterning process of the first semiconductor layer 10 is performed twice. Only the patterning process of the third insulating film 12 is required instead of the patterning process.
  • the third semiconductor layer 14 formed on the second semiconductor layer 13 is stacked by selective growth that does not require a patterning step.
  • the margin M is not required unlike the conventional process of forming a PIN photodiode having a multilayer structure. Can be widely formed.
  • a transparent conductive layer 25 is further formed so as to cover the third semiconductor layer 14, and the transparent conductive layer 25 has a portion that does not overlap with the second semiconductor layer 13 in plan view.
  • the transparent conductive layer 25 is different from the first embodiment in that the transparent conductive layer 25 is electrically connected to the external wiring, and other configurations are described in the first embodiment. Street.
  • members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
  • FIG. 13 shows a manufacturing process of the liquid crystal display device 1a according to the embodiment of the present invention.
  • the entire surface is covered to cover the third semiconductor layer.
  • a resist is patterned on the transparent conductive layer 25 in a predetermined pattern, and the transparent conductive layer 25 is etched using the resist as a mask, which is shown in FIG.
  • the transparent conductive layer 25 was patterned in such a shape.
  • ITO is formed to a thickness of 100 nm as the transparent conductive layer 25.
  • the present invention is not limited to this, and IZO may be used.
  • the second conductive layer 16 is formed using the same process as in FIG. 6D, a resist is formed, patterning and etching are performed, and the contact hole 15c is formed on the second conductive layer 16. And electrically connected to the transparent conductive layer 25 in the photodiode 19a.
  • the transparent conductive layer 25 has a portion that does not overlap with the second semiconductor layer 13 in a plan view.
  • the second conductive layer 16 connected to the wiring was electrically connected to the transparent conductive layer 25 in the photodiode 19a through the contact hole 15c.
  • an active matrix substrate 2a as shown in FIG. 13C was manufactured using the same process as in FIG. 13C
  • a liquid crystal display device 1a as shown in FIG. 13D was manufactured using the same process as in FIG.
  • FIG. 14 is an enlarged view of FIG. 13 (b).
  • the transparent conductive layer 25 in the photodiode 19a and the second conductive layer 16 connected to the external wiring are outside the region where the photodiode 19a is formed, that is, the second semiconductor layer 13 is formed. It is electrically connected outside the area.
  • the third semiconductor layer 14 formed on the light receiving surface 13a of the second semiconductor layer 13 is used as the signal readout electrode of the photodiode 19, but the second semiconductor layer In order to increase the amount of light incident on the light-receiving surface 13a in 13, the third semiconductor layer 14 is preferably formed thin.
  • the third semiconductor layer 14 is formed thin, the sheet resistance increases (several k to M ⁇ / ⁇ ), and the signal of the photodiode 19 becomes difficult to read.
  • the transparent conductive layer 25 formed so as to cover the third semiconductor layer 14 formed on the light receiving surface 13a of the second semiconductor layer 13 is read out from the signal of the photodiode 19a. Therefore, the sheet resistance can be reduced to about 1 to several hundred ⁇ / ⁇ , and signal readout can be facilitated.
  • the third semiconductor layer 14 can be formed thinner, the amount of light incident on the light receiving surface 13a in the second semiconductor layer 13 can be increased.
  • FIG. 15A is a plan view of the photodiode 19, and FIG. 15B is a cross-sectional view taken along the line A-A 'of FIG.
  • FIG. 16A shows a plan view of the photodiode 19a
  • FIG. 16B shows a B-B ′ cross-sectional view of FIG. 16A.
  • the photodiode 19 is connected to the third semiconductor layer 14 used as a signal readout electrode and an external wiring. Since the second conductive layer 16 is electrically connected via a contact hole formed on the second semiconductor layer 13, the light receiving area of the light receiving portion of the photodiode 19 is the second conductive layer. The formation of the layer 16 is reduced.
  • the photodiode 19a of the present embodiment shown in FIGS. 16A and 16B it is connected to the transparent conductive layer 25 used as a signal readout electrode and external wiring.
  • the second conductive layer 16 is electrically connected not through a contact hole formed on the second semiconductor layer 13 but through a contact hole formed outside the formation region of the second semiconductor layer 13. Since they are connected, the light receiving area of the light receiving portion of the photodiode 19a can be secured larger than the light receiving area of the light receiving portion of the photodiode 19.
  • the transparent conductive layer 25 has a portion that does not overlap with the second semiconductor layer 13 in plan view, and in the portion that does not overlap, the transparent conductive layer 25 is connected to the external wiring. Since it is electrically connected, the amount of light incident on the light receiving surface 13a of the second semiconductor layer 13 can be increased.
  • the aperture ratio can be increased in the liquid crystal display device 1a.
  • the present embodiment has the highest value at a wavelength in the visible light region.
  • the first embodiment includes a second photodiode 26 having a light-receiving portion having P and a P-channel TFT element 27, and other configurations are as described in the first embodiment. It is.
  • members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
  • a first conductive layer 8 is formed on a glass substrate 7 and etched using a resist patterned in a predetermined pattern as a mask.
  • the conductive layer 8 was patterned.
  • the first insulating film 9 and the first semiconductor layer 10 are continuously formed.
  • a second insulating film 11 is formed.
  • silicon oxide is formed to a thickness of 80 nm as the second insulating film 11. Then, a first impurity was implanted under the following conditions for Vth control of the P-channel TFT element 27.
  • the first impurity B (boron) is set to 60 keV so that the current (current per unit width of the TFT) when a voltage of 0 V is applied to the gate electrode of the P-channel TFT element 27 is 1E-11 A / ⁇ m or less. 1.5E13 / cm 2 injection was performed.
  • the resist 24 is patterned so as to cover the region where the second photodiode 26 and the P-channel TFT element 27 are formed.
  • the current (current per unit width of the TFT) when the voltage is applied to the gate electrode of the N-channel TFT element 20 is 1E-10 A / ⁇ m or less. After injecting 1E13 / cm 2 of B (boron) at 60 keV, the resist 24 was removed.
  • the resist 24 is patterned again so as to cover the region other than the formation region of the second photodiode 26, and the impurity concentration of the light receiving portion in the lateral structure PIN diode is adjusted. For this purpose, a fifth impurity was implanted.
  • 5E12 / cm 2 of B (boron) is implanted as a fifth impurity at 60 keV so that the sensitivity of the second photodiode 26 to visible light is maximized, and then the resist 24 was removed.
  • a PIN photodiode having a lateral structure is used as the second photodiode 26.
  • the present invention is not limited to this as long as the light receiving sensitivity in visible light is maximum.
  • a stacked structure (vertical structure) photodiode can also be used.
  • a resist 24 is applied again, and the resist 24 is exposed from the back surface side of the glass substrate 7 using the first conductive layer 8 as a mask, so that the first conductive A resist pattern that is one size smaller than the layer 8 is formed.
  • a second impurity is implanted to form an n ⁇ region 10 n ⁇ in the first semiconductor layer 10.
  • 3E13 / cm 2 of P (phosphorus) is implanted as an impurity at 55 keV so that the sheet resistance of the n ⁇ region 10n ⁇ is 10 k to 200 k ⁇ / ⁇ , and then the resist 24 is removed.
  • 5E15 / cm 2 of P (phosphorus) is implanted as a third impurity at 45 keV so that the sheet resistance of the n + region 10n + is 200 to 10 k ⁇ / ⁇ , and then the resist 24 is removed. .
  • 9E15 / cm 2 of B (boron) is implanted as a sixth impurity at 60 keV so that the sheet resistance of the p + region 10p + is 200 to 10 k ⁇ / ⁇ , and then the resist 24 and the second After removing the insulating film 11, the first semiconductor layer 10 was patterned.
  • the photodiode 19 (not shown), the second photodiode 26, and N are manufactured using the manufacturing process of the liquid crystal display device already described in the first embodiment.
  • the third insulating film 12 is not removed because the SiGe layer is not formed.
  • an SiGe photodiode in which an intrinsic SiGe layer and an SiGe layer indicating n + are stacked in this order on the p + region 10p + of the first semiconductor layer 10 may be formed.
  • the liquid crystal display device 1b is provided with a SiGe photodiode having a laminated structure capable of sensing light having a wavelength near 850 nm (infrared region) and a PIN photodiode having a lateral structure capable of sensing visible light.
  • liquid crystal display device 1b of the present embodiment can be provided with an N-channel TFT element and a P-channel TFT element at the same time, so that a CMOS circuit can be formed.
  • CMOS circuit can be formed, a liquid crystal display device 1b capable of low power consumption and a narrow frame can be realized.
  • FIG. 19 is a diagram showing a display surface of the liquid crystal display device 1b of the present embodiment.
  • the liquid crystal display device 1b is provided with a display region R1 and a non-display region R2 that is a peripheral portion of the display region R1, and both the regions R1 and R2 of the liquid crystal display device 1b.
  • the above-described two types of photodiodes and a CMOS circuit composed of an N-channel TFT element and a P-channel TFT element are mounted.
  • FIG. 20 is a diagram showing the spectral sensitivity characteristics of the two types of photodiodes 19 and 26 provided in the liquid crystal display device 1b of the present embodiment.
  • light having a wavelength of around 850 nm can be sensed by the SiGe photodiode 19, and visible light can be sensed by the lateral-structure PIN photodiode 26.
  • the liquid crystal display device 1b can have a function as a touch panel and a function as a scanner at the same time, and can also form a CMOS circuit. Therefore, a liquid crystal capable of low power consumption and a narrow frame.
  • the display device 1b can be realized.
  • the light receiving surface is covered with one of the first semiconductor layer and the third semiconductor layer, and the light receiving surface of the second semiconductor layer is opposed to the light receiving surface.
  • the surface is preferably covered with the other layer in the first semiconductor layer or the third semiconductor layer.
  • the second semiconductor layer when the second semiconductor layer is formed on any one of the first semiconductor layer and the third semiconductor layer, the second semiconductor layer is The portion where the one layer is formed and the portion where the one layer is not formed are selectively grown from the portion where the one layer is formed, and the light receiving surface of the second semiconductor layer is formed on the light receiving surface.
  • the other layer is formed in the first semiconductor layer or the third semiconductor layer, the other layer is formed at a place where the second semiconductor layer is formed and a place where the second semiconductor layer is not formed. It is preferable that the second semiconductor layer is selectively grown from a portion where the second semiconductor layer is formed.
  • the second semiconductor layer is preferably a semiconductor layer made of silicon and germanium.
  • the light receiving surface of the second semiconductor layer is formed in an uneven shape.
  • the transparent conductive layer is formed so as to cover one of the first semiconductor layer and the third semiconductor layer formed on the light receiving surface of the second semiconductor layer.
  • the transparent conductive layer has a portion that does not overlap with the second semiconductor layer in plan view, and in the portion that does not overlap, the transparent conductive layer is electrically connected to an external wiring. It is preferable that
  • One of the first semiconductor layer and the third semiconductor layer formed on the light receiving surface of the second semiconductor layer is used as a signal readout electrode of the photodiode.
  • the one layer is preferably formed thin.
  • the sheet resistance increases (approximately several k to M ⁇ / ⁇ ), and the photodiode signal is difficult to read.
  • the transparent conductive layer formed so as to cover one of the first semiconductor layer and the third semiconductor layer formed on the light receiving surface of the second semiconductor layer is provided. Since it can be used as an electrode for reading a signal of a photodiode, the sheet resistance can be reduced to about 1 to several hundred ⁇ / ⁇ , so that signal reading can be facilitated. In addition, since the one layer can be formed thinly, the amount of light incident on the light receiving surface in the second semiconductor layer can be increased.
  • the transparent conductive layer has a portion that does not overlap with the second semiconductor layer in plan view, and in the portion that does not overlap, the transparent conductive layer is connected to an external wiring. Since it is electrically connected, the amount of light incident on the light receiving surface of the second semiconductor layer can be increased.
  • a transparent auxiliary capacitor can be formed, so that the aperture ratio can be increased in the display device. it can.
  • the active element is a thin film transistor, and a channel layer in the thin film transistor is formed of a semiconductor layer different from the second semiconductor layer.
  • the channel layer of the thin film transistor is formed of a semiconductor layer different from the second semiconductor layer of the photodiode, the thickness of the channel layer and the thickness of the second semiconductor layer are Can be set freely, so that the optimum film thickness can be set for each characteristic.
  • a second photodiode having a light receiving surface whose relative light receiving sensitivity at each wavelength of light has the highest value at a certain wavelength in the visible light region is formed. Is preferred.
  • either one of the first semiconductor layer and the third semiconductor layer is formed before the second semiconductor layer is formed on the one layer. It is preferable to crystallize.
  • one of the first semiconductor layer and the third semiconductor layer is crystallized and has crystallinity.
  • the second semiconductor layer When the second semiconductor layer is formed by selective growth on the one layer, the second semiconductor layer grows taking over the crystallinity of the first semiconductor layer, and thus is not amorphous. Since it becomes polycrystalline or microcrystalline, the spectral sensitivity characteristic with respect to a wavelength near 850 nm (infrared region) is higher than that of amorphous.
  • the crystallization is preferably performed in an oxygen atmosphere.
  • a ratio of a specific crystal orientation in the one layer can be high.
  • the crystal orientation of the second semiconductor layer is also aligned with the specific crystal orientation. Can be reduced.
  • the surface of one of the first semiconductor layer and the third semiconductor layer is formed, and the second semiconductor layer is formed on the one layer. It is preferable to form irregularities before.
  • the surface of one of the first semiconductor layer and the third semiconductor layer is formed to be uneven, and the first layer is selectively grown on the first layer by selective growth.
  • the second semiconductor layer is formed, the second semiconductor layer also becomes uneven, and the spectral sensitivity characteristics can be improved.
  • the present invention can be applied to a photodiode, a display panel substrate, and a display device.

Abstract

　第３の半導体層（１４）は、第２の半導体層（１３）の受光面（１３ａ）と平面視において少なくとも一部が重なるように、第２の半導体層（１３）の受光面（１３ａ）に形成されており、第１の半導体層（１０）は、受光面（１３ａ）および第３の半導体層（１４）と平面視において少なくとも一部が重なるように、第２の半導体層（１３）における受光面（１３ａ）の対向面に形成されており、第２の半導体層（１３）は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有する。したがって、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高いフォトダイオードを実現できる。

Description

フォトダイオードおよびその製造方法、表示パネル用基板、表示装置
　本発明は、フォトダイオード（光センサ）およびその製造方法と、上記フォトダイオードを備えた表示パネル用基板と、この表示パネル用基板を備えた表示装置に関するものである。
　近年、複数の画素を有する表示装置の表示領域および上記表示領域の周辺の領域である周辺領域に光センサを設けた表示装置が開発されている。しかもその光センサは、上記表示領域に備えられた画素ＴＦＴ素子および上記画素ＴＦＴ素子を駆動するために上記周辺領域に備えられた駆動ＴＦＴ素子の製造工程で作り込むことができるようになっている。
　このような表示装置においては、通常の表示機能に加えて、上記光センサの光量検知機能を利用して、例えば、入力用のペンまたは人の指などで上記表示装置の表面を触れると、その触れた位置を検出することのできるタッチパネル機能などを持たせることができる。
　また、上記表示装置に具備される光センサとしては、例えば、ＰＩＮフォトダイオードがある。上記ＰＩＮフォトダイオードの構造は、基板に対し、Ｐ層、Ｉ層（受光部）、Ｎ層をこの順に積層した積層構造（縦型構造）と、基板上に、Ｐ層、Ｉ層（受光部）、Ｎ層を面内方向に並べた横型構造（ラテラル構造）とがある。なお、Ｐ層は、Ｐ型の不純物濃度が高い半導体層であり、Ｉ層（受光部）は、真性半導体層または不純物濃度が低い半導体層であり、Ｎ層は、Ｎ型の不純物濃度が高い半導体層である。
　例えば、特許文献１には、光センサとして、積層構造のＰＩＮフォトダイオードが用いられたイメージセンサについて記載されている。
　図２１は、光センサとして、積層構造のＰＩＮフォトダイオードが用いられたイメージセンサの概略断面図である。
　図示されているように、上記イメージセンサの光センサ形成領域においては、石英ガラスからなる基板１０１上には、非晶質シリコンフォトダイオード１０３の下部電極１０２として、Ｎ型の多結晶シリコン層が形成されている。
　上記非晶質シリコンフォトダイオード１０３は、ＢをドープしたＰ型の非晶質シリコンカーバイド層と、真性非晶質シリコン層と、ＰをドープしたＮ型の非晶質シリコンカーバイド層とを順に積層した積層構造のＰＩＮフォトダイオード構造となっている。また、上記Ｎ型の非晶質シリコンカーバイド層上には、非晶質シリコンフォトダイオード１０３の上部電極としてＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）電極１０４が形成されている。
　一方、上記イメージセンサの薄膜トランジスタ（以下、ＴＦＴ）形成領域においては、石英ガラスからなる基板１０１上には、ソース部１０６とチャネル部１０７とドレイン部１０８とを有する多結晶シリコン層が形成されている。さらに、上記多結晶シリコン層上には、ゲート絶縁膜１０９が形成されており、ゲート絶縁膜１０９上には、上述した非晶質シリコンフォトダイオード１０３の下部電極１０２と同一層であるゲート電極１１０が形成されている。また、基板１０１、ゲート絶縁膜１０９、ゲート電極１１０、上記多結晶シリコン層を覆うように形成された層間絶縁膜１１１上には、Ａｌからなる配線材１０５が形成されている。
　上記構成によれば、上記非晶質シリコンフォトダイオード１０３の下部電極１０２は、Ｎ型の多結晶シリコン層で形成されているため、クロムのような金属を下部電極１０２として用いた構成と比較して、暗電流を抑制することができる。
　また、下部電極１０２として金属を用いた場合には、下部電極１０２は上記非晶質シリコンと反応し易く、デバイスとしての耐熱性が低下してしまうという問題があるが、上記構成のように下部電極１０２として、Ｎ型の多結晶シリコン層を用いることにより、デバイスとしての耐熱性を向上させることができる。
　さらに、下部電極１０２として金属を用いた場合には、他の材料、例えば、非晶質シリコンとの熱膨張係数の違いからデバイスに大きな応力がかかってしまい、デバイスの信頼性の低下や製造歩留りの低下を招いてしまうことがあるが、下部電極１０２として、Ｎ型の多結晶シリコン層を用いることにより、このような応力の発生を抑制することができると記載されている。
　図２２は、ラテラル構造のＰＩＮフォトダイオードを備えた従来の光センサの概略断面図である。
　図示されているように、基板２０１上には、基板２０１側から後述する半導体層２０４に入射される光を遮光するための遮光層として、例えば、クロムのような金属からなる第１の導電層２０２が形成されている。基板２０１と第１の導電層２０２とを覆うように、第１の絶縁層２０３が形成されており、第１の絶縁層２０３上には、多結晶シリコンからなる半導体層２０４が形成されている。
　半導体層２０４は、真性多結晶シリコン層２０４ｉが、ＢをドープしたＰ型の多結晶シリコン層２０４ｐとＰをドープしたＮ型の多結晶シリコン層２０４ｎとに挟まれるように形成されている。
　さらに、第１の絶縁層２０３と半導体層２０４とを覆うように、第２の絶縁層２０５が形成されている。
　特許文献２には、図２２に示すラテラル構造のＰＩＮフォトダイオードを備えた光センサと画素スイッチング素子とが同一工程によって形成された表示装置について記載されている。
　さらに、上記特許文献２には、異なる材質からなる２つの半導体層が積層された構成を有するラテラル構造のＰＩＮフォトダイオードを備えた光センサと画素スイッチング素子とが同一工程によって形成された表示装置についても記載されている。
　図２３は、異なる材質からなる２つの半導体層が積層された構成を有するラテラル構造のＰＩＮフォトダイオードを備えた従来の表示装置の概略断面図である。
　図示されているように、ラテラル構造のＰＩＮフォトダイオードを備えた光センサ３００ａには、第１半導体層３０４と第２半導体層３０５とが備えられている。
　基板３０１上には、コントロール電極３０２が形成されており、基板３０１とコントロール電極３０２とを覆うように絶縁層３０３が形成されている。
　第１半導体層３０４は、絶縁層３０３上において、コントロール電極３０２に対応する部分に設けられた真性シリコン層３０４ｉが、Ｐ型のシリコン層３０４ｐとＮ型のシリコン層３０４ｎとに挟まれるように形成されている。
　なお、ゲート電極３０２Ｇ、絶縁層３０３、半導体層３０４ａ、層間絶縁膜３０６、ソース電極３０７Ｓおよびドレイン電極３０７Ｄによって構成される画素スイッチング素子３００ｂに備えられた半導体層３０４ａは、光センサ３００ａに備えられた第１半導体層３０４と同一層によって形成されている。
　一方、光センサ３００ａに備えられている第２半導体層３０５は、図示されているように、第１半導体層３０４における受光部を含む平坦部上に形成されている。
　第２半導体層３０５は、第１半導体層３０４よりもバンドギャップが狭くなるようにシリコンとゲルマニウムとで形成されている。
　特許文献２には、上記構成によれば、第２半導体層３０５において歪みが与えられるので、キャリア移動度を向上させることができ、光センサ３００ａにおいては、高感度に受光データを生成することができるとともに、画素スイッチング素子３００ｂにおいては、リーク電流が生じることを抑制することができると記載されている。
　さらに、上記構成によれば、光センサ３００ａによって得られた受光データのノイズに対する比であるＳ／Ｎ比を改善することができると記載されている。
日本国公開特許公報「特開平５－１３６３８６号公報（１９９３年６月１日公開）」 日本国公開特許公報「特開２００９－１３９５６５号公報（２００９年６月２５日公開）」 日本国公開特許公報「特開平１１－４０８４１号公報（１９９９年２月１２日公開）」 日本国公開特許公報「特開２００５－７２１２６号公報（２００５年３月１７日公開）」
　可視光を受光して検出対象物を検出する光センサを用いる場合においては、上記光センサによって得られる受光データには、外光に含まれる可視光の影響によって、多くのノイズが含まれたり、上記光センサを備えた表示装置において黒表示を行う場合などには、上記表示装置から出射され、上記検出対象物を照射し、上記検出対象物によって反射される可視光は存在しないので（外光のみに依存するので）、精度よく上記検出対象物の位置を検出することは困難である。
　よって、一般的には、波長８５０ｎｍ付近（赤外線領域）の光を上記表示装置の表示面上に存在する指などの検出対象物に照射し、上記検出対象物によって反射される波長８５０ｎｍ付近（赤外線領域）の光を上記光センサが受光し、上記検出対象物の存在位置を検出するようにしている。
　上記特許文献１の構成においては、光センサとして、積層構造のＰＩＮフォトダイオードが用いられており、受光部は、真性非晶質シリコン層で形成されている。
　図２４は、非晶質シリコン（ａ‐Ｓｉ）の各波長における相対感度（分光感度特性）を示している。
　図示されているように、非晶質シリコン（ａ‐Ｓｉ）の各波長における相対感度は、可視光領域においては、比較的高いが、光センサのセンシングに一般的に用いられている波長８５０ｎｍ付近（赤外線領域）では著しく低くなっている。
　よって、受光部として真性非晶質シリコン層を備えている上記特許文献１に記載の光センサによっては、上記検出対象物に照射する波長８５０ｎｍ付近（赤外線領域）の光の強度を上げない限りは、検出精度（受光データのノイズに対する比であるＳ／Ｎ比）の高い光センサを実現するのは困難である。しかし、上記光の強度を上げるためには、可視光と波長８５０ｎｍ付近の赤外光とを面発光するバックライトの光量を上げる必要があり、面発光される可視光量も増加されてしまい、表示装置の表示常態に悪影響を及ぼしてしまう。
　図２５は、多晶質シリコン（Ｐｏｌｙ‐Ｓｉ）の各波長における相対感度（分光感度特性）を示している。
　図示されているように、多晶質シリコン（Ｐｏｌｙ‐Ｓｉ）の各波長における相対感度は、上述した非晶質シリコン（ａ‐Ｓｉ）の各波長における相対感度と同様に、可視光領域においては、比較的高いが、光センサのセンシングに一般的に用いられている波長８５０ｎｍ付近（赤外線領域）では著しく低くなっている。
　よって、図２２に図示されている真性多結晶シリコン層２０４ｉを受光部とする光センサにおいても、上記検出対象物に照射する波長８５０ｎｍ付近（赤外線領域）の光の強度を上げない限りは、検出精度の高い光センサを実現するのは困難となる。
　一方、上記特許文献２の構成においては、図２３に図示されているように、波長８５０ｎｍ付近（赤外線領域）で比較的高い相対感度を有するように、第１半導体層３０４における受光部を含む平坦部上にはシリコンとゲルマニウムとからなる第２半導体層３０５が形成されている。
　しかしながら、上記構成においては、第２半導体層３０５（受光部）は、層間絶縁膜３０６に覆われているため、電気的にシールドされてなく、図２３に図示されている層間絶縁膜３０６や平坦化膜３０８の固定電荷および画素電極３０９の電位の影響を受けやすい構造となっている。
　よって、特許文献２に記載されている光センサ３００ａに備えられている第２半導体層３０５に、上述したような周辺の電気的な影響が及んだ場合には、光センサ３００ａの受光データにノイズが乗ってしまい光センサ３００ａによって得られた受光データのノイズに対する比であるＳ／Ｎ比の悪化を招いてしまう。
　本発明は、上記の問題点に鑑みてなされたものであり、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高いフォトダイオードおよびその製造方法と上記フォトダイオードを備えた表示パネル用基板と上記表示パネル用基板を備えた表示装置とを提供することを目的とする。
　本発明のフォトダイオードは、上記の課題を解決するために、第１の半導体層と第２の半導体層と第３の半導体層とを備え、上記第２の半導体層の受光面における光の受光量に応じて異なる電流値を流すフォトダイオードであって、第１の半導体層は、Ｎ型の不純物濃度が相対的に高い半導体層であり、第２の半導体層は、真性半導体層または不純物濃度が相対的に低い半導体層であり、第３の半導体層は、Ｐ型の不純物濃度が相対的に高い半導体層であり、上記第１の半導体層または上記第３の半導体層中、何れか一方の層は、上記第２の半導体層の受光面と平面視において少なくとも一部が重なるように、上記第２の半導体層の受光面に形成されており、上記第１の半導体層または上記第３の半導体層中、他方の層は、上記受光面および上記一方の層と平面視において少なくとも一部が重なるように、上記第２の半導体層における上記受光面の対向面に形成されており、上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有することを特徴としている。
　上記構成によれば、上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有しているため、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高いフォトダイオードを実現することができる。
　また、上記構成によれば、受光面を有する第２の半導体層を第１の半導体層と第３の半導体層とが少なくとも一部で挟み込む構成となっているため、受光面を有する第２の半導体層の上下の電位を固定できるので、第２の半導体層が周辺からの電気的な影響を受けにくい構成となっている。
　上記第２の半導体層に、周辺からの電気的な影響が及んだ場合には、受光データにノイズが乗ってしまい、受光データのノイズに対する比であるＳ／Ｎ比の悪化を招いてしまう。
　よって、上記構成によれば、検出精度の高いフォトダイオードを実現することができる。
　また、上記構成によれば、第１の半導体層、第２の半導体層および第３の半導体層が少なくとも一部で積層される構成であるため、ラテラル構造のＰＩＮフォトダイオードなどと比較して受光面の面積を広く取れる。
　また、上記構成によれば、ＣＭＯＳプロセスを用いることなく、フォトダイオードを形成することができる。
　本発明のフォトダイオードの製造方法は、上記の課題を解決するために、Ｎ型の不純物濃度が相対的に高い半導体層である第１の半導体層と、真性半導体層または不純物濃度が相対的に低い半導体層である第２の半導体層と、Ｐ型の不純物濃度が相対的に高い半導体層である第３の半導体層とを備え、上記第２の半導体層の受光面における光の受光量に応じて異なる電流値を流すフォトダイオードの製造方法であって、上記第１の半導体層または上記第３の半導体層中、何れか一方の層を形成し、上記一方の層上に形成される上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有する層で形成し、上記一方の層上に、上記第２の半導体層を形成する時には、上記第２の半導体層を、上記一方の層が形成されている箇所と形成されてない箇所とにおいて、上記一方の層が形成されている箇所から選択的に成長させて形成し、上記第２の半導体層上に上記第１の半導体層または上記第３の半導体層中、他方の層を形成する時には、上記他方の層を、上記第２の半導体層が形成されている箇所と形成されてない箇所とにおいて、上記第２の半導体層が形成されている箇所から選択的に成長させて形成することを特徴としている。
　上記製造方法によれば、選択成長により半導体層が積層されるため、別途のマスクを用いたレジスト工程を必要としないため、製造工程が簡略化できる。
　また、セルフアライメントなので、パターンズレを考慮してパターン間のマージンを取る必要がないのでフォトダイオードの面積を広く取れる。
　さらには、選択成長により半導体層が積層されているため、例えば、第１の半導体層上に第２の半導体層を形成する場合、第１の半導体層が結晶性を有する場合には、第２の半導体層は、第１の半導体層の結晶性を引き継いで成長するため、非晶質ではなく、多結晶または微結晶となるので波長８５０ｎｍ付近（赤外線領域）に対する分光感度特性が非晶質よりも高くなる。
　また、選択成長により半導体層が積層されているため、例えば、第１の半導体層上に第２の半導体層を形成する場合において、第１の半導体層の結晶化を行う時に、特定の結晶方位の比率が高くなるように、酸素雰囲気中で結晶化をおこなうことにより、第２の半導体層の結晶方位も特定の結晶方位に揃うのでフォトダイオード素子ごとの分光感度特性のバラツキを低減できる。
　本発明の表示パネル用基板は、上記の課題を解決するために、絶縁基板の一方の面に、上記フォトダイオードとアクティブ素子とが形成されていることを特徴としている。
　上記構成によれば、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高い表示パネル用基板を実現することができる。
　本発明の表示装置は、上記の課題を解決するために、上記表示パネル用基板と、赤外光と可視光とを含む光を面発光させる面光源装置とを備えていることを特徴としている。
　上記構成によれば、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高い表示装置を実現することができる。
　本発明のフォトダイオードは、以上のように、第１の半導体層は、Ｎ型の不純物濃度が相対的に高い半導体層であり、第２の半導体層は、真性半導体層または不純物濃度が相対的に低い半導体層であり、第３の半導体層は、Ｐ型の不純物濃度が相対的に高い半導体層であり、上記第１の半導体層または上記第３の半導体層中、何れか一方の層は、上記第２の半導体層の受光面と平面視において少なくとも一部が重なるように、上記第２の半導体層の受光面に形成されており、上記第１の半導体層または上記第３の半導体層中、他方の層は、上記受光面および上記一方の層と平面視において少なくとも一部が重なるように、上記第２の半導体層における上記受光面の対向面に形成されており、上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有する構成である。
　本発明の表示パネル用基板は、以上のように、絶縁基板の一方の面に、上記フォトダイオードとアクティブ素子とが形成されている構成である。
　本発明の表示装置は、以上のように、上記表示パネル用基板と、赤外光と可視光とを含む光を面発光させる面光源装置とを備えている構成である。
　本発明のフォトダイオードの製造方法は、以上のように、上記第１の半導体層または上記第３の半導体層中、何れか一方の層を形成し、上記一方の層上に形成される上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有する層で形成し、上記一方の層上に、上記第２の半導体層を形成する時には、上記第２の半導体層を、上記一方の層が形成されている箇所と形成されてない箇所とにおいて、上記一方の層が形成されている箇所から選択的に成長させて形成し、上記第２の半導体層上に上記第１の半導体層または上記第３の半導体層中、他方の層を形成する時には、上記他方の層を、上記第２の半導体層が形成されている箇所と形成されてない箇所とにおいて、上記第２の半導体層が形成されている箇所から選択的に成長させて形成する方法である。
　それゆえ、検出対象物に照射する赤外線領域の光の強度を上げずに、上記赤外線領域の光でフォトダイオードのセンシングをしたとしても、受光データのノイズに対する比であるＳ／Ｎ比が高く、検出精度の高いフォトダイオードおよびその製造方法と表示パネル用基板と表示装置とを実現することができる。
本発明の一実施の形態の液晶表示装置の概略構成を示す図である。 本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードの概略構成を示す図である。 本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードにおいて、受光部として用いられているシリコンとゲルマニウムからなる真性半導体層（ＳｉＧｅ）の分光感度特性を示す図である。 フォトダイオードにおける電流の流れる方向を示す図であり、（ａ）は、ラテラル構造のフォトダイオードの場合を示し、（ｂ）は、本実施の形態の液晶表示装置に備えられたフォトダイオードの場合を示す。 本発明の一実施の形態の液晶表示装置に備えられた液晶表示パネルの製造プロセスを示す図である。 本発明の一実施の形態の液晶表示装置に備えられた液晶表示パネルの製造プロセスを示す図である。 図６の（ａ）に示す工程において、第１の導電層が露出しないように第１の絶縁膜を全て除去してない一例を示す図である。 ラテラル構造のフォトダイオードにおいての受光部の受光面積を説明するための図であり、（ａ）は、受光部を上側から見た場合を示しており、（ｂ）は、（ａ）におけるＡ－Ａ’線の断面を示す。 本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードにおいての受光部の受光面積を説明するための図であり、（ａ）は、受光部を上側から見た場合を示しており、（ｂ）は、（ａ）におけるＢ－Ｂ’線の断面を示す。 本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードの受光部の膜厚とＴＦＴ素子のチャネル層の膜厚とを、それぞれの特性に最適な膜厚に自由に設定できる理由を説明するための図であり、（ａ）は、本発明の一実施の形態の液晶表示装置に備えられたアクティブマトリクス基板の概略構成を示しており、（ｂ）は、ラテラル構造のフォトダイオードが備えられたアクティブマトリクス基板の概略構成を示す。 図２１に示す従来の積層構造のＰＩＮフォトダイオードの概略構成を示す図であり、（ａ）は、従来の積層構造のＰＩＮフォトダイオードを上側から見た場合を示しており、（ｂ）は、（ａ）におけるＡ－Ａ’線の断面を示す。 本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードの概略構成を示す図であり、（ａ）は、本発明の一実施の形態の液晶表示装置に備えられたフォトダイオードを上側から見た場合を示しており、（ｂ）は、（ａ）におけるＢ－Ｂ’線の断面を示す。 本発明の他の実施の形態の液晶表示装置の製造プロセスを示す。 図１３の（ｂ）の拡大図である。 実施の形態１の液晶表示装置に備えられフォトダイオードにおいての受光部の受光面積を説明するための図であり、（ａ）は、受光部を上側から見た場合を示しており、（ｂ）は、（ａ）におけるＡ－Ａ’線の断面を示す。 本発明の他の実施の形態の液晶表示装置に備えられフォトダイオードにおいての受光部の受光面積を説明するための図であり、（ａ）は、受光部を上側から見た場合を示しており、（ｂ）は、（ａ）におけるＢ－Ｂ’線の断面を示す。 本発明のさらに他の実施の形態の液晶表示装置の製造プロセスを示す図である。 本発明のさらに他の実施の形態の液晶表示装置の製造プロセスを示す図である。 本発明のさらに他の実施の形態の液晶表示装置の表示面を示す図である。 本発明のさらに他の実施の形態の液晶表示装置に備えられた２種類のフォトダイオードの分光感度特性を示す図である。 光センサとして、積層構造のＰＩＮフォトダイオードが用いられた従来のイメージセンサの概略断面図である。 ラテラル構造のＰＩＮフォトダイオードを備えた従来の光センサの概略断面図である。 異なる材質からなる２つの半導体層が積層された構成を有するラテラル構造のＰＩＮフォトダイオードを備えた従来の表示装置の概略断面図である。 非晶質シリコン（ａ‐Ｓｉ）の各波長における相対感度（分光感度特性）を示す図である。 多晶質シリコン（Ｐｏｌｙ‐Ｓｉ）の各波長における相対感度（分光感度特性）を示す図である。
　以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
　〔実施の形態１〕
　以下、図１および図２に基づき、本発明の表示装置の一例である液晶表示装置１の構成について説明する。
　なお、本発明の表示装置は液晶表示装置１に限らず、例えば有機ＥＬ表示装置などとしても具現化することができる。
　図１は、本発明の一実施の形態の液晶表示装置１の概略構成を示す図である。
　図１に図示されているように、液晶表示装置１は、アクティブマトリクス基板２（表示パネル用基板）と、これに対向するように配置されたカラーフィルター基板４とを備え、これらの基板２・４の間に液晶層３がシール材によって封入された構成を有する液晶表示パネルを備えている。
　さらに、液晶表示装置１は、上記液晶表示パネルへ向かって赤外光と可視光とを含む光を照射する面光源装置５を備えている。
　なお、カラーフィルター基板４のガラス基板２２には、カラーフィルター層２３や図示されてない共通電極、配向膜などが設けられている。
　以下、アクティブマトリクス基板２の構成について、詳しく説明する。
　アクティブマトリクス基板２には、図示されてないが、マトリクス状に配置された多数の透明画素電極によって構成される表示領域が備えられている。
　各透明画素電極が形成されている上記表示領域には、図１に図示されているタッチパネル機能を実現するためのセンサとしてのフォトダイオード１９と、フォトダイオード１９と電気的に接続されているＴＦＴ素子２０（薄膜トランジスタ、アクティブ素子）と、第３の導電層（透明画素電極）１８を駆動する画素ＴＦＴ素子２１とが設けられている。
　図示されているように、面光源装置５から出射された光が検出対象物である指６で反射され、この反射光を該当する位置に設けられたフォトダイオード１９で検知し、検知された信号を画像化し、その画像を解析することで、液晶表示装置１のどの位置が指６でタッチされたかを検出するようになっている。
　図２は、本発明の一実施の形態の液晶表示装置１に備えられたフォトダイオード１９の概略構成を示す図である。
　図示されているように、アクティブマトリクス基板２に備えられたガラス基板７（絶縁基板）には、フォトダイオード１９においては、遮光層として機能し、ＴＦＴ素子２０・２１においては、ゲート電極として機能する第１の導電層８が形成されている。
　第１の導電層８を覆うように第１の絶縁膜９が形成されており、第１の絶縁膜９上には、Ｎ型不純物としてＰ（リン）が注入され、ｎ＋領域に形成された多結晶シリコンからなる第１の半導体層１０が形成されている。
　第１の絶縁膜９と第１の半導体層１０とを覆うように第３の絶縁膜１２が形成されており、第３の絶縁膜１２には、第１の半導体層１０を露出するように開口部が形成されている。
　上記開口部から露出されている第１の半導体層１０を覆うように（被覆するように）シリコンとゲルマニウムからなる真性半導体層（ＳｉＧｅ）である第２の半導体層１３が形成されており、第２の半導体層１３の上面が受光面１３ａとなっている。
　さらに、第２の半導体層１３を覆うように（被覆するように）、第２の半導体層１３にＰ型不純物であるＢ（ボラン）が注入され、ｐ＋領域に形成された第３の半導体層１４が形成されている。
　すなわち、フォトダイオード１９は、図２に図示されているように、第１の半導体層１０、第２の半導体層１３および第３の半導体層１４がこの順に積層された構成を有するが、第３の半導体層１４、第２の半導体層１３および第１の半導体層１０がこの順に積層された構成を有していてもよい。
　図３は、フォトダイオード１９において、受光部として用いられているシリコンとゲルマニウムからなる真性半導体層（ＳｉＧｅ）の分光感度特性を示す。
　図示されているように、多晶質シリコン（Ｐｏｌｙ‐Ｓｉ）や非晶質シリコン（ａ‐Ｓｉ）の各波長における相対感度は、可視光領域においては、比較的高いが、波長８５０ｎｍ付近（赤外線領域）では著しく低くなっているが、フォトダイオード１９において、受光部として用いられているシリコンとゲルマニウムからなる真性半導体層（ＳｉＧｅ）は、各波長における相対感度が、波長８５０ｎｍ付近（赤外線領域）において最高値を有するとともに、可視光領域においては、その相対感度が低い。
　したがって、受光部としてシリコンとゲルマニウムからなる真性半導体層（ＳｉＧｅ）を用いることにより、波長８５０ｎｍ付近（赤外線領域）だけの感度を上げ、他の波長領域に対する感度は低く抑えることのできるフォトダイオード１９を実現することができる。
　図４は、ラテラル構造のフォトダイオードと本実施の形態の液晶表示装置１に備えられた積層構造（縦型構造）のフォトダイオード１９とにおける電流の流れる方向の差を示す図である。
　図４の（ａ）に図示されているように、基板２０１上に、Ｐ層２０４ｐ、Ｉ層（受光部）２０４ｉ、Ｎ層２０４ｎを面内方向に並べた横型構造（ラテラル構造）のフォトダイオードにおいては、電流は図中の左右方向に流れる。
　一方、図４の（ｂ）に図示されているように、基板７に対し、Ｎ層（第１の半導体層１０）、Ｉ層（受光部、第２の半導体層１３）、Ｐ層（第３の半導体層１４）をこの順に積層した積層構造（縦型構造）のフォトダイオードにおいては、電流は図中の上下方向に流れる。
　以下、図５および図６に基づいて、図１に示す本発明の一実施の形態の液晶表示装置１に備えられた液晶表示パネルの製造プロセスについて詳しく説明する。
　図５および図６は、本発明の一実施の形態の液晶表示装置１に備えられた液晶表示パネルの製造プロセスを示す。
　先ず、図５の（ａ）に図示されているように、ガラス基板７上に第１の導電層８を成膜し、所定のパターンにパターニングしたレジストをマスクとして、エッチングすることにより、第１の導電層８をパターニングした。
　本実施の形態においては、第１の導電層８として、Ｍｏを膜厚２００ｎｍに成膜したが、これに限定されることはなく、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。なお、必要に応じてこれらを適宜組合せた積層構造を用いることもできる。
　次に、図５の（ｂ）に図示されているように、第１の絶縁膜９と第１の半導体層１０とを連続成膜する。
　本実施の形態においては、第１の絶縁膜９として、酸化シリコンを膜厚３００ｎｍに、第１の半導体層１０として、非晶質シリコンを膜厚５０ｎｍに成膜した。
　次に、第１の半導体層１０中から水素を追い出すために、窒素雰囲気中において、４１０度で１時間のアニールを行った。
　さらに、第１の半導体層１０を多結晶化するため、結晶化を行った。
　なお、フォトダイオード１９の感度を向上させるためには、結晶化後の第１の半導体層１０の表面には、凹凸が多いほうが望ましい。したがって、本実施の形態においては、第１の半導体層１０の表面を凹凸状にするために、結晶化を酸素雰囲気中で行った。さらに、第１の半導体層１０の結晶化を酸素雰囲気中で行うことによって、結晶方位は（１００）の比率が高くなる。
　なお、結晶化前の第１の半導体層１０として、非晶質シリコンを用いているが、非晶質ゲルマニウム、非晶質シリコン・ゲルマニウム、非晶質シリコン・カーバイドなどを用いることもできる。
　次に、図５の（ｃ）に図示されているように、第２の絶縁膜１１を成膜した。
　本実施の形態においては、酸化シリコンを膜厚８０ｎｍに成膜した。
　そして、ＴＦＴ素子２０と画素ＴＦＴ素子２１とのＶｔｈをコントロールするために第１の不純物を注入した。
　本実施の形態においては、ＴＦＴ素子２０・２１のゲート電極に電圧を０Ｖ印加したときの電流（ＴＦＴ素子の単位幅あたりの電流）が１Ｅ－１０Ａ／μｍ以下になるように第１の不純物として、Ｂ（ボロン）を６０ｋｅＶで２．５Ｅ１３個／ｃｍ２注入し、第１の半導体層１０にチャネル領域１０ｃを形成した。
　なお、上記「１Ｅ－１０」は１×１０－１０を意味し、上記「２．５Ｅ１３」は２．５×１０１３を意味する。
　次に、図５の（ｄ）に図示されているように、ポジ型のレジスト２４を塗布し、ガラス基板７の裏面側から第１の導電層８をマスクとしてレジスト２４を露光し、第１の導電層８よりも１周り小さいレジストパターンを形成した。
　次に、図５の（ｅ）に図示されているように、レジスト２４をマスクとして、第２の不純物を注入し第１の半導体層１０のｎ－領域１０ｎ－を形成すると同時に、レジスト２４の下部領域にはチャネル領域１０ｃを形成した。
　本実施の形態においては、ｎ－領域のシート抵抗が１０ｋ～２００ｋΩ／□となるように、不純物としてＰ（リン）を５５ｋｅＶで３Ｅ１３個／ｃｍ２注入した。それから、レジスト２４を除去した。
　次に、図５の（ｆ）に図示されているように、フォトダイオード１９およびＴＦＴ素子２０・２１の形成領域における第１の半導体層１０にｎ＋領域１０ｎ＋を形成のために、再びレジスト２４を塗布・パターニングする。
　上記パターニングされたレジスト２４をマスクとして、第１の半導体層１０に第３の不純物を注入し、ｎ＋領域１０ｎ＋を形成する。同時に、レジスト２４の下部領域にはチャネル領域１０ｃとｎ－領域１０ｎ－とが形成される。
　本実施の形態においては、ｎ＋領域１０ｎ＋のシート抵抗が２００～１０ｋΩ／□となるように、第３の不純物としてＰ（リン）を４５ｋｅＶで５Ｅ１５個／ｃｍ２注入した。
　それから、レジスト２４および第２の絶縁膜１１を除去後、第１の半導体層１０をパターニングする。
　次に、図６の（ａ）に図示されているように、第３の絶縁膜１２を成膜する。
　本実施の形態においては、第３の絶縁膜１２として、酸化シリコンを膜厚１００ｎｍに成膜した。
　そして、フォトダイオード１９を形成する領域にレジスト（未図示）のパターニングを行い、上記レジストをマスクとして、第３の絶縁膜１２をエッチングで除去し、第１の半導体層１０のｎ＋領域１０ｎ＋を露出させる。
　この際に、後工程でのコンタクト形成のために、図７に図示されているように、第１の導電層８上のｎ＋領域１０ｎ＋が形成されてない箇所においては、第１の絶縁膜９と第３の絶縁膜１２とを同時に除去することが望ましいが、第１の導電層８が露出しないように第１の絶縁膜９は、全て除去しないほうが望ましい。なお、図７においては、ｎ＋領域１０ｎ＋は図示してない。
　また、フォトダイオード１９の第１の導電層８上に後工程でコンタクトを形成する場合は、第３の絶縁膜１２を除去するが、後工程でコンタクトを形成しない場合は、第３の絶縁膜１２は除去しない。
　次に、図６の（ｂ）に図示されているように、第２の半導体層１３と第３の半導体層１４を第１の半導体層１０が露出している領域だけに成長させる。
　本実施の形態においては、Ｓｉ２Ｈ６とＧｅＨ４とを用いて、Ｓｉ０．８Ｇｅ０．２になるように基板温度５５０℃で選択成長を行い、第２の半導体層１３として真性のＳｉＧｅ層を膜厚２００ｎｍになるように形成した。また、Ｓｉ２Ｈ６とＧｅＨ４とＢ２Ｈ６を用いて、Ｓｉ０．８Ｇｅ０．２になるように基板温度５５０℃で選択成長を行い、第３の半導体層１４として、ｐ＋を示すＳｉＧｅ層を膜厚５０ｎｍに成膜した。
　なお、第２の半導体層１３と第３の半導体層１４とを成膜するための基板の加熱工程によって、第１の半導体層１０のチャネル領域１０ｃ、ｎ－領域１０ｎ－、ｎ＋領域１０ｎ＋中の第１、第２、第３の不純物の活性化も同時に行われる。
　これに限定されず、第２の半導体層１３として、Ｓｉ２Ｈ６とＧｅＨ４とＰＨ３とを用いてＳｉ０．８Ｇｅ０．２になるように基板温度５５０℃で選択成長を行い、膜厚５０ｎｍに形成されたｎ＋を示すＳｉＧｅ層と、Ｓｉ２Ｈ６とＧｅＨ４とを用いてＳｉ０．８Ｇｅ０．２になるように基板温度５５０℃で選択成長を行い膜厚５０～２００ｎｍに形成された真性のＳｉＧｅ層との積層構造を用いてもよい。
　なお、選択成長を行う時には、酸化シリコン上には第２の半導体層１３と第３の半導体層１４は成膜されない。また、図７に図示されているように、第１の導電層８上の第３の絶縁膜１２を除去した場合においでも、第１の絶縁膜９の酸化シリコンが、第１の導電層８を覆っているので、第２の半導体層と第３の半導体層は成膜されない。
　本実施の形態においては、第１の半導体層１０としては、ｎ＋を示す多晶質シリコン層（Ｐｏｌｙ‐Ｓｉ）を、第３の半導体層１４としては、ｐ＋を示すＳｉＧｅ層をそれぞれ用いているが、第１の半導層１０として、ｐ＋を示す多晶質シリコン層（Ｐｏｌｙ－Ｓｉ）を、第３の半導体層１４として、ｎ＋を示すＳｉＧｅ層を用いてもよい。
　次に、図６の（ｃ）に図示されているように、第４の絶縁膜１５を成膜した。
　本実施の形態においては、第４の絶縁膜１５として、膜厚２５０ｎｍに形成された窒化シリコンと膜厚５５０ｎｍに形成された酸化シリコンとの積層構造を用いた。
　それから、レジストを形成し、パターニングおよびエッチングを行い、任意の第１の半導体層上と任意の第３の半導体層１４上と図示されてない任意の第１導電層８上とにコンタクトホールを形成した。
　さらに、図６の（ｄ）に図示されているように、第２の導電層１６を成膜した後、レジストを形成し、パターニングおよびエッチングをした。
　本実施の形態においては、第２の導電層１６として、上層から、Ｔｉ層（膜厚１００ｎｍ）／Ａｌ層（膜厚５００ｎｍ）／Ｔｉ層（膜厚１００ｎｍ）を積層した導電層を用いたがこれに限定されることはない。
　それから、水素化とプロセスダメージの回復のために、Ｈ２雰囲気中、３００～４００度で、１時間のアニールを行った。
　次に、図６の（ｅ）に図示されているように、第５の絶縁膜１７を成膜し、コンタクトホールを形成した。
　本実施の形態においては、第５の絶縁膜１７として感光性樹脂を用い、パターニングを行いコンタクトホールを形成した。なお、第５の絶縁膜１７の膜厚は、１～４μｍとした。
　さらに、第３の導電層１８を成膜後、レジストを所定のパターンにパターニングした後、上記レジストをマスクとしてエッチングを行い、画素電極となる第３の導電層１８を形成した。
　本実施の形態においては、第３の導電層１８としてＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）を膜厚１００ｎｍで成膜したが、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用いることもできる。
　次に、図６の（ｆ）に図示されているように、フォトダイオード１９とＴＦＴ素子２０・２１とを形成したアクティブマトリクス基板２と、これに対向するように配置されたカラーフィルター層２３が形成されているカラーフィルター基板４とを貼り合わせ、その間に液晶層３を注入し、フォトダイオード１９を搭載した液晶表示装置１を製作した。
　なお、カラーフィルター基板４におけるフォトダイオード１９が対向配置される位置には、波長８５０ｎｍ付近（赤外線領域）の光を透過するような構造を用いることができる。
　本実施の形態においては、カラーフィルター層２３に別途の透明層を設けたが、カラーフィルター層２３が波長８５０ｎｍ付近（赤外線領域）の光を透過するならば、別途、透明層を設ける必要はなく、カラーフィルター層２３をそのまま用いることもできる。
　図５および図６において、各導電膜、各絶縁膜、各半導体層、各不純物の構成要素（材質、膜厚、注入量、単層または積層など）は、フォトダイオード１９を内蔵した液晶表示装置１として、目的の性能がクリアできるように適宜変更してもよい。
　また、本実施の形態においては、ＴＦＴ素子２０・２１は、ＮチャネルのＴＦＴを形成したが、ＰチャネルのＴＦＴを形成してもよい。但し、ＰチャネルのＴＦＴを形成する場合には、第３の半導体層１４をｎ＋を示すＳｉＧｅ層に変更する必要がある。
　また、第２の半導体層１３として積層構造を用いる場合には、ｐ＋を示すＳｉＧｅ層と真性のＳｉＧｅ層との積層構造にする必要がある。
　以下、図８および図９に基づいて、ラテラル構造のフォトダイオードと本実施の形態の液晶表示装置１に備えられた積層構造（縦型構造）のフォトダイオード１９とにおいての受光部の受光面積の差を説明する。
　図８の（ａ）は、ラテラル構造のフォトダイオードの平面図を示し、図８の（ｂ）は、図８の（ａ）のＡ－Ａ’断面図を示す。
　上記ラテラル構造のフォトダイオードは、図８の（ａ）および図８の（ｂ）に図示されているように、同一平面上において、Ｉ層（受光部）２０４ｉが、Ｐ層２０４ｐとＮ層２０４ｎとによって挟まれるように形成されている。
　したがって、同一平面上においてＰ層２０４ｐとＮ層２０４ｎとを形成する領域を確保する必要があるため、フォトダイオードのサイズを大きくせずには、Ｉ層（受光部）２０４ｉの長手方向の幅、すなわち、受光部の長手方向の幅Ｗを大きくすることはできない。
　しかし、導電層２０７は、第２の絶縁層２０５および第３の絶縁層２０６に形成されたコンタクトホール２０８を介して、Ｐ層２０４ｐに電気的に接続されているが、導電層２０７とＩ層（受光部）２０４ｉとは、平面視において重ならないように設けられているため、導電層２０７の形成による上記受光部の受光面積の低下は生じない。
　一方、図９の（ａ）は、本実施の形態の液晶表示装置１に備えられた積層構造（縦型構造）のフォトダイオード１９の平面図を示し、図９の（ｂ）は、図９の（ａ）のＢ－Ｂ’断面図を示す。
　フォトダイオード１９においては、図９の（ｂ）に図示されているように、同一平面上ではなく、縦方向にＮ層（第１の半導体層１０）とＩ層（受光部、第２の半導体層１３）とＰ層（第３の半導体層１４）とが、この順に積層されている。
　したがって、フォトダイオード１９においては、上述したラテラル構造のフォトダイオードのように、同一平面上においてＰ層２０４ｐとＮ層２０４ｎとを形成する領域を確保する必要がないので、この分、Ｉ層（受光部、第２の半導体層１３）を大きく形成することができる。
　しかし、図９の（ｂ）に図示されているように、第２の導電層１６は、第４の絶縁膜１５に形成されたコンタクトホール１５ｃを介して、Ｐ層（第３の半導体層１４）に電気的に接続されているが、図９の（ａ）および図９の（ｂ）に図示されているように、第２の導電層１６とＩ層（受光部、第２の半導体層１３）とは、平面視において一部重なるように形成されている。
　したがって、フォトダイオード１９においては、第２の導電層１６とＩ層（受光部、第２の半導体層１３）とが、平面視において重なる分、実質的に受光部の受光面積の低下が生じることとなる。
　しかし、Ｉ層（受光部、第２の半導体層１３）の増加分（ラテラル構造のフォトダイオードに備えられたＩ層（受光部）２０４ｉ対比）が、上記低下分を上回るため、結果として、フォトダイオード１９における受光部の受光面積は、ラテラル構造のフォトダイオードにおける受光部の受光面積より広く取ることができる。
　以下、図１０に基づいて、本発明の一実施の形態の液晶表示装置１に備えられたフォトダイオード１９の受光部の膜厚とＴＦＴ素子２０・２１のチャネル層の膜厚とを、それぞれの特性に最適な膜厚に自由に設定できる理由について説明する。
　図１０の（ａ）は、フォトダイオード１９とＴＦＴ素子２０・２１とが備えられたアクティブマトリクス基板２の概略構成を示しており、図１０の（ｂ）は、ラテラル構造のフォトダイオード２０９とＴＦＴ素子２１０・２１１とが備えられたアクティブマトリクス基板の概略構成を示している。
　図１０の（ａ）に図示されているように、フォトダイオード１９における受光部は、第２の半導体層１３で形成されており、ＴＦＴ素子２０・２１におけるチャネル層は、第１の半導体層１０で形成されている。すなわち、フォトダイオード１９の受光部とＴＦＴ素子２０・２１のチャネル層とは、異なる層で形成されている。
　したがって、フォトダイオード１９の受光部の膜厚とＴＦＴ素子２０・２１のチャネル層の膜厚とを、それぞれの特性に最適な膜厚に自由に設定することができる。
　一方、図１０の（ｂ）に図示する構成においては、フォトダイオード２０９における受光部２０４ｉとＴＦＴ素子２１０・２１１におけるチャネル層２０４ｉとは、同一の半導体層で形成されている。
　したがって、フォトダイオード２０９の受光部２０４ｉの膜厚とＴＦＴ素子２１０・２１１のチャネル層２０４ｉの膜厚とは、同一の膜厚で形成されるため、別途のエッチング工程を追加しない限り、それぞれ異なる膜厚に形成することはできない。
　以下、図１１および図１２に基づいて、本発明の一実施の形態の液晶表示装置１に備えられたフォトダイオード１９の受光部を図２１に示す従来の積層構造のＰＩＮフォトダイオードの受光部より大きく形成できる理由について説明する。
　図１１は、図２１に示す従来の積層構造のＰＩＮフォトダイオードの概略構成を示している。
　図１１の（ａ）は、従来の積層構造のＰＩＮフォトダイオードの平面図を示し、図１１の（ｂ）は、図１１の（ａ）のＡ－Ａ’断面図を示す。
　図１１の（ａ）および図１１の（ｂ）に図示されているように、上記フォトダイオードを形成するためには、Ｎ型の非晶質シリコンカーバイド層１０３ｎのパターニング工程後、層間絶縁膜１１１のパターニング工程とＰ型の非晶質シリコンカーバイド層１０３ｐおよび真性非晶質シリコン層１０３ｉのパターニング工程とが必要となる。
　すなわち、Ｎ型の非晶質シリコンカーバイド層１０３ｎのパターニング工程後、２回のパターニング工程が必要となり、各パターニング工程におけるパターンずれなどを考慮すると、上記各パターニング工程によって形成されるパターン間には、マージンＭが必要であるため、結果として、従来の積層構造のＰＩＮフォトダイオードの受光部は、上記マージンＭ分狭くなってしまう。
　図１２は、本発明の一実施の形態の液晶表示装置１に備えられたフォトダイオード１９の概略構成を示している。
　図１２の（ａ）は、フォトダイオード１９の平面図を示し、図１２の（ｂ）は、図１２の（ａ）のＢ－Ｂ’断面図を示す。
　図１２の（ａ）および図１２の（ｂ）に図示されているように、フォトダイオード１９を形成するためには、第１の半導体層１０（ｎ＋領域１０ｎ＋）のパターニング工程後には、２回のパターニング工程ではなく、第３の絶縁膜１２のパターニング工程のみが必要となる。
　何故なら、液晶表示パネルの製造プロセスを説明する箇所において、既に上述したようにフォトダイオード１９においては、第１の半導体層１０（ｎ＋領域１０ｎ＋）上に形成される第２の半導体層１３および第２の半導体層１３上に形成される第３の半導体層１４は、パターニング工程を必要としない選択成長によって積層されているからである。
　したがって、第３の絶縁膜１２のパターニング工程のみが必要となるため、従来の積層構造のＰＩＮフォトダイオードの形成工程のように、マージンＭが必要ないため、結果として、フォトダイオード１９における受光部を広く形成することができる。
　〔実施の形態２〕
　次に、図１３～１５に基づいて、本発明の第２の実施の形態について説明する。本実施の形態は、第３の半導体層１４を覆うように透明導電層２５がさらに形成されており、透明導電層２５は、第２の半導体層１３とは、平面視において重ならない部分を有しており、上記重ならない部分において、透明導電層２５は、外部配線と電気的に接続されている点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明した通りである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
　図１３は、本発明の一実施の形態の液晶表示装置１ａの製造プロセスを示す。
　図５の（ａ）から図５の（ｆ）までの工程と図６の（ａ）および図６の（ｂ）の工程とを行った後、第３の半導体層１４を覆うように全面に透明導電層２５を成膜した後、透明導電層２５上にレジストを所定のパターンにパターニングし、上記レジストをマスクとして、透明導電層２５をエッチングし、図１３の（ａ）に図示されているような形状に透明導電層２５をパターニングした。
　本実施の形態においては、透明導電層２５としてＩＴＯを膜厚１００ｎｍに形成したが、これに限定されることはなくＩＺＯなどを用いてもよい。
　次に、図６の（ｃ）と同様の工程を用いて、第４の絶縁膜１５を成膜した後、図１３の（ｂ）に図示されているように、フォトダイオード１９ａの形成領域とＴＦＴ素子２０・２１の形成領域上にコンタクトホールを形成した。
　そして、図６の（ｄ）と同様の工程を用いて、第２の導電層１６を成膜した後、レジストを形成し、パターニングおよびエッチングをし、第２の導電層１６をコンタクトホール１５ｃを介してフォトダイオード１９ａにおける透明導電層２５と電気的に接続した。
　なお、図１３の（ｂ）に図示されているように、透明導電層２５は、第２の半導体層１３とは、平面視において重ならない部分を有しており、上記重ならない部分において、外部配線と接続されている第２の導電層１６をコンタクトホール１５ｃを介してフォトダイオード１９ａにおける透明導電層２５と電気的に接続した。
　次に、図６の（ｅ）と同様の工程を用いて、図１３の（ｃ）に図示されているようなアクティブマトリクス基板２ａを製作した。
　最後に、図６の（ｆ）と同様の工程を用いて、図１３の（ｄ）に図示されているような液晶表示装置１ａを製作した。
　図１４は、図１３の（ｂ）の拡大図である。
　図示されているように、フォトダイオード１９ａにおける透明導電層２５と外部配線と接続されている第２の導電層１６とは、フォトダイオード１９ａの形成領域外、すなわち、第２の半導体層１３の形成領域外で電気的に接続されている。
　上述した実施の形態１においては、フォトダイオード１９の信号の読み出しの電極として、第２の半導体層１３の受光面１３ａに形成された第３の半導体層１４が用いられるが、第２の半導体層１３における受光面１３ａへの光の入射量を増加させるためには、第３の半導体層１４は薄く形成されることが好ましい。
　しかし、第３の半導体層１４を薄く形成すると、シート抵抗が高くなり（数ｋ～ＭΩ／□程度）、フォトダイオード１９の信号が読み出しにくくなる。
　本実施の形態の構成によれば、上記第２の半導体層１３の受光面１３ａに形成された第３の半導体層１４を覆うように形成された透明導電層２５をフォトダイオード１９ａの信号の読み出しの電極として用いることができるので、シート抵抗を１～数百Ω／□程度に低減でき、信号の読み出しを容易にすることができる。また、この分、第３の半導体層１４を薄く形成することができるので、第２の半導体層１３における受光面１３ａへの光の入射量を増加させることができる。
　以下、図１５および図１６に基づいて、実施の形態１の液晶表示装置１に備えられフォトダイオード１９と本実施の形態の液晶表示装置１ａに備えられフォトダイオード１９ａとにおいての受光部の受光面積の差を説明する。
　図１５の（ａ）は、フォトダイオード１９の平面図を示し、図１５の（ｂ）は、図１５の（ａ）のＡ－Ａ’断面図を示す。
　また、図１６の（ａ）は、フォトダイオード１９ａの平面図を示し、図１６の（ｂ）は、図１６の（ａ）のＢ－Ｂ’断面図を示す。
　図１５の（ａ）および図１５の（ｂ）に図示されているように、フォトダイオード１９においては、信号の読み出しの電極として用いられている第３の半導体層１４と外部配線に接続されている第２の導電層１６とは、第２の半導体層１３上に形成されたコンタクトホールを介して電気的に接続されているため、フォトダイオード１９の受光部の受光面積は、第２の導電層１６の形成により小さくなってしまう。
　一方、図１６の（ａ）および図１６の（ｂ）に図示されている本実施の形態のフォトダイオード１９ａにおいては、信号の読み出しの電極として用いられている透明導電層２５と外部配線に接続されている第２の導電層１６とは、第２の半導体層１３上に形成されたコンタクトホールではなく、第２の半導体層１３の形成領域外に形成されたコンタクトホールを介して電気的に接続されているため、フォトダイオード１９ａの受光部の受光面積は、フォトダイオード１９の受光部の受光面積より大きく確保することができる。
　すなわち、上記構成によれば、透明導電層２５は、第２の半導体層１３とは、平面視において重ならない部分を有しており、上記重ならない部分において、透明導電層２５は、外部配線と電気的に接続されているため、第２の半導体層１３における受光面１３ａへの光の入射量を増加させることができる。
　また、図１３の（ｃ）に図示されているように、透明導電層２５上に透明絶縁層１５・１７を介して第３の導電層（透明画素電極）１８などが形成される場合、透明な補助容量を形成できるので、液晶表示装置１ａにおいて、開口率を大きくすることができる。
　〔実施の形態３〕
　次に、図１７～２０に基づいて、本発明の第３の実施の形態について説明する。本実施の形態は、実施の形態１で示したシリコンとゲルマニウムからなる受光部を備えたフォトダイオード１９とＮチャネルのＴＦＴ素子２０・２１とに加え、さらに、可視光領域のある波長において最高値を有する受光部を備えた第２のフォトダイオード２６とＰチャネルのＴＦＴ素子２７とを備えている点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明した通りである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
　以下、図１７および図１８に基づいて、本実施の形態の液晶表示装置１ｂの製造プロセスについて詳しく説明する。
　図１７および図１８は、本発明の一実施の形態の液晶表示装置１ｂの製造プロセスを示す。
　先ず、図１７の（ａ）に図示されているように、ガラス基板７上に第１の導電層８を成膜し、所定のパターンにパターニングしたレジストをマスクとして、エッチングすることにより、第１の導電層８をパターニングした。
　次に、図１７の（ｂ）に図示されているように、第１の絶縁膜９と第１の半導体層１０とを連続成膜する。
　なお、図１７の（ａ）および図１７の（ｂ）の工程は、図５の（ａ）および図５の（ｂ）の工程と同様であるため、詳しい説明は省略する。
　次に、図１７の（ｃ）に図示されているように、第２の絶縁膜１１を成膜する。
　本実施の形態においては、第２の絶縁膜１１として酸化シリコンを膜厚８０ｎｍで成膜した。そして、ＰチャネルのＴＦＴ素子２７のＶｔｈコントロールのために第１の不純物を下記の条件で注入した。
　ＰチャネルのＴＦＴ素子２７のゲート電極に電圧を０Ｖ印加したときの電流（ＴＦＴの単位幅あたりの電流）が１Ｅ－１１Ａ／μｍ以下になるように第１の不純物としてＢ（ボロン）を６０ｋｅＶで１．５Ｅ１３個／ｃｍ２注入した。
　次に、図１７の（ｄ）に図示されているように、レジスト２４を第２のフォトダイオード２６とＰチャネルのＴＦＴ素子２７とが形成される領域を覆うようにパターニングをした。
　それから、ＮチャネルのＴＦＴ素子２０のＶｔｈコントロールのために第４の不純物を注入した。
　本実施の形態においては、ＮチャネルのＴＦＴ素子２０のゲート電極に電圧を０Ｖ印加したときの電流（ＴＦＴの単位幅あたりの電流）が１Ｅ－１０Ａ／μｍ以下になるように第４の不純物としてＢ（ボロン）を６０ｋｅＶで１Ｅ１３個／ｃｍ２注入した後、レジスト２４を除去した。
　次に、図１７（ｅ）に図示されているように、再びレジスト２４を第２のフォトダイオード２６の形成領域以外を覆うようにパターニングし、ラテラル構造のＰＩＮダイオードにおける受光部の不純物濃度調整のために、第５の不純物を注入した。
　本実施の形態においては、第２のフォトダイオード２６の可視光での受光感度が最大になるように、第５の不純物としてＢ（ボロン）を６０ｋｅＶで５Ｅ１２個／ｃｍ２注入した後、レジスト２４を除去した。
　なお、本実施の形態においては、第２のフォトダイオード２６としてラテラル構造のＰＩＮフォトダイオードを用いているが、可視光での受光感度が最大を示すのであれば、これに限定されることはなく、積層構造（縦型構造）フォトダイオードを用いることもできる。
　次に、図１８の（ａ）に図示されているように、再びレジスト２４を塗布し、ガラス基板７の裏面側から第１の導電層８をマスクとしてレジスト２４を露光し、第１の導電層８よりも１周り小さいレジストパターンを形成する。
　それから、第２の不純物を注入し第１の半導体層１０にｎ－領域１０ｎ－を形成する。
　本実施の形態においては、ｎ－領域１０ｎ－のシート抵抗が１０ｋ～２００ｋΩ／□となるように、不純物としてＰ（リン）を５５ｋｅＶで３Ｅ１３個／ｃｍ２注入した後、レジスト２４を除去した。
　次に、図１８の（ｂ）に図示されているように、第２のフォトダイオード２６とＮチャネルのＴＦＴ素子２０のｎ＋領域１０ｎ＋を形成するために、レジスト２４でパターニングし、第１の半導体層１０に第３の不純物を注入しｎ＋領域１０ｎ＋を形成する。同時に、チャネル領域１０ｃも形成される。
　本実施の形態においては、ｎ＋領域１０ｎ＋のシート抵抗が２００～１０ｋΩ／□となるように、第３の不純物としてＰ（リン）を４５ｋｅＶで５Ｅ１５個／ｃｍ２注入した後、レジスト２４を除去した。
　その後、図１８の（ｃ）に図示されているように、第２のフォトダイオード２６とＰチャネルのＴＦＴ素子２７のｐ＋領域１０ｐ＋を形成するために、再びレジスト２４でパターニングを行い、第１の半導体層１０に第６の不純物を注入しｐ＋領域１０ｐ＋を形成する。
　本実施の形態においては、ｐ＋領域１０ｐ＋のシート抵抗が２００～１０ｋΩ／□となるように、第６の不純物としてＢ（ボロン）を６０ｋｅＶで９Ｅ１５個／ｃｍ２注入した後、レジスト２４および第２の絶縁膜１１を除去した後、第１の半導体層１０のパターニングを行った。
　最後に、図１８の（ｄ）に図示されているように、既に実施形態１で説明した液晶表示装置の製造プロセスを用いて、フォトダイオード１９（未図示）と第２のフォトダイオード２６とＮチャネルであるＴＦＴ素子２０およびＴＦＴ素子２１（未図示）とＰチャネルのＴＦＴ素子２７とを搭載した液晶表示パネル２ｂを備えた液晶表示装置１ｂを製作した。
　ただし、第２のフォトダイオード２６は、ラテラル構造のＰＩＮフォトダイオードであるため、ＳｉＧｅ層を成膜しないので第３の絶縁膜１２は除去しない。
　また、第１の半導体層１０のｐ＋領域１０ｐ＋上に、真性のＳｉＧｅ層とｎ+を示すＳｉＧｅ層とをこの順に積層したＳｉＧｅフォトダイオードを形成してもかまわない。
　本実施の形態の液晶表示装置１ｂには、波長８５０ｎｍ付近（赤外線領域）の光をセンシング出来る積層構造のＳｉＧｅフォトダイオードと可視光をセンシング出来るラテラル構造のＰＩＮフォトダイオードとが同時に備えられている。
　したがって、ＳｉＧｅフォトダイオードで波長８５０ｎｍ付近（赤外線領域）の光をセンシングし、タッチパネルとして機能させ、ラテラル構造のＰＩＮフォトダイオードで可視光をセンシングし、スキャナとして機能させることが出来る。
　また、本実施の形態の液晶表示装置１ｂには、ＮチャネルＴＦＴ素子とＰチャネルのＴＦＴ素子とを同時に備えることができるのでＣＭＯＳ回路も形成出来る。
　したがって、ＣＭＯＳ回路が形成できるので、低消費電力、狭額縁が可能な液晶表示装置１ｂを実現できる。
　図１９は、本実施の形態の液晶表示装置１ｂの表示面を示す図である。
　図１９に図示されているように、液晶表示装置１ｂには表示領域Ｒ１と表示領域Ｒ１の周辺部である非表示領域Ｒ２とが備えられており、液晶表示装置１ｂの上記両領域Ｒ１・Ｒ２には、上述した２種類のフォトダイオードとＮチャネルＴＦＴ素子およびＰチャネルのＴＦＴ素子からなるＣＭＯＳ回路とが搭載されている。
　図２０は、本実施の形態の液晶表示装置１ｂに備えられた２種類のフォトダイオード１９・２６の分光感度特性を示す図である。
　図示されているように、ＳｉＧｅフォトダイオード１９によっては、波長８５０ｎｍ付近（赤外線領域）の光をセンシング可能であり、ラテラル構造のＰＩＮフォトダイオード２６によっては、可視光がセンシング可能である。
　以上のように、本実施の形態の液晶表示装置１ｂは、タッチパネルとしての機能とスキャナとして機能とを同時に備えることができるとともに、ＣＭＯＳ回路も形成できるので、低消費電力、狭額縁が可能な液晶表示装置１ｂを実現できる。
　本発明のフォトダイオードにおいて、上記受光面は、上記第１の半導体層または上記第３の半導体層中、何れか一方の層によって被覆されており、上記第２の半導体層における上記受光面の対向面は、上記第１の半導体層または上記第３の半導体層中、他方の層によって被覆されていることが好ましい。
　本発明のフォトダイオードは、上記第１の半導体層または上記第３の半導体層中、何れか一方の層上に上記第２の半導体層を形成する場合には、上記第２の半導体層は、上記一方の層が形成されている箇所と形成されてない箇所とにおいて、上記一方の層が形成されている箇所から選択的に成長されており、上記第２の半導体層における上記受光面に上記第１の半導体層または上記第３の半導体層中、他方の層を形成する場合には、上記他方の層は、上記第２の半導体層が形成されている箇所と形成されてない箇所とにおいて、上記第２の半導体層が形成されている箇所から選択的に成長されていることが好ましい。
　本発明のフォトダイオードにおいて、上記第２の半導体層は、シリコンとゲルマニウムとからなる半導体層であることが好ましい。
　上記構成によれば、波長８５０ｎｍ付近（赤外線領域）だけの感度を上げ、他の波長領域に対する感度は低く抑えることのできるフォトダイオードを実現することができる。
　本発明のフォトダイオードにおいて、上記第２の半導体層の受光面が凹凸状に形成されていることが好ましい。
　上記構成によれば、分光感度特性がより向上されたフォトダイオードを実現することができる。
　本発明のフォトダイオードにおいては、透明導電層が上記第２の半導体層の受光面に形成された上記第１の半導体層または上記第３の半導体層中、何れか一方の層を覆うように形成されており、上記透明導電層は、上記第２の半導体層とは、平面視において重ならない部分を有しており、上記重ならない部分において、上記透明導電層は、外部配線と電気的に接続されていることが好ましい。
　フォトダイオードの信号の読み出しの電極として、上記第２の半導体層の受光面に形成された上記第１の半導体層または上記第３の半導体層中、何れか一方の層が用いられるが、第２の半導体層における受光面への光の入射量を増加させるためには、上記一方の層は薄く形成されることが好ましい。
　しかし、上記一方の層を薄く形成すると、シート抵抗が高くなり（数ｋ～ＭΩ／□程度）、フォトダイオードの信号が読み出しにくくなる。
　上記構成によれば、上記第２の半導体層の受光面に形成された上記第１の半導体層または上記第３の半導体層中、何れか一方の層を覆うように形成された透明導電層をフォトダイオードの信号の読み出しの電極として用いることができるので、シート抵抗を１～数百Ω／□程度に低減できるので、信号の読み出しを容易にすることができる。また、この分上記一方の層を薄く形成することができるので、上記第２の半導体層における受光面への光の入射量を増加させることができる。
　また、上記構成によれば、上記透明導電層は、上記第２の半導体層とは、平面視において重ならない部分を有しており、上記重ならない部分において、上記透明導電層は、外部配線と電気的に接続されているため、上記第２の半導体層における受光面への光の入射量を増加させることができる。
　さらには、表示装置などにおいて、上記透明導電層上に透明絶縁層を介して透明画素電極などが形成される場合、透明な補助容量を形成できるので、表示装置において、開口率を大きくすることができる。
　本発明の表示パネル用基板おいて、上記アクティブ素子は、薄膜トランジスタであり、上記薄膜トランジスタにおけるチャネル層は、上記第２の半導体層とは異なる半導体層で形成されていることが好ましい。
　上記構成によれば、薄膜トランジスタのチャネル層は、上記フォトダイオードの第２の半導体層とは異なる半導体層で形成されているため、上記チャネル層の膜厚と上記第２の半導体層の膜厚とを自由に設定できるので、それぞれの特性に最適な膜厚を設定できる。
　本発明の表示パネル用基板おいては、光の各波長における相対的な受光感度が、可視光領域のある波長において最高値を有する受光面を備えた第２のフォトダイオードが形成されていることが好ましい。
　上記構成によれば、上記フォトダイオードで波長８５０ｎｍ付近（赤外線領域）をセンシングし、タッチパネルとして機能させ、上記第２のフォトダイオードで可視光領域をセンシングし、スキャナとして機能させることが出来る。
　本発明のフォトダイオードの製造方法においては、上記第１の半導体層または上記第３の半導体層中、何れか一方の層を、上記一方の層上に上記第２の半導体層を形成する前に結晶化することが好ましい。
　上記製造方法によれば、上記第１の半導体層または上記第３の半導体層中、何れか一方の層は結晶化されており、結晶性を有することとなる。
　このような上記一方の層上に選択成長により第２の半導体層が形成される場合、第２の半導体層は、第１の半導体層の結晶性を引き継いで成長するため、非晶質ではなく、多結晶または微結晶となるので波長８５０ｎｍ付近（赤外線領域）に対する分光感度特性が非晶質よりも高くなる。
　本発明のフォトダイオードの製造方法においては、上記結晶化を酸素雰囲気中で行うことが好ましい。
　上記製造方法によれば、上記第１の半導体層または上記第３の半導体層中、何れか一方の層の結晶化を酸素雰囲気中でおこなうことにより、上記一方の層における特定の結晶方位の比率を高くすることができる。
　このような上記一方の層上に選択成長により第２の半導体層が形成される場合、上記第２の半導体層の結晶方位も特定の結晶方位に揃うのでフォトダイオード素子ごとの分光感度特性のバラツキを低減できる。
　本発明のフォトダイオードの製造方法においては、上記第１の半導体層または上記第３の半導体層中、何れか一方の層の表面を、上記一方の層上に上記第２の半導体層を形成する前に凹凸に形成することが好ましい。
　上記製造方法によれば、上記第１の半導体層または上記第３の半導体層中、何れか一方の層の表面が凹凸に形成されており、このような上記一方の層上に選択成長により第２の半導体層が形成される場合、上記第２の半導体層も凹凸になり、分光感度特性を向上させることができる。
　本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
　本発明は、フォトダイオード、表示パネル用基板および表示装置に適用することができる。
　１、１ａ、１ｂ　液晶表示装置（表示装置）
　２、２ａ、２ｂ　アクティブマトリクス基板（表示パネル用基板）
　５　　　　　　　面光源装置
　１０　　　　　　第１の半導体層
　１３　　　　　　第２の半導体層（受光部）
　１３ａ　　　　　受光面
　１４　　　　　　第３の半導体層
　１９　　　　　　フォトダイオード
　２０、２１　　　ＮチャネルのＴＦＴ素子（アクティブ素子）
　２５　　　　　　透明導電層
　２６　　　　　　第２のフォトダイオード
　２７　　　　　　ＰチャネルのＴＦＴ素子（アクティブ素子）
　Ｗ　　　　　　　受光部の長手方向の幅

Claims (14)

  1. 　第１の半導体層と第２の半導体層と第３の半導体層とを備え、
    　上記第２の半導体層の受光面における光の受光量に応じて異なる電流値を流すフォトダイオードであって、
    　第１の半導体層は、Ｎ型の不純物濃度が相対的に高い半導体層であり、
    　第２の半導体層は、真性半導体層または不純物濃度が相対的に低い半導体層であり、
    　第３の半導体層は、Ｐ型の不純物濃度が相対的に高い半導体層であり、
    　上記第１の半導体層または上記第３の半導体層中、何れか一方の層は、上記第２の半導体層の受光面と平面視において少なくとも一部が重なるように、上記第２の半導体層の受光面に形成されており、
    　上記第１の半導体層または上記第３の半導体層中、他方の層は、上記受光面および上記一方の層と平面視において少なくとも一部が重なるように、上記第２の半導体層における上記受光面の対向面に形成されており、
    　上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有することを特徴とするフォトダイオード。
  2. 　上記受光面は、上記第１の半導体層または上記第３の半導体層中、何れか一方の層によって被覆されており、
    　上記第２の半導体層における上記受光面の対向面は、上記第１の半導体層または上記第３の半導体層中、他方の層によって被覆されていることを特徴とする請求項１に記載のフォトダイオード。
  3. 　上記第１の半導体層または上記第３の半導体層中、何れか一方の層上に上記第２の半導体層を形成する場合には、上記第２の半導体層は、上記一方の層が形成されている箇所と形成されてない箇所とにおいて、上記一方の層が形成されている箇所から選択的に成長されており、
    　上記第２の半導体層における上記受光面に上記第１の半導体層または上記第３の半導体層中、他方の層を形成する場合には、上記他方の層は、上記第２の半導体層が形成されている箇所と形成されてない箇所とにおいて、上記第２の半導体層が形成されている箇所から選択的に成長されていることを特徴とする請求項２に記載のフォトダイオード。
  4. 　上記第２の半導体層は、シリコンとゲルマニウムとからなる半導体層であることを特徴とする請求項１から３の何れか１項に記載のフォトダイオード。
  5. 　上記第２の半導体層の受光面が凹凸状に形成されていることを特徴とする請求項１から４の何れか１項に記載のフォトダイオード。
  6. 　透明導電層が、上記第２の半導体層の受光面に形成された上記第１の半導体層または上記第３の半導体層中、何れか一方の層を覆うように形成されており、
    　上記透明導電層は、上記第２の半導体層とは、平面視において重ならない部分を有しており、
    　上記重ならない部分において、上記透明導電層は、外部配線と電気的に接続されていることを特徴とする請求項１から５の何れか１項に記載のフォトダイオード。
  7. 　絶縁基板の一方の面に、上記請求項１から６の何れか１項に記載のフォトダイオードとアクティブ素子とが形成されていることを特徴とする表示パネル用基板。
  8. 　上記アクティブ素子は、薄膜トランジスタであり、
    　上記薄膜トランジスタにおけるチャネル層は、上記第２の半導体層とは異なる半導体層で形成されていることを特徴とする請求項７に記載の表示パネル用基板。
  9. 　光の各波長における相対的な受光感度が、可視光領域のある波長において最高値を有する受光面を備えた第２のフォトダイオードが形成されていることを特徴とする請求項７または８に記載の表示パネル用基板。
  10. 　上記請求項７から９の何れか１項に記載の表示パネル用基板と、
    　赤外光と可視光とを含む光を面発光させる面光源装置とを備えていることを特徴とする表示装置。
  11. 　Ｎ型の不純物濃度が相対的に高い半導体層である第１の半導体層と、
    　真性半導体層または不純物濃度が相対的に低い半導体層である第２の半導体層と、
    　Ｐ型の不純物濃度が相対的に高い半導体層である第３の半導体層とを備え、
    　上記第２の半導体層の受光面における光の受光量に応じて異なる電流値を流すフォトダイオードの製造方法であって、
    　上記第１の半導体層または上記第３の半導体層中、何れか一方の層を形成し、
    　上記一方の層上に形成される上記第２の半導体層は、光の各波長における相対的な受光感度が赤外線領域のある波長において最高値を有する層で形成し、
    　上記一方の層上に、上記第２の半導体層を形成する時には、上記第２の半導体層を、上記一方の層が形成されている箇所と形成されてない箇所とにおいて、上記一方の層が形成されている箇所から選択的に成長させて形成し、
    　上記第２の半導体層上に上記第１の半導体層または上記第３の半導体層中、他方の層を形成する時には、上記他方の層を、上記第２の半導体層が形成されている箇所と形成されてない箇所とにおいて、上記第２の半導体層が形成されている箇所から選択的に成長させて形成することを特徴とするフォトダイオードの製造方法。
  12. 　上記第１の半導体層または上記第３の半導体層中、何れか一方の層を、上記一方の層上に上記第２の半導体層を形成する前に結晶化することを特徴とする請求項１１に記載のフォトダイオードの製造方法。
  13. 　上記結晶化を酸素雰囲気中で行うことを特徴とする請求項１２に記載のフォトダイオードの製造方法。
  14. 　上記第１の半導体層または上記第３の半導体層中、何れか一方の層の表面を、上記一方の層上に上記第２の半導体層を形成する前に凹凸に形成することを特徴とする請求項１１から１３の何れか１項に記載のフォトダイオードの製造方法。
PCT/JP2010/062094 2009-11-27 2010-07-16 フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 WO2011065057A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/511,969 US20120241769A1 (en) 2009-11-27 2010-07-16 Photodiode and manufacturing method for same, substrate for display panel, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-270818 2009-11-27
JP2009270818 2009-11-27

Publications (1)

Publication Number Publication Date
WO2011065057A1 true WO2011065057A1 (ja) 2011-06-03

Family

ID=44066161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062094 WO2011065057A1 (ja) 2009-11-27 2010-07-16 フォトダイオードおよびその製造方法、表示パネル用基板、表示装置

Country Status (2)

Country Link
US (1) US20120241769A1 (ja)
WO (1) WO2011065057A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059018A1 (ja) 2017-09-19 2019-03-28 横河電機株式会社 フーリエ分光分析装置
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板
WO2020153337A1 (ja) 2019-01-25 2020-07-30 横河電機株式会社 フーリエ分光分析装置
WO2021066041A1 (ja) * 2019-10-04 2021-04-08 京セラ株式会社 ｐＨ測定方法およびｐＨ測定装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694604B (zh) 2015-07-23 2020-05-21 光澄科技股份有限公司 光偵測器
EP3332426B1 (en) 2015-08-04 2019-10-09 Artilux Inc. Germanium-silicon light sensing apparatus
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
CN115824395B (zh) 2015-08-27 2023-08-15 光程研创股份有限公司 宽频谱光学传感器
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
CN109427916B (zh) * 2017-08-24 2021-08-17 上海耕岩智能科技有限公司 一种红外光侦测薄膜、器件、显示装置、制备方法
CN107657231B (zh) * 2017-09-27 2020-08-11 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
JP6975341B2 (ja) 2018-02-23 2021-12-01 アーティラックス・インコーポレイテッド 光検出装置およびその光検出方法
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
CN114335030A (zh) 2018-04-08 2022-04-12 奥特逻科公司 光探测装置
US10854770B2 (en) 2018-05-07 2020-12-01 Artilux, Inc. Avalanche photo-transistor
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN109801937A (zh) * 2019-01-28 2019-05-24 京东方科技集团股份有限公司 可见光通信器件及其制作方法、可见光通信系统
EP3792975A1 (en) * 2019-09-11 2021-03-17 Artilux Inc. Display apparatus
US11949030B2 (en) 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136386A (ja) * 1991-11-13 1993-06-01 Seiko Epson Corp イメージセンサ
JPH06204526A (ja) * 1992-12-28 1994-07-22 Canon Inc 光起電力素子
EP0940854A2 (en) * 1998-03-02 1999-09-08 International Business Machines Corporation Si/SiGe optoelectronic integrated circuits
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
JP2001352093A (ja) * 2000-06-07 2001-12-21 Sharp Corp 半導体受光装置
JP2003163361A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 受光素子および光通信デバイス
JP2009139565A (ja) * 2007-12-05 2009-06-25 Sony Corp 表示装置、および、その製造方法
JP2009152569A (ja) * 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453611A (en) * 1993-01-01 1995-09-26 Canon Kabushiki Kaisha Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip
KR100643038B1 (ko) * 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
US6649993B2 (en) * 2001-03-16 2003-11-18 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
JP4396684B2 (ja) * 2006-10-04 2010-01-13 ソニー株式会社 固体撮像装置の製造方法
KR100843965B1 (ko) * 2007-03-19 2008-07-03 동부일렉트로닉스 주식회사 이미지센서 및 그 제조방법
KR100837556B1 (ko) * 2007-03-19 2008-06-12 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
DE102008019129A1 (de) * 2007-04-23 2008-10-30 Dongbu Hitek Co., Ltd. Bildsensor
US7999259B2 (en) * 2007-12-19 2011-08-16 Sony Corporation Display device having a photodiode whose p region has an edge width different than that of the n region
US7883916B2 (en) * 2008-05-30 2011-02-08 International Business Machines Corporation Optical sensor including stacked photosensitive diodes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136386A (ja) * 1991-11-13 1993-06-01 Seiko Epson Corp イメージセンサ
JPH06204526A (ja) * 1992-12-28 1994-07-22 Canon Inc 光起電力素子
EP0940854A2 (en) * 1998-03-02 1999-09-08 International Business Machines Corporation Si/SiGe optoelectronic integrated circuits
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
JP2001352093A (ja) * 2000-06-07 2001-12-21 Sharp Corp 半導体受光装置
JP2003163361A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 受光素子および光通信デバイス
JP2009152569A (ja) * 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
JP2009139565A (ja) * 2007-12-05 2009-06-25 Sony Corp 表示装置、および、その製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059018A1 (ja) 2017-09-19 2019-03-28 横河電機株式会社 フーリエ分光分析装置
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板
WO2020153337A1 (ja) 2019-01-25 2020-07-30 横河電機株式会社 フーリエ分光分析装置
WO2021066041A1 (ja) * 2019-10-04 2021-04-08 京セラ株式会社 ｐＨ測定方法およびｐＨ測定装置
JPWO2021066041A1 (ja) * 2019-10-04 2021-04-08
JP7417619B2 (ja) 2019-10-04 2024-01-18 京セラ株式会社 ｐＨ測定方法およびｐＨ測定装置

Also Published As

Publication number Publication date
US20120241769A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
WO2011065057A1 (ja) フォトダイオードおよびその製造方法、表示パネル用基板、表示装置
JP5512800B2 (ja) 半導体装置
JP4737956B2 (ja) 表示装置および光電変換素子
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
US8164719B2 (en) Liquid crystal display device
KR101471221B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US8575713B2 (en) Semiconductor device and display device
US8766337B2 (en) Semiconductor device and method for manufacturing the same
JP5314040B2 (ja) 半導体装置の製造方法
WO2011125353A1 (ja) 回路基板、表示装置および回路基板の製造方法
US8829526B2 (en) Semiconductor device, method for manufacturing same, and display device
WO2008044370A1 (fr) Affichage à cristaux liquides
KR20080108897A (ko) 광센서 소자 및 이것을 이용한 광센서 장치, 화상표시장치
US8952477B2 (en) Photoelectric conversion element having a plurality of layered semiconductors and method for manufacturing same
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
US8415678B2 (en) Semiconductor device and display device
WO2010035544A1 (ja) フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
JP2004318067A (ja) 画像表示装置およびその製造方法
JP2008235756A (ja) 受光素子およびそれを備えた表示装置
US10868082B2 (en) Imaging panel and method for producing same
WO2010038511A1 (ja) 表示パネル及びこれを用いた表示装置
JP2008277710A (ja) 受光素子およびそれを備えた表示装置
JP2009130276A (ja) 光センサ装置および画像表示装置
KR101415226B1 (ko) 방사선 검출 패널
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10832904

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13511969

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10832904

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP