JP2003158291A - 受光素子を内蔵する半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速のトランジスタと高い受光感度を有する
受光素子とを同一の半導体基板上に混載することができ
るようにする。 【解決手段】 同一の半導体基板上にトランジスタと受
光素子とが混載された、いわゆるＯＥＩＣにおいて、シ
リコン基板１と素子層２の界面に屈折率の異なる酸化膜
９と窒化膜１０とを交互に積層して、入射光の波長に対
して反射率を向上させた多層反射膜８を形成するととも
に、素子層２の表面に表面反射膜１５を選択的に形成す
ることにより、入射光を多層反射膜８と表面反射膜１５
で多重反射させてｐｉｎフォトダイオード３に何度も繰
り返し光を入射させ、膜厚を実効的に厚くして受光感度
を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光素子とトラン
ジスタ等の各種電子回路素子とが同一基板上に混載され
た半導体装置に関するものである。

【０００２】

【従来の技術】受光素子は光信号を電気信号に変換する
ことができる素子であり、制御用光センサー等に広く用
いられる。中でもＣＤ（コンパクト・ディスク）やＤＶ
Ｄ（ディジタル・ビデオ・ディスク）等の光ディスク上
に記録されている信号を読み書きする光ピックアップ装
置に搭載されているフォトダイオードは、近年、高性能
化・高集積化の要請により、バイポーラトランジスタ、
抵抗素子、容量素子等の各種電子回路素子と同一基板上
に混載され、いわゆる光電子集積回路（以下、ＯＥＩＣ
という）を構成している。この種のＯＥＩＣは、一般
に、バイポーラトランジスタの製造方法に従って形成さ
れる。また、このＯＥＩＣにおいては、高受光感度・高
速・低ノイズ特性を有した受光素子と、高速・高精度の
バイポーラトランジスタとの混載が要求されている。

【０００３】以下、従来例の受光素子を内蔵する半導体
装置について説明する。

【０００４】図６は従来例の受光素子を内蔵する半導体
装置、いわゆるＯＥＩＣの構造を概略的に示す断面図で
ある。図示の例では、シリコン接着技術を用いて形成さ
れた半導体基板としてのＳＯＩ基板や、電子回路素子と
してのバイポーラトランジスタであるｎｐｎトランジス
タ、さらには、受光素子としてのｐｉｎフォトダイオー
ド等が同一基板上に混載されたＯＥＩＣを例示するもの
である。

【０００５】図６中、１０１はシリコン基板、１０２は
前記シリコン基板１０１上に形成された素子層、１０３
は前記素子層１０２に形成されたｐｉｎフォトダイオー
ド、１０４は前記素子層１０２に形成されたｎｐｎトラ
ンジスタであり、前記シリコン基板１０１と素子層１０
２との界面には酸化膜１３６が介在され、前記酸化膜１
３６により前記シリコン基板１０１と素子層１０２とが
相互に接着されてＳＯＩ基板が形成されている。

【０００６】１０５はｐｉｎフォトダイオード１０３や
ｎｐｎトランジスタ１０４間を絶縁分離するトレンチ、
１０６は前記トレンチ１０５の側壁に形成された絶縁
膜、１０７は前記絶縁膜１０６の内部に充填された多結
晶シリコン層である。

【０００７】前記ｐｉｎフォトダイオード１０３におい
て、１１１は低濃度ｎ型のカソード層、１１２は前記カ
ソード層１１１上に選択的に形成された高濃度ｐ型のア
ノード層、１１３は前記カソード層１１１上に選択的に
形成された高濃度ｎ型のカソードコンタクト層、１１４
は前記アノード層１１２上に形成された受光面である。

【０００８】前記ｎｐｎトランジスタ１０４において、
１１６はｎ型のコレクタ層、１１７は前記コレクタ層１
１６上に選択的に形成されたｐ型のベース層、１１８は
前記ベース層１１７上に選択的に形成された高濃度ｎ型
のエミッタ層、１１９は前記コレクタ層１１６上に選択
的に形成された高濃度ｎ型のコレクタコンタクト層、１
２０は前記素子層１０２の表面を保護するパッシベーシ
ョン膜、１２１は前記パッシベーション膜１２０を選択
的に窓開けして形成された電極、１２２は光の入射経路
である。前記ｐｉｎフォトダイオード１０３の受光面１
１４はパッシベーション膜１２０で形成されているが、
入射光の反射を低減する反射防止膜の役割を兼ねてい
る。

【０００９】以上のように構成されたＯＥＩＣについ
て、以下にその動作を説明する。

【００１０】受光面１１４から入射した光は、カソード
層１１１・アノード層１１２で吸収され、電子・正孔対
が発生する。その時の光の吸収率ηは、光の吸収係数を
α、表面から深さをｘとすると、次式に従う。

【００１１】η＝1−exp（−αｘ） この時、ｐｉｎフォトダイオード１０３に逆バイアスを
印加すると、低不純物濃度であるカソード層１１１で空
乏層が広がり、空乏層近傍で発生した電子・正孔対のう
ち、電子はカソードコンタクト層１１３に、正孔はアノ
ード層１１２に拡散とドリフトによりそれぞれ分離され
て到達し、光電流が発生する。この光電流は、ｎｐｎト
ランジスタ１０４や抵抗素子や容量素子で形成された電
子回路により増幅や信号処理され、出力される。

【００１２】ところで、光電流は上述のように拡散電流
成分とドリフト電流成分に大きく分けられるが、拡散電
流は少数キャリアの空乏層端までの拡散に支配されるた
め、空乏層内の電界によるドリフト電流成分に比べて応
答速度が遅く、ｐｉｎフォトダイオード１０３の周波数
特性を低下させる要因となっていた。ＳＯＩ基板上に形
成されたＯＥＩＣにおいては、シリコン基板１０１に浸
透した光により発生した電子・正孔対は、酸化膜１３６
により絶縁分離されているため、電極１２１には到達せ
ず光電流としては寄与しない。従って、空乏層の深さと
素子層１０２の厚さとを最適化することにより、拡散電
流成分を低減してｐｉｎフォトダイオード１０３の高速
化を実現することができる。

【００１３】分離構造として通常よく用いられているｐ
ｎ接合分離では、ｐｎ接合分離部に光が入射すると、分
離部が光伝導性を有し分離特性が悪化するが、前記の従
来例ではトレンチ分離を用いており、絶縁膜１０６によ
り絶縁分離されているため、分離特性はｐｎ接合分離に
比べて格段に良好であり、リーク電流や寄生素子の影響
がほとんどなく、ｐｉｎフォトダイオード１０３のノイ
ズ特性も低減する。

【００１４】しかし、この構造では、加工技術上の問題
でトレンチ１０５の深さに一定の制約があるため、素子
層１０２をあまり厚くすることできず、形成可能な素子
層１０２の膜厚はせいぜい１０〜２０μｍ程度である。

【００１５】また、光ディスク分野に用いられるＯＥＩ
Ｃとしては高速性が要求されるが、トランジスタを高速
化するためには素子層の膜厚を薄くすることが要求さ
れ、３〜４μｍ以下であることが望ましい。

【００１６】一方、シリコン基板を用いた受光素子は、
長波長領域、特に赤外領域では吸収係数αが小さいた
め、前記の数式より光が深く浸透し、高い受光感度を確
保するには素子層の膜厚は厚い方が有利である。例え
ば、ＣＤに用いられている波長７８０ｎｍの光に対し
て、膜厚１０μｍの素子層（シリコン）の吸収率は約７
５％、膜厚４μｍに対しては約４３％であり、十分な受
光感度が得られないことが判る。

【００１７】

【発明が解決しようとする課題】しかしながら、上記の
従来例では、上述のように加工技術上の制約と、トラン
ジスタの高速化の要請により、素子層の膜厚を３〜４μ
ｍ程度に薄くしなればならず、従って、受光素子の長波
長領域の受光感度が大きく低下し、高速のトランジスタ
と高受光感度・高速の受光素子とを同一基板上に混載で
きない。

【００１８】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、高速性と高受光感度と
を満たした半導体装置及びその製造方法を提供すること
である。

【００１９】

【課題を解決するための手段】この目的を達成するため
に、本発明の受光素子を内蔵する半導体装置は、半導体
基板上に素子層が形成され、前記素子層に受光素子及び
電子回路素子が互いに絶縁分離されて形成され、前記半
導体基板と素子層との界面に界面反射膜が形成され、前
記受光素子の表面に表面反射膜が選択的に形成されてい
ることを特徴とする。

【００２０】この際、前記受光素子と電子回路素子との
間にトレンチが形成され、前記トレンチの側面に側面反
射膜が形成され、前記トレンチに誘電体が充填されてい
ることが好ましい。

【００２１】さらに、前記界面反射膜及び表面反射膜の
少なくとも一方が、屈折率の異なる反射膜が交互に積層
された多層反射膜であることが好ましい。

【００２２】また、前記多層反射膜を構成する反射膜の
光学的膜厚は、次式 ｎｄ＝λ／４ ｎ：反射膜の屈折率 ｄ：反射膜の膜厚 λ：入射光の波長 の関係を満たすことが好ましい。

【００２３】さらにまた、前記表面反射膜が光に対して
反射率の高い金属材料で形成されていることが好まし
い。

【００２４】加えて、前記界面反射膜が絶縁性を有する
ことが好ましい。

【００２５】さらに、前記受光素子の表面の一部がＶ字
状に凹陥して傾斜した傾斜面を構成していることが好ま
しい。

【００２６】また、前記半導体基板と界面反射膜との間
に誘電体層が形成されて誘電体分離基板を構成している
ことが好ましい。

【００２７】さらにまた、前記界面反射膜の一部が素子
層側に山形状に隆起して傾斜した反射面を構成し、前記
界面反射膜の隆起により背面側に形成されたＶ溝を前記
誘電体層が埋めていることが好ましい。

【００２８】加えて、前記反射面は受光素子の表面に対
して４５°の角度で傾斜していることが好ましい。

【００２９】さらに、前記素子層の面方位が（１００）
面から９．７°のオフ角度を有していることが好まし
い。

【００３０】また、本発明の受光素子を内蔵する半導体
装置の製造方法は、第１の半導体基板の一方の主面に界
面反射膜を形成する工程と、第２の半導体基板の一方の
主面と前記界面反射膜を接合し熱処理により接合強度を
強化する工程と、前記第２の半導体基板の他方の主面を
所定の厚さまで表面研磨する工程と、前記第２の半導体
基板に受光素子及び電子回路素子を形成する工程と、前
記受光素子の表面を選択的に異方性エッチングする工程
と、前記受光素子の表面のうち前記異方性エッチングし
ていない部分に選択的に表面反射膜を形成する工程とを
備えていることを特徴とする。

【００３１】この際、前記異方性エッチングする工程が
ウェット処理であることが好ましい。

【００３２】さらに、前記ウェット処理に用いるエッチ
ング液がアルカリ系水溶液であることが好ましい。

【００３３】この構成によって、界面反射膜と表面反射
膜で光を多重反射させ、受光素子内に光が何度も繰り返
し入射して高い受光感度が得られる。

【００３４】

【発明の実施の形態】以下に本発明の実施形態について
図面を用いて説明する。

【００３５】（第１の実施形態）図１は本発明の第１の
実施形態に係る受光素子を内蔵する半導体装置、いわゆ
るＯＥＩＣの構造を概略的に示す断面図である。図示の
例では、シリコン接着技術を用いて形成された半導体基
板としてのＳＯＩ基板や、電子回路素子としてのバイポ
ーラトランジスタであるｎｐｎトランジスタ、さらに
は、受光素子としてのｐｉｎフォトダイオード等が同一
基板上に混載されたＯＥＩＣを例示するものである。

【００３６】図１中、１はシリコン基板、２は前記シリ
コン基板１上に形成された素子層、３は前記素子層２に
形成されたｐｉｎフォトダイオード、４は前記素子層２
に形成されたｎｐｎトランジスタである。

【００３７】５はｐｉｎフォトダイオード３やｎｐｎト
ランジスタ４間を絶縁分離するトレンチ、６は前記トレ
ンチ５の側壁に形成された側面反射膜としての絶縁膜、
７は前記絶縁膜６の内部に充填された誘電体としての多
結晶シリコン層である。

【００３８】前記ｐｉｎフォトダイオード３において、
１１は低濃度ｎ型のカソード層、１２は前記カソード層
１１上に選択的に形成された高濃度ｐ型のアノード層、
１３は前記カソード層１１上に選択的に形成された高濃
度ｎ型のカソードコンタクト層、１４は前記アノード層
１２上に形成された受光面である。

【００３９】前記ｎｐｎトランジスタ４において、１６
はｎ型のコレクタ層、１７は前記コレクタ層１６上に選
択的に形成されたｐ型のベース層、１８は前記ベース層
１７上に選択的に形成された高濃度ｎ型のエミッタ層、
１９は前記コレクタ層１６上に選択的に形成された高濃
度ｎ型のコレクタコンタクト層、２０は前記素子層２の
表面を保護するパッシベーション膜、２１は前記パッシ
ベーション膜２０を選択的に窓開けして形成された電
極、２２は光の入射経路である。前記ｐｉｎフォトダイ
オード３の受光面１４はパッシベーション膜２０で形成
されているが、入射光の反射を低減する反射防止膜の役
割を兼ねている。これらの構成は従来例のものと同じで
ある。

【００４０】本発明の特徴の１つとして、前記半導体基
板１と素子層２との界面には、界面反射膜としての多層
反射膜８が積層形成されている。前記多層反射膜８は、
屈折率の異なる酸化膜９と窒化膜１０とが交互に積層さ
れた５層構造であり、この多層反射膜８は、ある特定の
波長の光に対し反射率を向上させることが可能である。
この多層反射膜８により反射された光が再度ｐｉｎフォ
トダイオード３に入射することにより、実効的に素子層
２の膜厚を２倍にすることができ、素子層２の膜厚が薄
くてもｐｉｎフォトダイオード３の感度を向上させるこ
とが可能となる。

【００４１】前記多層反射膜８において、酸化膜（膜厚
ｄ１、屈折率ｎ１）９及び窒化膜（膜厚ｄ２、屈折率ｎ
２）１０の膜厚とこれら２重膜の繰り返し数Ｎを最適化
することにより、反射率を１００％に近づけることが可
能である。多層反射膜８の反射率Ｒ_2N+1は次式で与えら
れる。

【００４２】Ｒ_2N+1＝[(ｎ₀ｎ_sｎ₁ ^2N−ｎ₂ ^2(N+1)）／
(ｎ₀ｎ_sｎ₁ ^2N＋ｎ₂ ^2(N+1))]² ここで、ｎ₀はｐｉｎフォトダオード３をなすシリコン
の屈折率、ｎ_sはシリコン基板１の屈折率である。入射
光の波長をλとすると、酸化膜９と窒化膜１０との光学
的膜厚ｎ₁ｄ₁＝ｎ₂ｄ₂＝λ／４を満たすように設定す
る。前記反射率Ｒ_{2N +1}の式より、多層反射膜８を構成す
る酸化膜９及び窒化膜１０の２重膜の繰り返し数Ｎが大
きいほど、多層反射膜８を構成する２種類の膜の屈折率
比ｎ₁／ｎ₂が小さいほど、反射率Ｒ_2N+1は大きくなり１
００％に近づくことが判る。

【００４３】このときの反射率Ｒ_2N+1の式より求めた２
重膜の繰り返し数Ｎと反射率の関係を図２に示す。図２
において、繰り返し数Ｎ＝０の時は、図６（従来例）に
示したシリコン基板１０１と素子層１０２の界面に酸化
膜１３６のみが有る場合に相当し、反射率は５０％であ
る。ただし、この場合も、酸化膜１３６の光学的膜厚が
λ／４に等しくなるように最適化した時である。通常の
ＳＯＩ基板では酸化膜１３６の膜厚は特に反射率を最大
にするよう最適化を行っているわけではないので、反射
率は更に低下し、光はほとんど酸化膜１３６を透過して
いる。本発明例では、酸化膜９と窒化膜１０とを１回繰
り返すと、反射率は７０％まで大きく向上し、繰り返し
数２回で８２％、５回で９７％となり繰り返し数を増や
す毎に反射率が飛躍的に向上し１００％に近づくことが
判る。

【００４４】本発明の今１つの特徴として、前記アノー
ド層１２上には表面反射膜１５が選択的に形成され、本
例では電極２１を兼ねることができるように光に対して
反射率の高いＡｌ等の金属材料で形成されている。

【００４５】以上のように構成された第１の実施形態に
係るＯＥＩＣについて、以下にその動作を説明する。

【００４６】光が受光面１４に対して斜めに入射する
と、この入射光は受光面１４で屈折してｐｉｎフォトダ
イオード３に入射し、カソード層１１・アノード層１２
で吸収されながら入射経路２２のように進行し多層反射
膜８に達する。多層反射膜８は屈折率の異なる酸化膜
（膜厚ｄ₁、屈折率ｎ₁）９と窒化膜（膜厚ｄ２、屈折率
ｎ２）１０の交互の積層で構成されており、入射光の波
長λに対しそれぞれの光学的膜厚ｎ₁ｄ₁＝ｎ₂ｄ₂＝λ／
４を満たすように設定すると、各層で反射された光の位
相が各反射面で揃うため、波長λの光に対して反射が大
きくなる。また酸化膜９と窒化膜１０の繰り返し数を増
やすと反射率は向上する。つまり、酸化膜９及び窒化膜
１０の膜厚と繰り返し数を最適化することにより、多層
反射膜８の反射率を１００％に近づけることが可能とな
る。その結果、光は多層反射膜８でほとんど１００％反
射し、入射経路２２のようにカソード層１１で再び吸収
されながら進行する。

【００４７】また、受光面１４に対する光の入射角度と
位置、表面反射膜１５の位置を最適化することにより、
多層反射膜８での反射光を入射経路２２のように受光面
１４ではなく、表面反射膜１５に達するようにすること
ができる。この場合、表面反射膜１５は光に対して反射
率が高いＡｌ等の金属材料を用いているため、入射経路
２２に示すように光のほとんどは表面反射膜１５で反射
される。このように、光は多層反射膜８と表面反射膜１
５で多重反射される。その結果、ｐｉｎフォトダイオー
ド３内に何回も繰り返し光が入射するので、光路長は格
段に伸び、ｐｉｎフォトダイオード３の膜厚を実効的に
厚くしたことと同様の効果が得られるため、吸収係数の
小さい長波長域でも入射した光のほとんどが吸収され、
受光感度が飛躍的に向上する。

【００４８】例えば、受光面１４に対する入射光の入射
角度を８０°、受光面１４は樹脂（屈折率１．５）で覆
われ、素子層２の膜厚を４μｍとする。酸化膜９と窒化
膜１０の繰り返し数を５回とすると、多層反射膜８の反
射率は９７％となり、表面反射膜１５としてＡ１を用い
ると反射率は８８％となる。その結果、表面反射膜１５
から３．７μｍ以内に入射した光は、多層反射膜８で反
射された後、表面反射膜１５でも反射されて多重反射さ
れるので、波長７８０ｎｍの光では、吸収率は従来例の
４３％に対し９３％となる。ＧａＡｓ発光素子（波長９
４０ｎｍ）を光源に用いたときは、吸収率は従来例の２
６％に対し６５％となり、吸収率は特に赤外の長波長域
で飛躍的に向上する。

【００４９】また、ｐｉｎフォトダイオード３の膜厚を
薄くすることは、反射光による電子・正孔対の発生は空
乏層近傍で行われることになり、空乏層に達する拡散距
離を短くすることができるため、拡散時間が大きく短縮
し、周波数特性が向上する。さらに、カソード層１１の
キャリア濃度と膜厚を最適化することにより、カソード
層１１を全て空乏化できるため、光電流はドリフト電流
成分のみが支配的になり、更なる高速化が図られる。

【００５０】つまり、本発明の多層反射膜８と表面反射
膜１５を設けることによって、ｐｉｎフォトダイオード
３の高受光感度化と高速化が同時に達成できる。さら
に、素子層２の薄膜化によりトランジスタの高速化も可
能となり、高感度・高速・低ノィスのｐｉｎフォトダイ
オード３と高速のｎｐｎトランジスタ４との同一シリコ
ン基板１上への混載が可能となる。

【００５１】（第２の実施形態）図３は本発明の第２の
実施形態に係るＯＥＩＣの構造を概略的に示す断面図で
ある。

【００５２】この第２の実施形態では、ｐｉｎフォトダ
イオード３の表面を選択的に異方性エッチングすること
によりＶ字状に凹陥させてＶ溝２３を形成し、このＶ溝
２３の斜面を受光面１４としている。そのほかは第１の
実施形態と同様に構成されているので、同一の構成箇所
には同一の符号を付してその詳細な説明を省略する。

【００５３】このように、受光面１４は斜めになってい
るため、入射光がｐｉｎフォトダイオード３に垂直な光
に対してスネルの法則に従って屈折し、図３に示す入射
経路２２のように進行する。そして、前述の第１の実施
形態で説明したのと同様に、光は多層反射膜８と表面反
射膜１５で多重反射する。従って、ｐｉｎフォトダイオ
ード３の実効的な膜厚を厚くすることが可能になるた
め、膜厚が薄くても受光感度は飛躍的に向上する。

【００５４】前述の第１の実施形態では、斜め入射の光
に対してのみ受光感度向上の効果があるが、この第２の
実施形態では垂直光に対しても同様の効果があり、実用
上の適用範囲が大きく広がる。例えば、素子層２の膜厚
を４μｍ、受光面１４が樹脂（屈折率１．５）で覆わ
れ、かつ表面に対し５４．７°の角度を成していると
き、受光面１４上に入射した光は多層反射膜８で反射さ
れた後、全て表面反射膜１５に達するかまたはカソード
層１１に吸収されるため、吸収率はほぼ１００％とな
る。

【００５５】次いで、この第２の実施形態におけるＯＥ
ＩＣの製造方法について、図４の製造工程図を用いて説
明する。

【００５６】まず、シリコン基板１（以下、「第１のシ
リコン基板１」という）の一方の主面に、ＣＶＤ法等に
より屈折率の異なる酸化膜９と窒化膜１０とからなる２
種類の反射膜を交互に積層することにより多層反射膜８
を形成する（図４（ａ）参照）。この時、多層反射膜８
を構成する膜の膜厚および屈折率を正確に制御する必要
があり、膜厚の制御性・均一性が要求される。

【００５７】次いで、多層反射膜８の最終層である酸化
膜９と、素子層２となる別のシリコン基板（以下、素子
層２と同じ符号を付して「第２のシリコン基板２」とい
う）の一方の主面とを、清浄な環境下で貼り合わせ接合
した後、酸素を主成分とした雰囲気中で８００〜１１０
０℃で熱処理を行って接合強度を強化し、素子層２を形
成する（図４（ｂ）参照）。

【００５８】その後、第２のシリコン基板（素子層）２
の他方の主面を所望のトータル厚みになるまで研磨す
る。図４（ｂ）に一点鎖線で示すラインＬが研磨ライン
である。

【００５９】しかる後、通常のバイポーラトランジスタ
の拡散工程により、第２のシリコン基板２（素子層）２
上にｐｉｎフォトダイオード３、ｎｐｎトランジスタ
４、素子分離をするトレンチ５等の素子を形成する（図
４（ｃ）参照）。

【００６０】その後、ｐｉｎフォトダイオード３の一部
を、ＫＯＨ水溶液等のアルカリ系水溶液を用いてｐｉｎ
フォトダイオード３の表面を選択的に異方性エッチング
し、Ｖ溝２３を形成する（図４（ｄ）参照）。アルカリ
系水溶液に対するシリコンのエッチングレートは、（１
１１）面が最も遅いため（１１１）面が現れ、Ｖ溝２３
が形成される。第２のシリコン基板（素子層）２の主面
の面方位が（１００）の場合、Ｖ溝２３の角度は５４．
７°になる。最後に、素子層２の表面にパッシベーショ
ン膜２０と電極２１及び表面反射膜１５を形成する（図
４（ｅ）参照）。図４の例では、表面反射膜１５は電極
２１と兼ねてＡ１等による金属をスパッタ等により形成
している。

【００６１】（第３の実施形態）図３は本発明の第３の
実施形態に係るＯＥＩＣの構造を概略的に示す断面図で
ある。

【００６２】この第３の実施形態では、素子層２の素子
を形成しない主面を選択的に異方性エッチングすること
によりＶ溝２４を形成し、Ｖ溝２４上に多層反射膜８を
形成している。また、上記多層反射膜８には誘電体層と
しての多結晶シリコン層２５が積層され、この多結晶シ
リコン層２５の表面を研磨して平坦化した後シリコン基
板１と貼り合わせ、シリコン基板１と多層反射膜８との
間に誘電体層（多結晶シリコン層２５）が形成されて、
いわゆる誘電体分離基板２６を構成している。従って、
前記多層反射膜８の一部が素子層２側に山形状に隆起し
て傾斜した反射面２７を構成し、前記界面反射膜８の隆
起により背面側に形成されたＶ溝２４を前記多結晶シリ
コン層２５が埋めている。そのほかは第１の実施形態と
同様に構成されているので、同一の構成箇所には同一の
符号を付してその詳細な説明を省略する。

【００６３】そして、この第３の実施形態では、受光面
１４に対して垂直に入射した光は、ｐｉｎフォトダイオ
ード３に入射後反射面２７でほとんど１００％反射され
る。反射面２７は光に対し斜めになっているため、表面
反射膜１５方向へ反射され、第１及び第２の実施形態と
同様に、多層反射膜８と表面反射膜１５による多重反射
により、ｐｉｎフォトダイオード３の実効的な膜厚を厚
くすることが可能になり、受光感度が飛躍的に向上す
る。この第３の実施形態おいても、第２の実施形態と同
様に垂直光に対しても有効である。

【００６４】この第３の実施形態の好ましい例として、
反射面２７の角度が受光面１４に対して４５°で傾斜し
ているとき、光の入射経路２２に示すように反射面２７
での反射光は水平方向に進行する。この場合、多層反射
膜８と表面反射膜１５がなくても光路長が長くなるた
め、多層反射膜８と表面反射膜１５での損失による影響
を受けず、さらに受光感度を向上させることができる。

【００６５】さらに、この第３の実施形態の好ましい例
として、素子層２の面方位が（１００）面から９．７°
オフした基板を用いると、ＫＯＨ等のアルカリ系水溶液
をエッチング液としウェット処理によりＶ溝２４を形成
すると、（１１１）面のエッチングレートは他の面に対
して極端に遅いため、斜面に（１１１）面が現れる。
（１００）面から９．７°オフした基板の場合、（１１
１）面と（１００）面は５４．７°の角度を成している
ので、Ｖ溝２４の一方の斜面の角度は４５°となり、上
述の構成が得られる。

【００６６】また、この第３の実施形態では、シリコン
基板１を多結晶シリコン層２５を介して素子層２と接合
した誘電体分離基板２６を用いたが、必ずしもこの構成
に限定されたものではなく、例えば多結晶シリコンのみ
で構成されたもの、或いは多結晶シリコンの代わりにボ
ロンガラス等で貼り合わせたもの等を誘電体分離基板と
して用いてもよい。

【００６７】なお、第１から第３の実施形態の好ましい
例として、トレンチ５の側壁に側面反射膜を設けると、
トレンチ５に到達した光も側面反射膜により反射するた
め、さらに吸収率が向上し受光感度を向上させることが
できる。

【００６８】また、前記本発明の構成において、多層反
射膜８を構成している反射膜である酸化膜（膜厚ｄ₁、
屈折率ｎ₁）９と窒化膜（膜厚ｄ２、屈折率ｎ２）１０
との光学的膜厚が、入射光の波長λに対し、ｎ₁ｄ₁＝ｎ
₂ｄ₂＝λ／４を満たしているが、必ずしもこの条件を満
たさなくても良い。その場合、中心波長に対する反射率
がやや低下するが、反射率が高い波長領域をさらに広げ
ることができる。

【００６９】さらに、各実施形態においては、多層反射
膜８として酸化膜９と窒化膜１０の積層膜を用いている
が、必ずしもこの構成に限定されるものではなく、屈折
率が異なる膜が積層された構造であれば、いかなる物質
の組み合わせであっても良い。多層反射膜の屈折率の差
によって、最適繰り返し数や反射率が高い波長域の幅を
自由に変えることができる。

【００７０】加えて、各実施形態においては、表面反射
膜１５の好ましい例として、電極２１との兼用を可能に
するためにＡｌ等の金属材料を用いたが、必ずしもこの
構成に限定されるものではなく、所望の波長を持つ光に
対して反射率が高いものであればいかなる物質でもよ
い。また、表面反射膜に多層反射膜を用いると、反射率
をほぼ１００％に近づけることができる。

【００７１】さらにまた、各実施形態においては、多層
反射膜８を構成している膜として絶縁性のある誘電体膜
を用いたが、必ずしもこの構成に限定されたものではな
い。好ましい例として、多層反射膜８を構成する膜の少
なくともひとつが絶縁性を有していると、シリコン基板
１と素子層２の絶縁性が確保されるため、リーク電流や
寄生素子の影響を大きく低減することができる。

【００７２】また、各実施形態において、半導体基板と
してシリコン基板１を用いたが、必ずしもこれに限定さ
れるものではなく、例えば長波長域で広く用いられてい
るゲルマニウム基板や、化合物半導体であってもよい。

【００７３】さらに、本発明では、受光素子としてｐｉ
ｎフォトダイオード３を用いたが、通常のｐｎ型フォト
ダイオード、アバランシェフオトダイオード、フォトト
ランジスタやｐｎ接合を用いない光伝導素子についても
適用が可能であることは言うまでもない。

【００７４】

【発明の効果】以上説明したように、本発明では、シリ
コン基板と素子層との間に界面反射膜を設けるととも
に、素子層表面に表面反射膜を設けることにより、界面
反射膜と表面反射膜との間で多重反射を行わせて受光素
子に入射する光の光路長を長くし、実効的に受光素子の
膜厚を厚くする効果により、素子層が薄くてかつ、受光
感度を有する受光素子と高速のトランジスタとを混載し
た受光素子を内蔵する半導体装置を実現するものであ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るＯＥＩＣの構造
を概略的に示す断面図である。

【図２】多層反射膜の繰り返し数と反射率との関係を示
す図である。

【図３】本発明の第２の実施形態に係るＯＥＩＣの構造
を概略的に示す断面図である。

【図４】本発明の第２の実施形態に係るＯＥＩＣの製造
工程図である。

【図５】本発明の第３の実施形態に係るＯＥＩＣの構造
を概略的に示す断面図である。

【図６】従来例のＯＥＩＣの構造を概略的に示す断面図
である。

【符号の説明】

１ シリコン基板 ２ 素子層 ３ ｐｉｎフォトダイオード（受光素子） ４ ｎｐｎトランジスタ（電子回路素子） ５ トレンチ ６ 絶縁膜 ７ 多結晶シリコン層（誘電体層） ８ 多層反射膜（界面反射膜） ９ 酸化膜（反射膜） １０ 窒化膜（反射膜） １４ 受光面 １５ 表面反射膜 ２３，２４ Ｖ溝 ２５ 多結晶シリコン層（誘電体層） ２６ 誘電体分離基板 ２７ 反射面

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に素子層が形成され、 前記素子層に受光素子及び電子回路素子が互いに絶縁分
   離されて形成され、 前記半導体基板と素子層との界面に界面反射膜が形成さ
   れ、 前記受光素子の表面に表面反射膜が選択的に形成されて
   いることを特徴とする受光素子を内蔵する半導体装置。
2. 【請求項２】 前記受光素子と電子回路素子との間にト
   レンチが形成され、前記トレンチの側面に側面反射膜が
   形成され、 前記トレンチに誘電体が充填されていることを特徴とす
   る請求項１に記載の受光素子を内蔵する半導体装置。
3. 【請求項３】 前記界面反射膜及び表面反射膜の少なく
   とも一方が、屈折率の異なる反射膜が交互に積層された
   多層反射膜であることを特徴とする請求項１に記載の受
   光素子を内蔵する半導体装置。
4. 【請求項４】 前記多層反射膜を構成する反射膜の光学
   的膜厚は、次式 ｎｄ＝λ／４ ｎ：反射膜の屈折率 ｄ：反射膜の膜厚 λ：入射光の波長 の関係を満たすことを特徴とする請求項３に記載の受光
   素子を内蔵する半導体装置。
5. 【請求項５】 前記表面反射膜が光に対して反射率の高
   い金属材料で形成されていることを特徴とする請求項１
   に記載の受光素子を内蔵する半導体装置。
6. 【請求項６】 前記界面反射膜が絶縁性を有することを
   特徴とする請求項１に記載の受光素子を内蔵する半導体
   装置。
7. 【請求項７】 前記受光素子の表面の一部がＶ字状に凹
   陥して傾斜した傾斜面を構成していることを特徴とする
   請求項１に記載の受光素子を内蔵する半導体装置。
8. 【請求項８】 前記半導体基板と界面反射膜との間に誘
   電体層が形成されて誘電体分離基板を構成していること
   を特徴とする請求項１に記載の受光素子を内蔵する半導
   体装置。
9. 【請求項９】 前記界面反射膜の一部が素子層側に山形
   状に隆起して傾斜した反射面を構成し、 前記界面反射膜の隆起により背面側に形成されたＶ溝を
   前記誘電体層が埋めていることを特徴とする請求項８に
   記載の受光素子を内蔵する半導体装置。
10. 【請求項１０】 前記反射面は受光素子の表面に対して
    ４５°の角度で傾斜していることを特徴とする請求項９
    に記載の受光素子を内蔵する半導体装置。
11. 【請求項１１】 前記素子層の面方位が（１００）面か
    ら９．７°のオフ角度を有していることを特徴とする請
    求項９に記載の受光素子を内蔵する半導体装置。
12. 【請求項１２】 第１の半導体基板の一方の主面に界面
    反射膜を形成する工程と、 第２の半導体基板の一方の主面と前記界面反射膜を接合
    し熱処理により接合強度を強化する工程と、 前記第２の半導体基板の他方の主面を所定の厚さまで表
    面研磨する工程と、 前記第２の半導体基板に受光素子及び電子回路素子を形
    成する工程と、 前記受光素子の表面を選択的に異方性エッチングする工
    程と、 前記受光素子の表面のうち前記異方性エッチングしてい
    ない部分に選択的に表面反射膜を形成する工程とを備え
    ていることを特徴とする受光素子を内蔵する半導体装置
    の製造方法。
13. 【請求項１３】 前記異方性エッチングする工程がウェ
    ット処理であることを特徴とする請求項１２記載の受光
    素子を内蔵する半導体装置の製造方法。
14. 【請求項１４】 前記ウェット処理に用いるエッチング
    液がアルカリ系水溶液であることを特徴とする請求項１
    ３に記載の受光素子を内蔵する半導体装置の製造方法。