WO2018116697A1 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
WO2018116697A1
WO2018116697A1 PCT/JP2017/040870 JP2017040870W WO2018116697A1 WO 2018116697 A1 WO2018116697 A1 WO 2018116697A1 JP 2017040870 W JP2017040870 W JP 2017040870W WO 2018116697 A1 WO2018116697 A1 WO 2018116697A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
substrate portion
solid
imaging device
state imaging
Prior art date
Application number
PCT/JP2017/040870
Other languages
English (en)
French (fr)
Inventor
小野澤　和利
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2018116697A1 publication Critical patent/WO2018116697A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present invention relates to a solid-state imaging device and a manufacturing method thereof.
  • a silicon substrate having a light receiving portion (photodiode, PD) that photoelectrically converts incident light is thinned to several microns or less, so that light incidence is performed.
  • the long wavelength component (especially infrared light) of the light entering from the surface is transmitted through the photodiode, so the long wavelength sensitivity is poor.
  • light having a long wavelength component that passes through the photodiode enters the circuit portion of the image sensor chip or the circuit portion of the signal processing chip. For this reason, the light is diffusely reflected by the wiring of the circuit portion and incident on the adjacent photodiode or the like to cause color mixing.
  • the present invention has been made in view of the above problems, and provides a stacked solid-state imaging device having high sensitivity even at a long wavelength (particularly, infrared light) and suppressing light color mixing, and a method for manufacturing the same.
  • the purpose is to do.
  • a solid-state imaging device includes a pixel unit in which unit pixels having a light receiving unit (photodiode) that photoelectrically converts incident light from an imaging optical system are two-dimensionally arranged. And a second semiconductor substrate portion having a circuit portion for processing a signal from the pixel portion, and the first semiconductor substrate portion is connected to the second semiconductor substrate portion.
  • a reflection plate that reflects the incident light is provided at a junction between the semiconductor substrate portion and the second semiconductor substrate portion.
  • a method for manufacturing a solid-state imaging device includes a pixel unit in which unit pixels having a light receiving unit that photoelectrically converts incident light from an imaging optical system are two-dimensionally arranged. Forming a first semiconductor substrate portion having a circuit portion for processing a signal from the pixel portion, forming the second semiconductor substrate portion having a circuit portion for processing a signal from the pixel portion, and the second semiconductor substrate portion and the second semiconductor substrate portion. Forming a reflecting plate that reflects the incident light at a joint portion with the semiconductor substrate portion, and joining the first semiconductor substrate portion and the second semiconductor substrate portion.
  • a stacked solid-state imaging device that has high sensitivity even at a long wavelength (particularly, infrared light) and suppresses color mixing of light and a method for manufacturing the same.
  • FIG. 1 is a cross-sectional view showing a basic structure of a solid-state imaging device according to an embodiment of the present invention.
  • FIG. 2 is a graph showing how much light incident on the first semiconductor substrate is absorbed.
  • FIG. 3 is a graph showing the spectral reflectance of a metal that can be used for the reflector.
  • FIG. 4 is a diagram illustrating that the angle of light incident on the solid-state imaging device from the imaging lens and the principal ray (CRA) with respect to the principal axis varies depending on the image height.
  • FIG. 5 is a view showing a cross section of the first semiconductor substrate portion in a semi-finished product state for explaining the method of manufacturing the solid-state imaging device shown in FIG. FIG.
  • FIG. 6 is a diagram showing a process of bonding the support substrate to the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 7 is a diagram showing a process of thinning the first semiconductor substrate of the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 8 is a diagram showing a process of forming an insulating film on the thinned surface of the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 9A is a diagram showing a process of forming a through electrode in the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 9B is a diagram showing a process of forming a through electrode in the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 9A is a diagram showing a process of forming a through electrode in the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 9B is a diagram showing a process of forming a through electrode in the
  • FIG. 9C is a diagram showing a process of forming a through electrode in the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 9D is a diagram showing a process of forming a through electrode in the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 10A is a diagram illustrating a manufacturing process of the second semiconductor substrate portion in the semi-finished product state of the solid-state imaging device illustrated in FIG. 1.
  • 10B is a diagram illustrating a manufacturing process of the second semiconductor substrate portion in a semi-finished product state of the solid-state imaging device illustrated in FIG. 1.
  • FIG. 11 is a diagram illustrating a process of bonding the first semiconductor substrate unit illustrated in FIG. 9D and the second semiconductor substrate unit illustrated in FIG. 10B.
  • FIG. 10A is a diagram illustrating a manufacturing process of the second semiconductor substrate portion in the semi-finished product state of the solid-state imaging device illustrated in FIG. 1.
  • 10B is a diagram illustrating a manufacturing process of the second
  • FIG. 12 is a diagram illustrating a process of removing the support substrate from the first semiconductor substrate portion in a semi-finished product state after the bonding process illustrated in FIG. 11.
  • FIG. 13 is a diagram showing a process of forming a light guide on the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 14 is a diagram showing a process of forming a color filter and a microlens on the first semiconductor substrate portion in the semi-finished product state shown in FIG.
  • FIG. 15 is a diagram showing a process of forming a back electrode and a through electrode for the back electrode on the second semiconductor substrate portion in the semi-finished product state shown in FIG. FIG.
  • FIG. 16A is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16B is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16C is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16D is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16A is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16B is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16E is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16F is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16G is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16H is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16E is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16F is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16I is a diagram illustrating a process of creating a reflector on the first semiconductor substrate portion of the solid-state imaging device according to the modification of the embodiment.
  • FIG. 16J is a diagram showing a process of bonding the first semiconductor substrate portion shown in FIG. 16I and the second semiconductor substrate portion shown in FIG. 10B.
  • FIG. 16K is a cross-sectional view showing a basic structure of a solid-state imaging device according to a modification of the embodiment.
  • a solid-state imaging device includes a first semiconductor substrate unit having a pixel unit in which unit pixels having a light receiving unit that photoelectrically converts incident light from an imaging optical system are two-dimensionally arranged, and the pixel unit A second semiconductor substrate portion having a circuit portion for processing a signal from the first semiconductor substrate portion, wherein the first semiconductor substrate portion is thinner than the second semiconductor substrate included in the second semiconductor substrate portion. And the first semiconductor substrate portion and the second semiconductor substrate portion are joined to form a stacked structure, and the first semiconductor substrate portion, the second semiconductor substrate portion, A reflection plate for reflecting the incident light.
  • the surface of the first semiconductor substrate opposite to the side on which the incident light is incident may be thinned.
  • the distance from the light receiving unit to the reflecting plate can be shortened, and more incident light can be converted into an electrical signal by the light receiving unit.
  • the reflector may be formed in the vicinity of the light receiving unit. More specifically, the reflection plate may be formed on the surface of the first semiconductor substrate portion or the surface of the second semiconductor substrate portion of the joint portion. .
  • the reflector may be formed for each unit pixel.
  • the area of the reflection plate may be the same as the area of the light receiving part or larger than the area of the light receiving part and smaller than the area of the unit pixel.
  • the reflecting plate may be formed every several pixels.
  • the area of the reflecting plate is the same as or larger than the area of the region surrounding the entire light receiving section of the several pixels and smaller than the region surrounding the several pixels.
  • the reflector may be a metal, and more specifically, the reflector includes at least one of copper, aluminum, gold, and silver. But you can.
  • the reflecting mirror when the reflecting mirror is a metal, the reflectance of light in the visible light region can be increased.
  • the reflecting mirror contains copper having a high reflectance of long wavelength light, it is possible to efficiently reflect the long wavelength light that has passed through the light receiving unit and reach the light receiving unit.
  • the reflector may be connected to a circuit or a power source whose potential can be changed.
  • the reflector is configured to be connected to a circuit or a power source that can change the potential of the reflector, so that the potential potential distribution of the light receiving unit can be changed, and the saturation characteristics and blooming characteristics are optimized. be able to.
  • the first semiconductor substrate unit may be a surface incident type in which an optical waveguide is formed on a side on which the incident light is incident.
  • the method for manufacturing a solid-state imaging device includes a first semiconductor substrate unit having a pixel unit in which unit pixels having a light receiving unit that photoelectrically converts incident light from an imaging optical system are two-dimensionally arranged. Forming a second semiconductor substrate portion having a circuit portion for processing a signal from the pixel portion, and a junction between the first semiconductor substrate portion and the second semiconductor substrate portion A step of forming a reflecting plate for reflecting the incident light, and a step of bonding the first semiconductor substrate portion and the second semiconductor substrate portion.
  • the long wavelength light transmitted through the photodiode out of the light entering from the light incident surface is reflected by the reflecting plate and returns to the photodiode again, so that the long wavelength photosensitivity is remarkably improved. Furthermore, since the reflection plate is formed directly under the photodiode, irregular reflection is not caused by the wiring of the circuit portion or the like.
  • Solid-state imaging device such as a MOS image sensor uses a semiconductor integrated circuit to process a signal of a pixel portion in which pixels having a light receiving portion that photoelectrically converts incident light are two-dimensionally arranged to convert an optical signal from a subject into an electrical signal. It has been converted. Since the sensitivity of the solid-state imaging device is defined by the magnitude of the output charge amount with respect to the incident light amount, it is an important element that the incident light is reliably photoelectrically converted by the light receiving unit.
  • FIG. 1 is a cross-sectional view showing a basic structure of a solid-state imaging device 100 according to an embodiment of the present invention.
  • the solid-state imaging device 100 includes a first semiconductor substrate unit 21 having a pixel unit 31 in which unit pixels having a light receiving unit 4 that photoelectrically converts incident light from an imaging optical system are two-dimensionally arranged, and a signal from the pixel unit 31.
  • a more detailed configuration of the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22 is as follows.
  • the first semiconductor substrate unit 21 is a semiconductor chip that converts an optical signal from a subject into an electrical signal (hereinafter sometimes simply referred to as a “signal”) and outputs the electrical signal, and the pixel unit 31 and the first connection.
  • the circuit unit 32 is configured.
  • Each pixel of the pixel unit 31 includes a light condensing element (microlens) 1, a color filter 2, a metal wiring (for example, Cu wiring) 3 a, a light receiving unit (or a photoelectric conversion unit, for example, a photodiode, PD) 4.
  • the first semiconductor substrate (as an example, a silicon substrate) 5 a, a light guide (partition wall) 10, and an optical waveguide 12.
  • the first semiconductor substrate portion 21 is a surface incident type in which the optical waveguide 12 is formed on the side on which incident light is incident. By forming the optical waveguide 12 between the color filter 2 and the light receiving unit 4, incident light can be guided to the light receiving unit 4 and the sensitivity of the solid-state imaging device 100 can be increased.
  • the surface of the first semiconductor substrate portion 21 opposite to the side on which incident light is incident is thinned. This is because the distance from the light receiving unit 4 to the reflecting plate 6a can be shortened, and more incident light can be converted into an electric signal by the light receiving unit 4.
  • the first connection circuit unit 32 is provided with metal wirings 3b and 3c for taking out signals from the pixel unit 31 and a signal processing circuit unit 33 in the second semiconductor substrate unit 22 for transmitting the signals.
  • a first through electrode 8 and a metal wiring 3d are formed.
  • the second semiconductor substrate unit 22 is a processing circuit chip that processes an electrical signal output from the first semiconductor substrate unit 21, and includes a circuit unit (signal processing circuit unit) 33 that processes a signal from the pixel unit 31. Have.
  • the second semiconductor substrate unit 22 includes a second connection circuit unit that transmits a signal processed by the signal processing circuit unit 33 to the back surface electrode 13 through the second through electrode 18. 34 etc. are formed. As described above, since the second connection circuit unit 34 includes the second through electrode 18 and the back electrode 13, a package becomes unnecessary and the solid-state imaging device 100 can be downsized.
  • the second semiconductor substrate portion 22 is bonded to the first semiconductor substrate portion 21 to form a laminated structure.
  • bonding means, for example, plasma activated bonding in which the surfaces of a plurality of substrates are activated by plasma (plasma treatment) and these substrates are bonded together, and the plurality of substrates are bonded together with an adhesive or the like.
  • the second semiconductor substrate unit 22 has a signal processing circuit unit 33 in a region facing the pixel unit 31 of the first semiconductor substrate unit 21.
  • the signal processing circuit unit 33 is composed of a transistor 7, a metal wiring 3e, and the like.
  • connection circuit unit 35 includes a first connection circuit unit 32 and a second connection circuit unit 34.
  • the first connection circuit unit 32 includes, for example, a metal wiring 3b for extracting a signal from the pixel unit 31, a metal wiring 3c for connecting the first through electrode 8 and the metal wiring 3b, and a first through electrode. 8 and the metal wiring 3d for transmitting a signal from the first through electrode 8 to the signal processing circuit unit 33, and the second connection circuit unit 34 is processed by the signal processing circuit unit 33, for example.
  • the connection circuit unit 35 transmits a signal from the pixel unit 31 to the signal processing circuit unit 33 and transmits a signal processed by the signal processing circuit unit 33 to the back electrode 13 through the second through electrode 18. be able to.
  • the solid-state imaging device 100 includes a reflecting plate 6a at a joint portion 30 between the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22.
  • the reflection plate 6 a is formed close to the light receiving unit 4. More specifically, the reflecting plate 6a is formed in the vicinity of the side opposite to the light receiving surface of the light receiving unit 4 (hereinafter referred to as the lower surface).
  • being close means that the reflecting plate 6 a is disposed so as to be in contact with the lower surface of the light receiving unit 4 and is disposed at a predetermined interval.
  • the predetermined interval is 2/3 or less of the thickness of the first semiconductor substrate 5a, preferably 1/2 or less, more preferably 1/3 or less, and further preferably 1/4. It is as follows.
  • the reflection plate 6 a is formed on the outermost surface of the region facing the pixel unit 31 of the second semiconductor substrate unit 22. That is, the reflection plate 6 a is formed on the surface of the second semiconductor substrate portion 22 in the joint portion 30.
  • the reflection plate 6a is formed for each unit pixel, but is not limited to this, and may be formed for every several pixels, for example.
  • the area of the reflection plate 6a is the same as the area of the light receiving unit 4 or larger than the area of the light receiving unit 4 and smaller than the unit pixel area.
  • the area of the reflecting plate 6a is equal to or larger than the area of the region surrounding the entire light receiving unit 4 of several pixels and surrounds several pixels. It is smaller than the area of the region.
  • the reflection plate 6a only needs to be able to reflect the light transmitted through the light receiving unit 4 and reach the light receiving unit 4, and may be, for example, a metal.
  • a metal for example, a metal.
  • Cu having a high reflectance of long-wavelength light is used as the reflecting plate 6a
  • Al, Au, Ag or the like indicating the wavelength dependence of the reflectance may be used.
  • copper (Cu) since copper (Cu) has a high reflectance of long wavelength light having a wavelength greater than 600 nm, it efficiently reflects long wavelength light (particularly, infrared light) transmitted through the light receiving unit 4.
  • the light receiving unit 4 can be reached.
  • the reflection plate 6a only needs to contain at least one of the above metal materials, and the type and blending ratio of the metal materials to be used can be appropriately adjusted according to the desired solid-state imaging device 100.
  • the reflection plate 6a may be formed of the same material as that of the metal wiring 3d connected to the first through electrode 8 as long as a desired reflectance can be obtained. This is because manufacturing becomes easy.
  • the first semiconductor substrate portion 21 includes a first semiconductor substrate 5a having a thickness smaller than that of the second semiconductor substrate 5b included in the second semiconductor substrate portion 22.
  • the first semiconductor substrate 5a is thinned to about 6 ⁇ m.
  • the depth of the light receiving portion 4 is about 2.3 ⁇ m.
  • the second semiconductor substrate 5b only needs to have the same thickness as a general semiconductor chip substrate.
  • the first semiconductor substrate 5 a of the first semiconductor substrate portion 21 has a smaller thickness than the second semiconductor substrate 5 b of the second semiconductor substrate portion 22.
  • the PD region in FIG. 2 indicates the depth of the light receiving unit 4.
  • the thickness of the first semiconductor substrate 5a is expressed by the depth of the Si substrate, and the absorption characteristic of incident light is expressed as the light intensity ratio (I 0 / I) between incident light (I 0 ) and transmitted light (I). It is represented by In the present embodiment, the depth of the light receiving unit 4 is about 2.3 ⁇ m. This numerical value is the depth of the light receiving portion 4 that can be appropriately formed while maintaining the strength of the first semiconductor substrate 5a when the first semiconductor substrate 5a is about 6 ⁇ m.
  • FIG. 2 shows that when the first semiconductor substrate 5a is about 6 ⁇ m, the blue light of 459 nm is absorbed almost 100% by the light receiving unit 4. Further, it can be seen that the green light of 527 nm is absorbed by about 90% by the light receiving unit 4 and is absorbed by almost 100% in the first semiconductor substrate 5a.
  • the first semiconductor substrate 5a is about 6 ⁇ m
  • the 635 nm red light is transmitted about 15% from the first semiconductor substrate 5a.
  • the light is further transmitted.
  • infrared light of 774 nm about 50%
  • infrared light of 885 nm about 80% is transmitted through the first semiconductor substrate 5a.
  • the film thickness of the first semiconductor substrate 5a of the first semiconductor substrate unit 21 (the first semiconductor of the first semiconductor substrate unit 21 is determined based on the result of FIG.
  • the substrate 5a is thinner than the second semiconductor substrate 5b of the second semiconductor substrate unit 22) and the depth of the light receiving unit 4 is about 6 ⁇ m and about 2.3 ⁇ m, respectively.
  • the reflector 6a is formed on the outermost surface of the second semiconductor substrate portion 22.
  • the transmitted light can be reflected to reach the light receiving unit 4, and the sensitivity is increased even for long wavelength light (particularly, infrared light), and the sensitivity of the solid-state imaging device 100 can be greatly improved. .
  • the chief ray (CRA) has a different angle depending on the image height.
  • the chief ray (CRA) angle incident on the pixel differs depending on the image height.
  • the solid-state imaging device 100 according to the present embodiment is provided with the light guide 10 and the optical waveguide 12, light enters the light receiving unit 4 almost perpendicularly. For this reason, the light transmitted through the light receiving unit 4 also strikes the reflecting plate 6a almost vertically, and thus color mixing due to stray light such as reflected light entering an adjacent pixel does not occur.
  • the reflecting plate 6a is a metal and only needs to contain at least one highly conductive metal such as Cu, the reflecting plate 6a is connected to the signal processing circuit unit 33 of the second semiconductor substrate unit 22.
  • a configuration in which the potential can be changed that is, a configuration in which the reflecting plate 6a is connected to a circuit or a power source that can change the potential of the reflecting plate 6a
  • the potential potential distribution of the light receiving unit 4 can be changed, and the saturation characteristics and blooming characteristics can be optimized.
  • FIGS. 5 to 9D show an example of a manufacturing process of the first semiconductor substrate portion in a semi-finished product state (before the pixel portion is completed).
  • FIG. 5 shows a first semiconductor substrate portion 21a (before the pixel portion is completed) in a semi-finished product state (hereinafter simply referred to as the first) for explaining the method of manufacturing the solid-state imaging device 100 shown in FIG. It is a figure which shows the cross section of the semiconductor substrate part 21a of 1).
  • the first semiconductor substrate unit 21 includes a pixel unit 31, a first connection circuit unit 32, and the like.
  • the pixel unit 31 includes the light collecting element 1, the color filter 2, the metal wiring 3 a, the light receiving unit 4, the light guide (partition wall) 10, the optical waveguide 12, and the like.
  • the first connection circuit unit 32 includes the pixel unit Metal wirings 3b and 3c for taking out signals from 31 and first through electrodes 8, metal wirings 3d and the like for transmitting the signals to the signal processing circuit unit 33 of the second semiconductor substrate unit 22 are formed.
  • the first semiconductor substrate portion 21a is a light guide film for forming the light guide 10 so as to cover both the region where the pixel portion 31 and the first connection circuit portion 32 are formed. 11 is formed, and the outermost surface (surface on the surface side on which light is incident) is flattened.
  • a SiO 2 film is used as the light guide film 11, but the present invention is not limited to this, and for example, a SiN film, a SiON film, or the like can also be used.
  • the first semiconductor substrate portion in the semi-finished product state, the second semiconductor substrate portion in the semi-finished product state, and the solid-state imaging device in the semi-finished product state are simply referred to as the first semiconductor substrate portion, the first semiconductor substrate portion, No. 2 semiconductor substrate part and solid-state imaging device, and the name is appended to each name.
  • FIG. 6 is a diagram showing a process of bonding the support substrate 5c to the first semiconductor substrate portion 21a shown in FIG.
  • the first semiconductor substrate portion 21b has a surface on the light guide film 11 side of the first semiconductor substrate portion 21a and one surface of the support substrate 5c as bonding surfaces 20a and 20b, and these bonding surfaces 20a and 20b are attached. It is formed together.
  • the bonding portion 20 is a surface formed by bonding the bonding surface 20a of the first semiconductor substrate portion 21a and the bonding surface 20b of the support substrate 5c.
  • the first semiconductor substrate portion 21a and the support substrate 5c are bonded to each other by, for example, plasma activation in which the surface of the substrate is activated by plasma (plasma treatment) and bonded. Bonding, bonding with an adhesive, or the like can be used.
  • the surface of the light guide film 11 (SiO 2 film) formed on the surface of the first semiconductor substrate portion 21a and the surface of the support substrate 5c (Si) are respectively joined to the bonding surface 20a. , 20b.
  • a SiO 2 film, a SiN film, a SiON film, or the like is formed on the surface of the support substrate 5c, and the surface of the film is used as a bonding surface 20b, and a SiO 2 film formed on the surface of the first semiconductor substrate portion 21a Plasma activated bonding may be performed with the surface (bonding surface) 20a.
  • a semiconductor substrate such as Si is used for the support substrate 5c is shown, but the present invention is not limited to this, and for example, a quartz substrate can also be used.
  • the surfaces of the planarized substrates are subjected to plasma.
  • the surface of each substrate activated by the plasma processing is made into the bonding surfaces 20a and 20b, respectively, and these bonding surfaces 20a and 20b are overlapped and annealed at 200 to 400 ° C. And joining.
  • the first semiconductor substrate portion 21a and the support substrate 5c are joined (bonded) at the joining portion 20 to obtain the first semiconductor substrate portion 21b.
  • the annealing temperature it is preferable to perform the process at a low temperature of 400 ° C.
  • the joint portion 20 having a suitable joint strength can be formed without affecting the wiring or the like.
  • first semiconductor substrate portion 21a and the support substrate 5c are bonded together by plasma activated bonding.
  • bonding surface 20a of the first semiconductor substrate portion 21a and the support substrate 5c An adhesive layer may be formed on one side of the bonding surface 20b, and the first semiconductor substrate portion 21a and the support substrate 5c may be bonded together via the adhesive layer.
  • FIG. 7 is a diagram showing a process of thinning the first semiconductor substrate 5a of the first semiconductor substrate portion 21b shown in FIG.
  • the surface opposite to the bonding surface 20a of the first semiconductor substrate 5a is thinned using, for example, a grinder and CMP to form the first semiconductor substrate portion 21c.
  • the first semiconductor substrate 5a of the first semiconductor substrate portion 21b is thinned to a thickness of about 6 ⁇ m.
  • FIG. 8 is a diagram showing a process of forming an insulating film (first insulating film) 9a on the thinned surface of the first semiconductor substrate portion 21c shown in FIG.
  • a first insulating film 9a is formed on the thinned surface of the first semiconductor substrate 5a of the first semiconductor substrate portion 21c to manufacture the first semiconductor substrate portion 21d.
  • the first insulating film 9a may be formed of an insulating material having transparency, and may be formed of a material having a low refractive index. For example, a SiO 2 film, a SiN film, a SiON film, etc. Can be used.
  • FIGS. 9A to 9D are diagrams showing a process of forming the through electrode (first through electrode) 8 in the first semiconductor substrate portion 21d shown in FIG.
  • a first opening 41a is provided in a portion where the first through electrode 8 of the first connection circuit portion 32 of the first semiconductor substrate portion 21d is provided. Thereby, the first semiconductor substrate portion 21e is obtained.
  • the first opening 41a can be formed by lithography and etching, for example.
  • a portion of the first semiconductor substrate 5a corresponding to the first opening 41a of the first semiconductor substrate portion 21e is etched to form a first through hole 42a.
  • the first through hole 42a is formed so as to penetrate the first semiconductor substrate 5a, and the connection surface (connection surface with the first through electrode 8) of the metal wiring 3c of the first connection circuit portion 32 is the first. It is exposed in one through hole 42a. Thereby, the first semiconductor substrate portion 21f is obtained.
  • the first insulating film 9a may be used as an etching mask.
  • a second insulating film 43a is formed on the inner surface of the first through hole 42a of the first semiconductor substrate portion 21f.
  • the second insulating film 43a may be any film having a desired insulating property, and may or may not have transparency.
  • the second insulating film 43a may be formed of an Al 2 O 3 film, a ZrO 2 film, a ZrBO film, or the like. Further, it may be formed of the same material as the first insulating film 9a, and for example, a SiO 2 film, a SiN film, a SiON film, or the like can be used.
  • the first through hole 42a is etched again so that the connection surface of the metal wiring 3c of the first connection circuit portion 32 is accurately exposed after the formation of the second insulating film 43a, and the first through hole 42a.
  • the connection surface of the metal wiring 3c of the first connection circuit unit 32 may be exposed inside. Thereby, the first semiconductor substrate portion 21g is obtained.
  • the first through hole 42a of the first semiconductor substrate portion 21g is plated and filled with metal for forming the first through electrode 8 in the first through hole 42a.
  • Cu can be cited as an example of a metal that is an electrode material of the first through electrode 8.
  • the metal wiring 3c since the metal wiring 3c is used, the first through electrode 8 and the metal wiring 3c are connected.
  • the first through hole 42a is plated and filled with Cu, for example, the outermost surface on the first opening 41a side of the first through electrode 8 and the first insulating film 9a are planarized by using a CMP process.
  • a Cu electrode is formed as one through electrode 8. Thereby, the first semiconductor substrate portion 21h is obtained.
  • FIG. 10A and 10B show an example of the manufacturing process of the second semiconductor substrate portions 22a and 22b of the solid-state imaging device 100 shown in FIG.
  • FIG. 10A shows a cross section of the second semiconductor substrate portion 22a in which the signal processing circuit portion 33, the reflector 6a, and the second connection circuit portion 34 are formed in the insulating film 14 on the second semiconductor substrate 5b.
  • a metal wiring 3d for connecting to the first through electrode 8 is formed on the uppermost layer wiring of the second connection circuit part 34 of the second semiconductor substrate part 22a opposite to the second semiconductor substrate 5b. ing.
  • the uppermost layer wiring (metal wiring 3d) on the side opposite to the second semiconductor substrate 5b of the second connection circuit portion 34 is provided.
  • a reflector 6a is formed at the same height.
  • the metal wirings 3d to 3g, the reflecting plate 6a, the transistor 7 and the like formed on the second semiconductor substrate portion 22a are covered with an insulating film 14 such as a SiO 2 film, a SiN film, or a SiON film.
  • the second semiconductor substrate portion 22 b is formed by using, for example, a CMP process to remove the metal wiring 3 d and the reflection plate 6 a of the second semiconductor substrate portion 22 a from the insulating film 14. It is formed by exposing and planarizing the surfaces of the metal wiring 3d, the reflecting plate 6a, and the insulating film 14 on the outermost surface of the second semiconductor substrate portion 22b.
  • FIG. 11 is a diagram showing a process of joining the first semiconductor substrate portion 21h in the state shown in FIG. 9D and the second semiconductor substrate portion 22b in the state shown in FIG. 10B.
  • the surface (bonding surface 30a) of the first insulating film 9a of the first semiconductor substrate portion 21h and the surface (bonding surface) opposite to the second semiconductor substrate 5b of the second semiconductor substrate portion 22b. 30b) is bonded using, for example, plasma activated bonding which is activated and bonded with plasma to form the bonded portion 30.
  • the annealing temperature for plasma activated bonding is preferably a low temperature of 400 ° C. or lower for the reasons described above, more preferably 200 ° C. to 400 ° C., and in particular, the Cu of the metal wiring 3d and the first through electrode 8 is formed. In order to ensure electric joining, 300 to 400 ° C. is more preferable.
  • FIG. 12 is a diagram showing a step of removing the support substrate 5c from the first semiconductor substrate portion 21h after the bonding step shown in FIG.
  • the support substrate 5c is removed from the bonded first semiconductor substrate portion 21h using, for example, a grinder and a CMP step, and the solid-state imaging device 100b is formed.
  • the solid-state imaging device 100b includes a first semiconductor substrate unit 21i and a second semiconductor substrate unit 22b. It is assumed that the light guide film 11 is planarized by a CMP process or the like as described with reference to FIG.
  • FIG. 13 is a diagram showing a process of forming the light guide 10 on the first semiconductor substrate portion 21i shown in FIG.
  • the light guide 10 corresponding to each pixel is formed from the light guide film 11 using, for example, steps such as lithography and etching.
  • the solid-state imaging device 100c having the first semiconductor substrate portion 21j and the second semiconductor substrate portion 22b is obtained.
  • a solid-state imaging device 100d shown in FIG. 14 is obtained.
  • the reflecting plate 6a can be formed close to the lower surface of the light receiving portion 4 of each pixel.
  • the second through electrode 18 and the back electrode 13 may be formed on the second semiconductor substrate portion 22b of FIG. As described above, by forming the second through electrode 18 and the back surface electrode 13, a package becomes unnecessary, and the solid-state imaging device 100 can be downsized.
  • the third insulating film 9b formed on the back electrode 13 side of the second semiconductor substrate portion 22, the fourth insulating film 43b formed on the inner surface of the second through electrode 18, and the third insulating film The manufacturing method of the second opening formed in 9b, the second through hole formed for the second through electrode 18 and the like is the same as the process shown in FIGS. Is omitted.
  • the reflection plate 6b is also formed on the first semiconductor substrate portion 21 of the solid-state imaging device 100f. That is, the reflection plate 6 a is formed on the surface of the second semiconductor substrate portion 22 in the joint portion 40 between the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22, and the first semiconductor substrate portion 21 A reflecting plate 6b is formed on the surface.
  • the first semiconductor substrate portion 21k is obtained.
  • the opening area of the opening 46 is larger than the area of the desired reflector 6b, and is appropriately set according to the film thickness of the first insulating film 9a formed in the opening 46.
  • the area of the reflection plate 6b is the same as the area of the light receiving unit 4 or larger than the area of the light receiving unit 4 and smaller than the unit pixel area, similarly to the area of the reflection plate 6a.
  • the case where the reflecting plate 6b is formed for every several pixels is the same as that described above for the case where the reflecting plate 6a is formed for every several pixels.
  • the step portion 45 is formed by etching the first semiconductor substrate 5a using the resist 44 as a mask. Thereby, the first semiconductor substrate portion 21l is obtained. Thereafter, the resist 44 is removed as shown in FIG. 16C. Thereby, the first semiconductor substrate portion 21m is obtained.
  • a first insulating film 9a is formed on the surface of the first semiconductor substrate portion 21m having the step portion 45 of the first semiconductor substrate 5a. Thereby, the first semiconductor substrate portion 21n is obtained.
  • a SiO 2 film, a SiN film, a SiON film, or the like can also be used as the first insulating film 9a.
  • a first opening 41a is formed in a portion where the first through electrode 8 of the first connection circuit portion 32 of the first semiconductor substrate portion 21n is provided. Thereby, the first semiconductor substrate portion 21o is obtained.
  • the first opening 41a can be formed by lithography and etching, for example.
  • a portion of the first semiconductor substrate 5a corresponding to the first opening 41a of the first semiconductor substrate portion 21o is etched to form a first through hole 42a.
  • the first through hole 42a is formed so as to penetrate the first semiconductor substrate 5a, and the connection surface (connection surface with the first through electrode 8) of the metal wiring 3c of the first connection circuit portion 32 is the first. It is exposed in one through hole 42a. Thereby, the first semiconductor substrate portion 21p is obtained.
  • the first insulating film 9a may be used as an etching mask.
  • the second insulating film 43a is formed on the inner surface of the first through hole 42a of the first semiconductor substrate portion 21p. Thereby, the first semiconductor substrate portion 21q is obtained.
  • the second insulating film 43a may be any film having a desired insulating property, and may or may not have transparency.
  • the second insulating film 43a may be formed of the same material as that of the first insulating film 9a, and a SiO 2 film, a SiN film, a SiON film, or the like can be used.
  • the first through hole 42a is etched again so that the connection surface of the metal wiring 3c of the first connection circuit portion 32 is surely exposed. You may expose the connection surface of the metal wiring 3c of the 1st connection circuit part 32 in the through-hole 42a.
  • the first through hole 42a of the first semiconductor substrate portion 21q and the surface of the stepped portion 45 on the opening side are plated, and the first through electrode 8 and the reflection plate 6b are attached. Fill with Cu to form. Thereby, the first semiconductor substrate portion 21r is obtained.
  • the first through electrode 8 and the metal wiring 3d are connected.
  • the Cu plating portion of the first semiconductor substrate portion 21r is polished by using, for example, a CMP process, and the first through electrode 8, the reflection plate 6b, and the first insulating film 9a.
  • the outermost surface of is flattened. Thereby, the first semiconductor substrate portion 21s is obtained.
  • FIG. 16J is a step of bonding the second semiconductor substrate portion 22b created in the steps of FIGS. 10A to 10B of the embodiment and the first semiconductor substrate portion 21s in the state shown in FIG. 16I.
  • FIG. 16J the surface (bonding surface 40a) of the first semiconductor substrate portion 21s having the reflecting plate 6b and the surface of the second semiconductor substrate portion 22b opposite to the second semiconductor substrate 5b (bonding surface 40b).
  • the annealing temperature for plasma activated bonding is preferably 400 ° C. or lower, more preferably 200 ° C. to 400 ° C., and in particular, electrical bonding between the metal wiring 3d and the first through electrode 8. In order to ensure the temperature, 300 to 400 ° C. is more preferable.
  • the solid-state imaging device 100f according to the present modification is completed.
  • the solid-state imaging device 100f includes a reflective material formed of the same metal material (Cu) on both the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22. Since the Cu electrodes of the plates 6a and 6b and the first through electrode 8 are provided, the uniformity of the CMP process is improved and the bondability between the substrates is also improved.
  • Cu metal material
  • the solid-state imaging device and the manufacturing method thereof according to the present invention have been described based on the embodiments and the modified examples.
  • the present invention is not limited to these embodiments and modified examples.
  • various modifications conceivable by those skilled in the art are made in the embodiment or the modification, and other forms constructed by combining some components in the embodiment and the modification are also possible.
  • the reflector 6a is formed on the surface of the second semiconductor substrate portion 22 in the joint portion 30 between the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22
  • the reflecting plate 6b is formed on the surface of the first semiconductor substrate portion 21 and the surface of the second semiconductor substrate portion 22 in the joint portion 40, but is not limited to these forms.
  • the reflecting plate may be formed only on the surface of the first semiconductor substrate portion 21 in the joint portion between the first semiconductor substrate portion 21 and the second semiconductor substrate portion 22.
  • the solid-state imaging device of the present invention is industrially useful because it can realize downsizing, high sensitivity, and high performance of the camera.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

固体撮像装置（１００）は、撮像光学系からの入射光を光電変換する受光部（４）を有する単位画素が２次元配列される画素部（３１）を有する第１の半導体基板部（２１）と、画素部（３１）からの信号を処理する回路部（３３）を有する第２の半導体基板部（２２）と、を備え、第１の半導体基板部（２１）は、第２の半導体基板部（２２）に有する第２の半導体基板（５ｂ）よりも厚みが薄い第１の半導体基板（５ａ）を有し、第１の半導体基板部（２１）および第２の半導体基板部（２２）は、接合して積層構造を成し、第１の半導体基板部（２１）と第２の半導体基板部（２２）との接合部（３０）に、入射光を反射する反射板（６ａ）を備える。

Description

固体撮像装置およびその製造方法
　本発明は、固体撮像装置およびその製造方法に関する。
　近年、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの固体撮像装置において、小型化、多機能化のために、特許文献１に示すような裏面照射型のイメージセンサチップと信号処理回路が形成される信号処理チップとをスルーホールビアを介して電気的に接続される構成を有する積層型の固体撮像装置が開示されている。
特開２０１５－６５４７９号公報
　しかしながら、特許文献１に示すような裏面照射型のイメージセンサを用いる構成では、入射光を光電変換する受光部（フォトダイオード、ＰＤ）を有するシリコン基板を数ミクロン以下に薄膜化するため、光入射面から入った光のうち長波長成分（特に、赤外光）がフォトダイオードを透過するため長波長の感度が悪い。さらに、フォトダイオードを透過する長波長成分の光は、イメージセンサチップの回路部や信号処理チップの回路部に入る。そのため、回路部の配線などで乱反射して隣のフォトダイオードなどに入射して混色を起こす。
　本発明は、上記課題に鑑みてなされるものであり、長波長（特に、赤外光）においても感度が高く、光の混色が抑制された、積層型の固体撮像装置およびその製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の一形態に係る固体撮像装置は、撮像光学系からの入射光を光電変換する受光部（フォトダイオード）を有する単位画素が２次元配列される画素部を有する第１の半導体基板部と、前記画素部からの信号を処理する回路部を有する第２の半導体基板部と、を備え、前記第１の半導体基板部は、前記第２の半導体基板部に有する第２の半導体基板よりも厚みが薄い第１の半導体基板を有し、前記第１の半導体基板部および前記第２の半導体基板部は、接合されて積層構造を成し、前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を備える。
　また、上記目的を達成するために、本発明の一形態に係る固体撮像装置の製造方法は、撮像光学系からの入射光を光電変換する受光部を有する単位画素が２次元配列される画素部を有する第１の半導体基板部を形成する工程と、前記画素部からの信号を処理する回路部を有する第２の半導体基板部を形成する工程と、前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を形成する工程と、前記第１の半導体基板部および前記第２の半導体基板部を接合する工程と、を有する。
　本発明により、長波長（特に、赤外光）においても感度が高く、光の混色が抑制された、積層型の固体撮像装置およびその製造方法が提供される。
図１は、本発明の実施の形態に係る固体撮像装置の基本構造を示す断面図である。 図２は、第１の半導体基板に入射する光がどの程度吸収されるかを示すグラフである。 図３は、反射板に用いることが可能な金属の分光反射率を示すグラフである。 図４は、撮像レンズから固体撮像装置に入射する光および主光線（ＣＲＡ）の主軸に対する角度が、像高によって異なることを示す図である。 図５は、図１に示された固体撮像装置の製造方法を説明するための、半完成品状態の第１の半導体基板部の断面を示す図である。 図６は、図５に示された半完成品状態の第１の半導体基板部に支持基板を接合する工程を示す図である。 図７は、図６に示された半完成品状態の第１の半導体基板部の第１の半導体基板を薄膜化する工程を示す図である。 図８は、図７に示された半完成品状態の第１の半導体基板部の薄膜化された面に絶縁膜を形成する工程を示す図である。 図９Ａは、図８に示された半完成品状態の第１の半導体基板部に貫通電極を形成する工程を示す図である。 図９Ｂは、図８に示された半完成品状態の第１の半導体基板部に貫通電極を形成する工程を示す図である。 図９Ｃは、図８に示された半完成品状態の第１の半導体基板部に貫通電極を形成する工程を示す図である。 図９Ｄは、図８に示された半完成品状態の第１の半導体基板部に貫通電極を形成する工程を示す図である。 図１０Ａは、図１に示された固体撮像装置の、半完成品状態の第２の半導体基板部の製造工程を示す図である。 図１０Ｂは、図１に示された固体撮像装置の、半完成品状態の第２の半導体基板部の製造工程を示す図である。 図１１は、図９Ｄに示された第１の半導体基板部と図１０Ｂに示された第２の半導体基板部とを接合する工程を示す図である。 図１２は、図１１に示された接合工程後に、半完成品状態の第１の半導体基板部から支持基板を除去する工程を示す図である。 図１３は、図１２に示された半完成品状態の第１の半導体基板部に光ガイドを形成する工程を示す図である。 図１４は、図１３に示された半完成品状態の第１の半導体基板部にカラーフィルタとマイクロレンズを形成する工程を示す図である。 図１５は、図１４に示された半完成品状態の第２の半導体基板部に裏面電極と裏面電極用の貫通電極とを形成する工程を示す図である。 図１６Ａは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｂは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｃは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｄは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｅは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｆは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｇは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｈは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｉは、実施の形態の変形例に係る固体撮像装置の第１の半導体基板部に反射板を作成する工程を示す図である。 図１６Ｊは、図１６Ｉに示された第１の半導体基板部と図１０Ｂに示された第２の半導体基板部とを接合する工程を示す図である。 図１６Ｋは、実施の形態の変形例に係る固体撮像装置の基本構造を示す断面図である。
　本発明の一態様の概要は、以下の通りである。
　本発明の一態様に係る固体撮像装置は、撮像光学系からの入射光を光電変換する受光部を有する単位画素が２次元配列される画素部を有する第１の半導体基板部と、前記画素部からの信号を処理する回路部を有する第２の半導体基板部と、を備え、前記第１の半導体基板部は、前記第２の半導体基板部に有する第２の半導体基板よりも厚みが薄い第１の半導体基板を有し、前記第１の半導体基板部および前記第２の半導体基板部は、接合されて積層構造を成し、前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を備える。
　この構成により、光入射面から入った光のなかでフォトダイオードを透過する長波長の光が、反射板により反射され再びフォトダイオードに戻るため、長波長の光感度が格段に向上する。さらに、フォトダイオードの直下に反射板が形成されているため、回路部の配線などで乱反射を起こすことが無い。
　例えば、本発明の一態様に係る固体撮像装置では、前記第１の半導体基板は、前記入射光が入射する側とは反対側の面が薄膜化されていてもよい。
　この構成により、受光部から反射板までの距離を短くすることができ、より多くの入射光を受光部で電気信号に変換できる。
　例えば、本発明の一態様に係る固体撮像装置では、前記反射板は、前記受光部に近接して形成されていてもよい。より具体的には、前記反射板は、前記接合部のうち、前記第１の半導体基板部の面に形成されていてもよく、前記第２の半導体基板部の面に形成されていてもよい。
　この構成により、入射光のうち受光部を透過した光を効率よく反射して受光部に到達させることができ、受光部における光電変換の効率を向上させることができる。
　例えば、本発明の一態様に係る固体撮像装置では、前記反射板は、単位画素毎に形成されていてもよい。このとき、前記反射板の面積は、前記受光部の面積と同一、または、前記受光部の面積よりも大きく、かつ、前記単位画素の面積よりも小さくてもよい。
　例えば、本発明の一態様に係る固体撮像装置では、前記反射板は、数画素毎に形成されていてもよい。このとき、前記反射板の面積は、前記数画素の前記受光部の全体を囲む領域の面積と同一、または、それよりも大きく、かつ、前記数画素を囲む領域よりも小さい。
　例えば、本発明の一態様に係る固体撮像装置では、前記反射板は、金属であってもよく、より具体的には、前記反射板は、銅、アルミニウム、金、銀の少なくとも１つを含んでもよい。
　この構成により、反射鏡が金属である場合、可視光領域の光の反射率を高めることができる。例えば、反射鏡が、長波長光の反射率が高い銅を含む場合、受光部を通過した長波長光を効率よく反射して受光部に到達させることができる。
　例えば、本発明の一態様に係る固体撮像装置では、前記反射板は、電位が変更可能な回路または電源に接続されていてもよい。
　このように、反射板が反射板の電位を変更できる回路または電源に接続される構成とされることにより、受光部の電位ポテンシャル分布を変更することができ、飽和特性およびブルーミング特性を最適化することができる。
　例えば、本発明の一態様に係る固体撮像装置では、前記第１の半導体基板部は、前記入射光が入射する側に光導波路が形成される表面入射型であってもよい。
　この構成により、光が受光部にほぼ垂直に入射するため、受光部を透過する光もほぼ垂直に反射板に当たる。そのため、反射光が隣接画素に入射するなどの迷光による混色が発生しない。
　また、本発明の一態様に係る固体撮像装置の製造方法は、撮像光学系からの入射光を光電変換する受光部を有する単位画素が２次元配列される画素部を有する第１の半導体基板部を形成する工程と、前記画素部からの信号を処理する回路部を有する第２の半導体基板部を形成する工程と、前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を形成する工程と、前記第１の半導体基板部および前記第２の半導体基板部を接合する工程と、を有する。
　この工程を有することにより、光入射面から入った光のうちフォトダイオードを透過する長波長の光が、反射板により反射され再びフォトダイオードに戻るため、長波長の光感度が格段に向上する。さらに、フォトダイオードの直下に反射板が形成されているため、回路部の配線などで乱反射を起こすことが無い。
　以下、本開示の実施の形態に係る固体撮像装置およびその製造方法について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは一例であり、本発明を限定するものではない。また、以下の実施の形態における構成要素のうちの、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略または簡略化する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付す。
　（実施の形態）
　〔固体撮像装置〕
　ＭＯＳイメージセンサなどの固体撮像装置は、入射光を光電変換する受光部を有する画素を２次元的に配列する画素部の信号を半導体集積回路で処理して、被写体からの光信号を電気信号に変換している。固体撮像装置の感度は、入射光量に対する出力電荷量の大きさによって定義されていることから、入射する光を確実に受光部で光電変換することが重要な要素である。
　図１は、本発明の実施の形態に係る固体撮像装置１００の基本構造を示す断面図である。固体撮像装置１００は、撮像光学系からの入射光を光電変換する受光部４を有する単位画素が２次元配列される画素部３１を有する第１の半導体基板部２１と、画素部３１からの信号を処理する回路部（以下、「信号処理回路部」と称する場合がある。）３３を有する第２の半導体基板部２２とを備える。第１の半導体基板部２１および第２の半導体基板部２２のより詳しい構成は以下の通りである。
　第１の半導体基板部２１は、被写体からの光信号を電気信号（以下、単に、「信号」と称する場合がある。）に変換し出力する半導体チップであり、画素部３１および第１の接続回路部３２等で構成されている。画素部３１の各画素は、集光素子（マイクロレンズ）１、カラーフィルタ２、金属配線（一例として、Ｃｕ配線）３ａ、受光部（または、光電変換部、一例として、フォトダイオード、ＰＤ）４、第１の半導体基板（一例として、シリコン基板）５ａ、光ガイド（隔壁）１０、光導波路１２から構成されている。また、第１の半導体基板部２１は、入射光が入射する側に光導波路１２が形成される表面入射型である。カラーフィルタ２と受光部４との間に光導波路１２が形成されることにより、入射光を受光部４に導くことができ、固体撮像装置１００の感度を高めることができる。
　第１の半導体基板部２１は、入射光が入射する側とは反対側の面が薄膜化されている。受光部４から反射板６ａまでの距離を短くすることができ、より多くの入射光を受光部４で電気信号に変換できるからである。
　また、第１の接続回路部３２には、画素部３１からの信号を取り出すための金属配線３ｂ、３ｃおよび、その信号を第２の半導体基板部２２にある信号処理回路部３３に伝えるための第１の貫通電極８、金属配線３ｄが形成されている。
　第２の半導体基板部２２は、第１の半導体基板部２１から出力された電気信号を処理する処理回路チップであり、画素部３１からの信号を処理する回路部（信号処理回路部）３３を有している。また、図１に示すように、第２の半導体基板部２２には、信号処理回路部３３で処理された信号を第２の貫通電極１８を介して裏面電極１３に伝える第２の接続回路部３４等が形成されている。このように、第２の接続回路部３４が第２の貫通電極１８および裏面電極１３を含むことにより、パッケージが不要となり、固体撮像装置１００を小型化することができる。
　第２の半導体基板部２２は、第１の半導体基板部２１と接合され積層構造を成している。ここで、接合とは、例えば、複数の基板の表面をプラズマで活性化して（プラズマ処理して）これらの基板を貼り合わせるプラズマ活性化接合、および、複数の基板を接着剤等により貼り合せることをいう。また、第２の半導体基板部２２は、第１の半導体基板部２１の画素部３１に対向する領域に、信号処理回路部３３を有している。この信号処理回路部３３は、トランジスタ７や金属配線３ｅ等で構成されている。
　また、接続回路部３５には、第１の接続回路部３２および第２の接続回路部３４が含まれる。第１の接続回路部３２は、例えば、画素部３１からの信号を取り出すための金属配線３ｂ、第１の貫通電極８と金属配線３ｂとを接続するための金属配線３ｃ、第１の貫通電極８、および第１の貫通電極８からの信号を信号処理回路部３３に伝えるための金属配線３ｄ等で構成されており、第２の接続回路部３４は、例えば、信号処理回路部３３で処理された信号を取り出すための金属配線３ｆ、第２の貫通電極１８と金属配線３ｅとを接続するための金属配線３ｇ、第２の貫通電極１８、および裏面電極１３等で構成されている。これにより、接続回路部３５は、画素部３１からの信号を信号処理回路部３３に伝えると共に、信号処理回路部３３で処理される信号を第２の貫通電極１８を介して裏面電極１３に伝えることができる。
　実施の形態に係る固体撮像装置１００は、第１の半導体基板部２１と第２の半導体基板部２２との接合部３０に、反射板６ａを備えている。反射板６ａは、受光部４に近接して形成されている。より具体的には、反射板６ａは、受光部４の受光面と反対側（以下、下面と称する。）に近接して形成されている。ここで、近接するとは、反射板６ａが受光部４の下面に接するように配置されること、および、所定の間隔をもって配置されることをいう。所定の間隔とは、第１の半導体基板５ａの厚みの２／３以下であり、好ましくは、１／２以下であり、より好ましくは、１／３以下であり、さらに好ましくは、１／４以下である。このような構成を有することにより、入射光のうち受光部４を透過した光を効率よく反射して受光部４に到達させることができ、受光部４における光電変換の効率を向上させることができる。本実施の形態に係る固体撮像装置１００では、第２の半導体基板部２２の画素部３１に対向する領域の最表面に反射板６ａが形成されている。つまり、反射板６ａは、接合部３０のうち、第２の半導体基板部２２の面に形成されている。
　また、本実施の形態では、反射板６ａは、単位画素毎に形成されているが、これに限定されるものではなく、例えば、数画素毎に形成されていても良い。反射板６ａが単位画素毎に形成される場合、反射板６ａの面積は、受光部４の面積と同一、または、受光部４の面積よりも大きく、かつ、単位画素面積よりも小さい。反射板６ａが数画素毎に形成される場合は、反射板６ａの面積は、数画素の受光部４の全体を囲む領域の面積と同一、または、それよりも大きく、かつ、数画素を囲む領域の面積よりも小さい。
　反射板６ａは、受光部４を透過した光を反射して受光部４に到達させることができれば良く、例えば、金属であっても良い。なお、本実施の形態では、反射板６ａとしては長波長光の反射率が高いＣｕを用いる例を示しているが、反射率の波長依存性を示すＡｌ、Ａｕ、Ａｇなどを用いても良い。図３に示すように、銅（Ｃｕ）は、波長が６００ｎｍより大きい長波長光の反射率が高いため、受光部４を透過した長波長光（特に、赤外光）を効率よく反射して受光部４に到達させることができる。これにより、第１の半導体基板部２１を薄膜化しても、長波長光の感度が高く、光の混色が抑制された、固体撮像装置１００を提供することが可能となる。また、アルミニウム（Ａｌ）および銀（Ａｇ）は、可視光領域全域の光の反射率も高く、金（Ａｕ）は、波長が５５０ｎｍより大きい領域の光の反射率が高い。そのため、反射板６ａは、上記金属材料を少なくとも１つ含んでいれば良く、所望の固体撮像装置１００に応じて、使用する金属材料の種類および配合比率等を適宜調整することができる。なお、反射板６ａは、所望の反射率を得ることができれば良く、例えば、第１の貫通電極８と接続される金属配線３ｄと同一の材料で形成しても良い。製造が容易になるからである。
　第１の半導体基板部２１は、第２の半導体基板部２２に有する第２の半導体基板５ｂよりも厚みが薄い第１の半導体基板５ａを有している。本実施の態様では、具体的には、第１の半導体基板５ａは、６μｍ程度に薄膜化されている。また、受光部４の深さは、２．３μｍ程度である。第２の半導体基板５ｂは、一般的な半導体チップの基板と同様の厚みがあれば良い。つまり、本実施の形態では、第１の半導体基板部２１の第１の半導体基板５ａは、第２の半導体基板部２２の第２の半導体基板５ｂよりも薄い厚みを有している。
　ここで、本発明の理解を容易とするため、図２を用いて、本実施の形態に係る固体撮像装置１００の光学特性、具体的には、第１の半導体基板部２１に入射する光の吸収特性について説明する。図２のＰＤ領域とは、受光部４の深さを示している。また、第１の半導体基板５ａの厚みをＳｉ基板の深さで表し、入射する光の吸収特性を、入射光（Ｉ０）と透過光（Ｉ）との光強度比（Ｉ０／Ｉ）で表している。本実施の形態では、受光部４の深さは、２．３μｍ程度である。この数値は、第１の半導体基板５ａが６μｍ程度である場合に、第１の半導体基板５ａの強度を保ち、適切に形成できる受光部４の深さである。
　図２より、第１の半導体基板５ａが６μｍ程度の場合は、４５９ｎｍの青色光は受光部４でほぼ１００％吸収されることがわかる。また、５２７ｎｍの緑色光は受光部４で約９０％吸収されており、第１の半導体基板５ａ内でほぼ１００％吸収されることがわかる。
　しかしその一方、第１の半導体基板５ａが６μｍ程度の場合は、６３５ｎｍの赤色光は第１の半導体基板５ａから１５％程度透過する。赤外光の場合さらに透過し、７７４ｎｍの赤外光の場合は約５０％、８８５ｎｍの赤外光の場合は約８０％が第１の半導体基板５ａを透過する。
　そのため、本実施の形態に係る固体撮像装置１００は、図２の結果から、第１の半導体基板部２１の第１の半導体基板５ａの膜厚（第１の半導体基板部２１の第１の半導体基板５ａは、第２の半導体基板部２２の第２の半導体基板５ｂよりも薄い厚み）、および、受光部４の深さをそれぞれ６μｍ程度、２．３μｍ程度とする。これにより、長波長光、特に、赤外光は、第１の半導体基板５ａを多く透過するが、図１に示すように、第２の半導体基板部２２の最表面に反射板６ａが形成されることにより、透過光を反射させて受光部４に到達させることができ、長波長光（特に、赤外光）においても感度が高まり、固体撮像装置１００として大幅に感度を向上させることができる。
　また、図４に示すように、本実施の形態に係る固体撮像装置１００に向けて撮像レンズ（カメラレンズ）１０１から入射する光では、主光線（ＣＲＡ）は、像高によって角度が異なることがあり、画素に入射する主光線（ＣＲＡ）角度が像高によって角度が異なることがある。しかしながら、本実施の形態に係る固体撮像装置１００は、光ガイド１０および光導波路１２を設けているため、受光部４にほぼ垂直に光が入射する。そのため、受光部４を透過する光もほぼ垂直に反射板６ａに当たるため、反射光が隣接画素に入射するなどの迷光による混色が発生しない。
　さらに、反射板６ａが金属であり、Ｃｕなどの導電性の高い金属を少なくとも１つ含んでいれば良いため、反射板６ａは、第２の半導体基板部２２の信号処理回路部３３に接続されて、電位を変更可能な構成（つまり、反射板６ａが、反射板６ａの電位を変更できる回路または電源に接続される構成）としても良い。反射板６ａの電位を変更することにより、受光部４の電位ポテンシャル分布を変更することができ、飽和特性やブルーミング特性を最適化することができる。
　なお、図１に示される構成のうち、固体撮像装置１００の製造方法の項にて説明する構成については、ここでの説明を省略する。
　〔固体撮像装置の製造方法〕
　次に、図５から図１５を用いて、本実施の形態に係る固体撮像装置の製造方法を説明する。
　図５～図９Ｄは、半完成品状態の（画素部を完成させる前の）第１の半導体基板部の製造工程の一例を示している。
　図５は、図１に示された固体撮像装置１００の製造方法を説明するための、半完成品状態の（画素部を完成させる前の）第１の半導体基板部２１ａ（以下、単に、第１の半導体基板部２１ａと称する。）の断面を示す図である。図１を参照して説明したとおり、第１の半導体基板部２１は、画素部３１と第１の接続回路部３２等で構成されている。画素部３１には、集光素子１、カラーフィルタ２、金属配線３ａ、受光部４、光ガイド（隔壁）１０、光導波路１２等が形成され、第１の接続回路部３２には、画素部３１からの信号を取り出すための金属配線３ｂ、３ｃ、およびその信号を第２の半導体基板部２２の信号処理回路部３３に伝えるための第１の貫通電極８、金属配線３ｄ等が形成されている。図５に示すように、第１の半導体基板部２１ａは、画素部３１および第１の接続回路部３２が形成される領域を共に覆うように、光ガイド１０を形成するための光ガイド用膜１１が形成され、その最表面（光が入射する面側の表面）は平坦化されている。本実施の形態では、光ガイド用膜１１にはＳｉＯ２膜を用いるが、これに限定されるものではなく、例えば、ＳｉＮ膜、ＳｉＯＮ膜なども用いることができる。
　以下、同様に、半完成品状態の第１の半導体基板部、半完成品状態の第２の半導体基板部、および半完成品状態の固体撮像装置を、単に、第１の半導体基板部、第２の半導体基板部および固体撮像装置とし、各々の名称の後ろに符号を付して称する。
　図６は、図５に示された第１の半導体基板部２１ａに支持基板５ｃを接合する工程を示す図である。第１の半導体基板部２１ｂは、第１の半導体基板部２１ａの光ガイド用膜１１側の面および支持基板５ｃの一方の面を接合面２０ａ、２０ｂとし、これらの接合面２０ａ、２０ｂを貼り合せて形成されている。なお、接合部２０は、第１の半導体基板部２１ａの接合面２０ａ、および支持基板５ｃの接合面２０ｂが接合されて形成された面をいう。
　図１を参照して説明したとおり、第１の半導体基板部２１ａと支持基板５ｃとの貼り合わせには、例えば、基板の表面をプラズマで活性化して（プラズマ処理して）接合するプラズマ活性化接合、および、接着剤による接合などを用いることができる。本実施の形態では、例えば、第１の半導体基板部２１ａの表面に形成される光ガイド用膜１１（ＳｉＯ２膜）の表面と、支持基板５ｃ（Ｓｉ）の表面と、をそれぞれ接合面２０ａ、２０ｂとして用いる。また、例えば、支持基板５ｃの表面にＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜等を形成して膜の表面を接合面２０ｂとし、第１の半導体基板部２１ａの表面に形成されるＳｉＯ２膜等の表面（接合面）２０ａとプラズマ活性化接合しても良い。なお、本実施の形態では、支持基板５ｃにＳｉ等の半導体基板を用いる例を示しているが、これに限定されるものではなく、例えば、石英基板なども用いることができる。
　また、プラズマ活性化接合の工程としては、第１の半導体基板部２１ａおよび支持基板５ｃの表面をＣＭＰ（Ｃｈｅｍｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）などにより平坦化する工程の後、平坦化された各基板の表面をプラズマ処理して活性化する工程を行い、プラズマ処理で活性化された各基板の表面をそれぞれ接合面２０ａ、２０ｂとし、これらの接合面２０ａ、２０ｂを重ね合わせて２００～４００℃のアニール処理をして接合する工程を有する。これにより、第１の半導体基板部２１ａおよび支持基板５ｃは、接合部２０で接合され（貼り合わせられ）、第１の半導体基板部２１ｂが得られる。アニール処理温度としては、配線などに影響を与えない４００℃以下の低温でプロセスを行うことが好ましいが、接合強度の観点から、２００℃～４００℃であることが好ましく、３００℃～４００℃であることがさらに好ましい。配線などに影響を与えることなく、好適な接合強度を有する接合部２０を形成することができるからである。
　なお、本実施の形態では、第１の半導体基板部２１ａおよび支持基板５ｃをプラズマ活性化接合により貼り合わせる例を示しているが、第１の半導体基板部２１ａの接合面２０ａおよび支持基板５ｃの接合面２０ｂの一方に接着剤層を形成し、接着剤層を介して第１の半導体基板部２１ａおよび支持基板５ｃを貼り合わせても良い。
　図７は、図６に示された第１の半導体基板部２１ｂの第１の半導体基板５ａを薄膜化する工程を示す図である。図７に示すように、第１の半導体基板５ａの接合面２０ａとは反対の面を、例えば、グラインダーおよびＣＭＰ等を用いて薄膜化し、第１の半導体基板部２１ｃを形成する。この工程により、第１の半導体基板部２１ｂの第１の半導体基板５ａは、６μｍ程度の厚みに薄膜化される。
　図８は、図７に示された第１の半導体基板部２１ｃの薄膜化された面に絶縁膜（第１の絶縁膜）９ａを形成する工程を示す図である。図８に示すように、第１の半導体基板部２１ｃの第１の半導体基板５ａの薄膜化された面上に第１の絶縁膜９ａを形成し、第１の半導体基板部２１ｄを製造する。第１の絶縁膜９ａとしては、透明性を有する絶縁材料から形成されていても良く、さらに低屈折率を有する材料で形成されていれば良く、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などを用いることができる。
　図９Ａ～図９Ｄは、図８に示された第１の半導体基板部２１ｄに貫通電極（第１の貫通電極）８を形成する工程を示す図である。図９Ａに示すように、第１の半導体基板部２１ｄの第１の接続回路部３２の第１の貫通電極８を設ける部分に、第１の開口４１ａを設ける。これにより、第１の半導体基板部２１ｅが得られる。第１の開口４１ａは、例えば、リソグラフィーおよびエッチング等により形成することができる。
　次に、図９Ｂに示すように、第１の半導体基板部２１ｅの第１の開口４１ａに対応する部分の第１の半導体基板５ａをエッチングし、第１の貫通孔４２ａを形成する。第１の貫通孔４２ａは、第１の半導体基板５ａを貫通するように形成され、第１の接続回路部３２の金属配線３ｃの接続面（第１の貫通電極８との接続面）が第１の貫通孔４２ａ内に露出する。これにより、第１の半導体基板部２１ｆが得られる。なお、このとき、第１の絶縁膜９ａをエッチング用のマスクとして用いても良い。
　次に、図９Ｃに示すように、第１の半導体基板部２１ｆの第１の貫通孔４２ａの内側面に第２の絶縁膜４３ａを形成する。第２の絶縁膜４３ａとしては、所望の絶縁性を有するものであれば良く、透明性を有していても有していなくても良い。具体的には、第２の絶縁膜４３ａは、Ａｌ２Ｏ３膜、ＺｒＯ２膜、ＺｒＢＯ膜等で形成されても良い。また、第１の絶縁膜９ａと同じ材料で形成されていても良く、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などを用いることができる。なお、第２の絶縁膜４３ａ形成後に第１の接続回路部３２の金属配線３ｃの接続面が精度よく露出するように、再度、第１の貫通孔４２ａをエッチングし、第１の貫通孔４２ａ内に、第１の接続回路部３２の金属配線３ｃの接続面を露出させても良い。これにより、第１の半導体基板部２１ｇが得られる。
　次に、図９Ｄに示すように、第１の半導体基板部２１ｇの第１の貫通孔４２ａにメッキを施し、第１の貫通孔４２ａに第１の貫通電極８を形成するための金属を充填する。具体的には、第１の貫通電極８の電極材料となる金属の一例として、Ｃｕを挙げることができる。本実施の形態では、金属配線３ｃを用いているので第１の貫通電極８と金属配線３ｃは接続されている。第１の貫通孔４２ａにメッキを施しＣｕを充填後、例えば、ＣＭＰ工程を用いて第１の貫通電極８の第１の開口４１ａ側の最表面と第１の絶縁膜９ａを平坦化し、第１の貫通電極８としてＣｕ電極を形成している。これにより、第１の半導体基板部２１ｈが得られる。
　図１０Ａおよび図１０Ｂでは、図１に示された固体撮像装置１００の第２の半導体基板部２２ａおよび２２ｂの製造工程の一例を示している。図１０Ａは、第２の半導体基板５ｂ上の絶縁膜１４内に、信号処理回路部３３、反射板６ａ、および第２の接続回路部３４が形成された第２の半導体基板部２２ａの断面を示している。第２の半導体基板部２２ａの第２の接続回路部３４の第２の半導体基板５ｂとは反対側の最上層配線には、第１の貫通電極８と接続するための金属配線３ｄが形成されている。また、第２の半導体基板部２２ａの画素部３１と平面視で重なる領域には、第２の接続回路部３４の第２の半導体基板５ｂとは反対側の最上層配線（金属配線３ｄ）と同じ高さに、反射板６ａが形成されている。第２の半導体基板部２２ａに形成される金属配線３ｄ～３ｇ、反射板６ａ、トランジスタ７などは、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などの絶縁膜１４で覆われている。
　次に、図１０Ｂに示すように、第２の半導体基板部２２ｂは、例えば、ＣＭＰ工程等を用いて、第２の半導体基板部２２ａの金属配線３ｄ、および反射板６ａを、絶縁膜１４から露出させるとともに、金属配線３ｄ、反射板６ａ、および絶縁膜１４の表面を、第２の半導体基板部２２ｂの最表面で平坦化することにより形成される。
　図１１は、図９Ｄに示す状態の第１の半導体基板部２１ｈと、図１０Ｂに示す状態の第２の半導体基板部２２ｂとを接合する工程を示す図である。この工程では、第１の半導体基板部２１ｈの第１の絶縁膜９ａの表面（接合面３０ａ）と、第２の半導体基板部２２ｂの第２の半導体基板５ｂとは反対側の表面（接合面３０ｂ）と、を、例えば、プラズマで活性化して接合するプラズマ活性化接合を用いて接合させて接合部３０を形成する。これにより、固体撮像装置１００ａが得られる。プラズマ活性化接合のアニール処理温度は、上述した理由から、４００℃以下の低温であることが好ましく、２００℃～４００℃がより好ましく、特に、金属配線３ｄと第１の貫通電極８のＣｕの電気接合を確実にするために３００～４００℃がさらに好ましい。
　図１２は、図１１で示された接合工程後に、第１の半導体基板部２１ｈから支持基板５ｃを除去する工程を示す図である。この工程では、接合状態の第１の半導体基板部２１ｈから、例えば、グラインダーおよびＣＭＰ工程などを用いて支持基板５ｃを除去し、固体撮像装置１００ｂを形成している。固体撮像装置１００ｂは、第１の半導体基板部２１ｉおよび第２の半導体基板部２２ｂを有している。なお、光ガイド用膜１１は、図５で説明したとおり、ＣＭＰ工程等によって平坦化されているものとする。
　図１３は、図１２で示された第１の半導体基板部２１ｉに光ガイド１０を形成する工程を示す図である。この工程では、例えば、リソグラフィーおよびエッチング等の工程を用いて、光ガイド用膜１１から各画素に対応する光ガイド１０を形成している。この工程により、第１の半導体基板部２１ｊおよび第２の半導体基板部２２ｂを有する固体撮像装置１００ｃが得られる。この工程の後、各画素にカラーフィルタ２や集光素子（マイクロレンズ）１を形成し、第１の半導体基板部２１を完成させると、図１４に示す固体撮像装置１００ｄが得られる。上述したこれらの工程により、各画素の受光部４の下面に近接して反射板６ａを形成することができる。
　さらに、図１５に示すように、図１４の第２の半導体基板部２２ｂに第２の貫通電極１８および裏面電極１３を形成しても良い。このように、第２の貫通電極１８および裏面電極１３を形成することにより、パッケージが不要となり、固体撮像装置１００を小型化することができる。なお、第２の半導体基板部２２の裏面電極１３側に形成される第３の絶縁膜９ｂ、第２の貫通電極１８の内側面に形成される第４の絶縁膜４３ｂ、第３の絶縁膜９ｂに形成される第２の開口、第２の貫通電極１８のために形成される第２の貫通孔等の製造方法については、図８～図９Ｄで示した工程と同様であるため、説明を省略する。
　（実施の形態の変形例）
　本実施の形態の変形例では、図１６Ｋに示すように、固体撮像装置１００ｆの第１の半導体基板部２１にも反射板６ｂを形成する。つまり、第１の半導体基板部２１と第２の半導体基板部２２との接合部４０のうち、第２の半導体基板部２２の面に反射板６ａを形成し、第１の半導体基板部２１の面に反射板６ｂを形成する。
　図１６Ａから図１６Ｋを用いて、本変形例の反射板６ｂの製造工程を詳細に説明する。ただし、上述した実施の形態に係る固体撮像装置１００の製造工程と共通する工程に関しては、実施の形態を引用し、説明を省略する。
　図５から図７の工程を経た第１の半導体基板部２１ｃの第１の半導体基板５ａに反射板６ｂを形成するための段差部４５を設けるため、図１６Ａに示すように、例えば、リソグラフィー工程を用いて、第１の半導体基板５ａの受光部４と反対側の面上に開口部４６を有するレジスト４４を形成する。この工程により、第１の半導体基板部２１ｋが得られる。開口部４６の開口面積は、所望の反射板６ｂの面積よりも大きく、開口部４６に形成される第１の絶縁膜９ａの膜厚に応じて適宜設定されるものである。ここで、反射板６ｂの面積は、反射板６ａの面積と同様、受光部４の面積と同一、または、受光部４の面積よりも大きく、かつ、単位画素面積よりも小さい。また、反射板６ｂが数画素毎に形成される場合も、反射板６ａが数画素毎に形成される場合について上述した内容と同様である。
　次に、図１６Ｂに示すように、レジスト４４をマスクとして第１の半導体基板５ａをエッチングして段差部４５を形成する。これにより、第１の半導体基板部２１ｌが得られる。その後、レジスト４４を図１６Ｃに示すように除去する。これにより、第１の半導体基板部２１ｍが得られる。
　次に、図１６Ｄに示すように、第１の半導体基板部２１ｍの第１の半導体基板５ａの段差部４５を有する面上に第１の絶縁膜９ａを形成する。これにより、第１の半導体基板部２１ｎが得られる。第１の絶縁膜９ａとしては、図８で上述したとおり、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜なども用いることができる。
　次に、図１６Ｅに示すように、第１の半導体基板部２１ｎの第１の接続回路部３２の第１の貫通電極８を設ける部分に、第１の開口４１ａを形成する。これにより、第１の半導体基板部２１ｏが得られる。第１の開口４１ａは、例えば、リソグラフィーおよびエッチング等により形成することができる。
　次に、図１６Ｆに示すように、第１の半導体基板部２１ｏの第１の開口４１ａに対応する部分の第１の半導体基板５ａをエッチングし、第１の貫通孔４２ａを形成する。第１の貫通孔４２ａは、第１の半導体基板５ａを貫通するように形成され、第１の接続回路部３２の金属配線３ｃの接続面（第１の貫通電極８との接続面）が第１の貫通孔４２ａ内に露出する。これにより、第１の半導体基板部２１ｐが得られる。この工程では、第１の絶縁膜９ａをエッチング用のマスクとして用いても良い。
　次に、図１６Ｇに示すように、第１の半導体基板部２１ｐの第１の貫通孔４２ａの内側面に第２の絶縁膜４３ａを形成する。これにより、第１の半導体基板部２１ｑが得られる。第２の絶縁膜４３ａとしては、図９Ｃで上述したように、所望の絶縁性を有するものであれば良く、透明性を有していても有していなくても良い。第２の絶縁膜４３ａは、例えば、第１の絶縁膜９ａと同じ材料で形成されていても良く、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などを用いることができる。なお、第２の絶縁膜４３ａを形成した後に、第１の接続回路部３２の金属配線３ｃの接続面が確実に露出するように、再度、第１の貫通孔４２ａをエッチングし、第１の貫通孔４２ａ内に、第１の接続回路部３２の金属配線３ｃの接続面を露出させても良い。
　次に、図１６Ｈに示すように、第１の半導体基板部２１ｑの第１の貫通孔４２ａおよび段差部４５の開口部側の面にメッキを施し、第１の貫通電極８と反射板６ｂを形成するためのＣｕを充填する。これにより、第１の半導体基板部２１ｒが得られる。なお、本実施の形態の変形例でも、第１の貫通電極８と金属配線３ｄは接続されている。
　次に図１６Ｉに示すように、第１の半導体基板部２１ｒのＣｕメッキ部分は、例えば、ＣＭＰ工程等を用いて研磨され、第１の貫通電極８、反射板６ｂ、第１の絶縁膜９ａの最表面が平坦化される。これにより、第１の半導体基板部２１ｓが得られる。
　次に、図１６Ｊは、実施の形態の図１０Ａから図１０Ｂの工程で作成された第２の半導体基板部２２ｂと、図１６Ｉに示す状態の第１の半導体基板部２１ｓと、を接合する工程を示す図である。この工程では、第１の半導体基板部２１ｓの反射板６ｂを有する表面（接合面４０ａ）と、第２の半導体基板部２２ｂの第２の半導体基板５ｂとは反対側の表面（接合面４０ｂ）とをプラズマで活性化して接合するプラズマ活性化接合を用いて接合させて接合部４０が形成される。これにより、固体撮像装置１００ｅが得られる。プラズマ活性化接合のアニール処理温度は、図１１で上述したように、好ましくは４００℃以下であり、２００℃～４００℃がより好ましく、特に、金属配線３ｄと第１の貫通電極８の電気接合を確実にするために３００～４００℃がさらに好ましい。
　その後、上記実施の形態に係る固体撮像装置１００と同様の工程（図１２～図１５）を経て、本変形例に係る固体撮像装置１００ｆが完成される。
　本変形例に係る固体撮像装置１００ｆは、図１６Ｋに示すように、第１の半導体基板部２１および第２の半導体基板部２２のどちらにも、同じ金属材料（Ｃｕ）から形成される、反射板６ａ、６ｂおよび第１の貫通電極８のＣｕ電極を有するため、ＣＭＰ工程の均一性が向上し、各基板同士の接合性も向上する。
　以上、本発明に係る固体撮像装置およびその製造方法について、実施の形態および変形例に基づいて説明したが、本発明は、これらの実施の形態および変形例に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態または変形例に施したものや、実施の形態および変形例における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。
　例えば、上記実施の形態では、反射板６ａは、第１の半導体基板部２１と第２の半導体基板部２２との接合部３０のうち、第２の半導体基板部２２の面に形成され、上記変形例では、反射板６ｂは、接合部４０のうち、第１の半導体基板部２１の面および第２の半導体基板部２２の面に形成されたが、これらの形態に限定されない。反射板は、第１の半導体基板部２１と第２の半導体基板部２２との接合部のうち、第１の半導体基板部２１の面にだけ形成されてもよい。
　本発明の固体撮像装置は、カメラの小型化、高感度化、高性能化を実現でき、産業上有用である。
　１　集光素子
　２　カラーフィルタ
　３ａ～３ｆ　金属配線
　４　受光部
　５ａ　第１の半導体基板
　５ｂ　第２の半導体基板
　５ｃ　支持基板
　６ａ、６ｂ　反射板
　７　トランジスタ
　８　第１の貫通電極
　９ａ　第１の絶縁膜
　９ｂ　第３の絶縁膜
　１０　光ガイド
　１１　光ガイド用膜
　１２　光導波路
　１３　裏面電極
　１４　絶縁膜
　２０　接合部
　２０ａ、２０ｂ　接合面
　２１　第１の半導体基板部
　２１ａ～２１ｓ　半完成品状態の第１の半導体基板部
　２２　第２の半導体基板部
　２２ａ、２２ｂ　半完成品状態の第２の半導体基板部
　３０　接合部
　３０ａ、３０ｂ　接合面
　３１　画素部
　３２　第１の接続回路部
　３３　信号処理回路部（回路部）
　３４　第２の接続回路部
　３５　接続回路部
　４０　接合部
　４０ａ、４０ｂ　接合面
　４１ａ　第１の開口
　４２ａ　第１の貫通孔
　４３ａ　第２の絶縁膜
　４３ｂ　第４の絶縁膜
　４４　レジスト
　４５　段差部
　４６　開口部
　１００、１００ｆ　固体撮像装置
　１００ａ～１００ｅ　半完成品状態の固体撮像装置
　１０１　撮像レンズ

Claims (13)

  1. 　撮像光学系からの入射光を光電変換する受光部を有する単位画素が２次元配列される画素部を有する第１の半導体基板部と、
    　前記画素部からの信号を処理する回路部を有する第２の半導体基板部と、を備え、
    　前記第１の半導体基板部は、前記第２の半導体基板部に有する第２の半導体基板よりも厚みが薄い第１の半導体基板を有し、
    　前記第１の半導体基板部および前記第２の半導体基板部は、接合されて積層構造を成し、
    　前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を備える固体撮像装置。
  2. 　前記第１の半導体基板は、前記入射光が入射する側とは反対側の面が薄膜化されている請求項１に記載の固体撮像装置。
  3. 　前記反射板は、前記受光部に近接して形成されている請求項１または２に記載の固体撮像装置。
  4. 　前記反射板は、前記接合部のうち、前記第１の半導体基板部の面に形成されている請求項１から３のいずれか１項に記載の固体撮像装置。
  5. 　前記反射板は、前記接合部のうち、前記第２の半導体基板部の面に形成されている請求項１から３のいずれか１項に記載の固体撮像装置。
  6. 　前記反射板は、単位画素毎に形成されている請求項１から５のいずれか１項に記載の固体撮像装置。
  7. 　前記反射板の面積は、前記受光部の面積と同一、または、前記受光部の面積よりも大きく、かつ、前記単位画素の面積よりも小さい請求項６に記載の固体撮像装置。
  8. 　前記反射板は、数画素毎に形成されている請求項１から５のいずれか１項に記載の固体撮像装置。
  9. 　前記反射板は、金属である請求項１から８のいずれか１項に記載の固体撮像装置。
  10. 　前記反射板は、銅、アルミニウム、金、銀の少なくとも１つを含む請求項９に記載の固体撮像装置。
  11. 　前記反射板は、電位が変更可能な回路または電源に接続されている請求項９または１０に記載の固体撮像装置。
  12. 　前記第１の半導体基板部は、前記入射光が入射する側に光導波路が形成される表面入射型である請求項１から１１のいずれか１項に記載の固体撮像装置。
  13. 　撮像光学系からの入射光を光電変換する受光部を有する単位画素が２次元配列される画素部を有する第１の半導体基板部を形成する工程と、
    　前記画素部からの信号を処理する回路部を有する第２の半導体基板部を形成する工程と、
    　前記第１の半導体基板部と前記第２の半導体基板部との接合部に、前記入射光を反射する反射板を形成する工程と、
    　前記第１の半導体基板部および前記第２の半導体基板部を接合する工程と、
    　を有する固体撮像装置の製造方法。
PCT/JP2017/040870 2016-12-20 2017-11-14 固体撮像装置およびその製造方法 WO2018116697A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-247265 2016-12-20
JP2016247265A JP2020031074A (ja) 2016-12-20 2016-12-20 固体撮像装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2018116697A1 true WO2018116697A1 (ja) 2018-06-28

Family

ID=62626154

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040870 WO2018116697A1 (ja) 2016-12-20 2017-11-14 固体撮像装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2020031074A (ja)
WO (1) WO2018116697A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961854B2 (en) 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177414A (ja) * 1992-12-01 1994-06-24 Sharp Corp 半導体素子
JP2001015792A (ja) * 1999-04-28 2001-01-19 Denso Corp 光センサ
JP2003158291A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 受光素子を内蔵する半導体装置及びその製造方法
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法
JP2011054963A (ja) * 2009-08-31 2011-03-17 Internatl Business Mach Corp <Ibm> イメージ・センサ及びその製造方法
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2014086551A (ja) * 2012-10-23 2014-05-12 Canon Inc 撮像装置及びカメラ
JP2014086515A (ja) * 2012-10-22 2014-05-12 Canon Inc 撮像装置、その製造方法及びカメラ
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
JP2015026708A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177414A (ja) * 1992-12-01 1994-06-24 Sharp Corp 半導体素子
JP2001015792A (ja) * 1999-04-28 2001-01-19 Denso Corp 光センサ
JP2003158291A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 受光素子を内蔵する半導体装置及びその製造方法
JP2010056167A (ja) * 2008-08-26 2010-03-11 Sony Corp 固体撮像素子及びその製造方法
JP2011054963A (ja) * 2009-08-31 2011-03-17 Internatl Business Mach Corp <Ibm> イメージ・センサ及びその製造方法
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2014086515A (ja) * 2012-10-22 2014-05-12 Canon Inc 撮像装置、その製造方法及びカメラ
JP2014086551A (ja) * 2012-10-23 2014-05-12 Canon Inc 撮像装置及びカメラ
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
JP2015026708A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置および固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2020031074A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP5745760B2 (ja) イメージセンサ素子
KR100825808B1 (ko) 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
KR101457790B1 (ko) 개선된 후면 조명 이미지 센서 아키텍쳐, 및 그 제조 방법
CN107919371B (zh) 光电转换装置和系统
US9245915B2 (en) Monolithic multispectral visible and infrared imager
US8500344B2 (en) Compact camera module and method for fabricating the same
JP2010040672A (ja) 半導体装置およびその製造方法
US8710612B2 (en) Semiconductor device having a bonding pad and shield structure of different thickness
JP4693827B2 (ja) 半導体装置とその製造方法
JP2010161321A (ja) 光学デバイスおよびその製造方法
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
WO2010116584A1 (ja) 光学デバイス、電子機器、及びその製造方法
JP2013038266A (ja) 撮像装置、撮像システムおよび撮像装置の製造方法
JP2007189198A (ja) 半導体装置
US10868071B2 (en) Method for forming semiconductor image sensor
CN109564928B (zh) 固态摄像元件、固态摄像元件用光瞳校正方法、摄像装置和信息处理装置
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
WO2015146253A1 (ja) 固体撮像装置
US9273999B2 (en) Spectroscopic sensor
US20080088722A1 (en) Photoelectric converter
JP2012064824A (ja) 固体撮像素子、その製造方法、カメラ
US20080023780A1 (en) Image pickup device and method of manufacturing the same
CN111788689A (zh) 摄像元件和摄像元件的制造方法
US9671286B2 (en) Spectroscopic sensor having a wire connected to a substrate through a hole of a filter region
JP2008277512A (ja) 撮像素子及び光電変換素子アレイ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17884497

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17884497

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP