KR100724264B1 - 시모스 이미지센서 및 그 제조방법 - Google Patents

시모스 이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR100724264B1
KR100724264B1 KR1020050090873A KR20050090873A KR100724264B1 KR 100724264 B1 KR100724264 B1 KR 100724264B1 KR 1020050090873 A KR1020050090873 A KR 1020050090873A KR 20050090873 A KR20050090873 A KR 20050090873A KR 100724264 B1 KR100724264 B1 KR 100724264B1
Authority
KR
South Korea
Prior art keywords
pixel
junction
silicon
epitaxial layer
region
Prior art date
Application number
KR1020050090873A
Other languages
English (en)
Other versions
KR20070035908A (ko
Inventor
김준석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050090873A priority Critical patent/KR100724264B1/ko
Publication of KR20070035908A publication Critical patent/KR20070035908A/ko
Application granted granted Critical
Publication of KR100724264B1 publication Critical patent/KR100724264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 픽셀의 포토다이오드와 전달트랜지스터가 생성되는 영역을 SOI의 실리콘 에피층에 픽셀별로 격리시켜 구현하고, 나머지 픽셀 구성요소인 트랜지스터들과 로직부를 구성하는 트랜지스터들은 실리콘 기판에 만듦으로써, 주변의 다른 트랜지스터에 영향을 주지않고 레드, 블루, 그린 픽셀이 각각 독립적으로 포토다이오드의 디플리션 폭을 조절 가능하게 할 수 있는 시모스 이미지센서에 관한 발명이다. 이를 통해 픽셀 동작시 사용되는 전자수를 모든 픽셀에서 같게 되도록 픽셀별로 디플리션 폭을 다르게 조정해줌으로서 종래의 시모스 이미지센서 구조의 단점(레드, 블루, 그린 픽셀별로 센스티브티, 세츄레이션 레벨, 다이나믹 레인지등이 다 달라져서 실제 영상과는 다른 이미지를 얻게 되는 것)을 해결해 줄 수 있다.
시모스 이미지센서, 포토다이오드, 소자분리막, 픽셀.

Description

시모스 이미지센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD FOR FABRICATING THE SAEM}
도1은 종래기술에 의한 시모스 이미지센서의 단면도
도2는 블루, 레드, 그린의 빛에 대해 전자-홀 페어의 실리콘기판의 깊에 대한 특성을 나타내는 그래프.
도3a 내지 도3h는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도.
도4는 도3a 내지 도3h에 의해 제조된 시모스 이미지센서의 단면도.
도5a 내지 도5g는 본 발명의 바람직한 제2 실시예에 따른 시모스 이미지 센서의 제조방법을 나타내는 공정단면도.
도6은 도5a 내지 도5g에 의해 제조된 시모스 이미지센서의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 실리콘기판 31 : 버퍼층
32 : 실리콘에피층 34 : 제1 플로팅노드용 정션
35, 36 : 정션영역 37,38 : 리셋트랜지스터의 게이트 패턴
39 : 절연막 40 : 디플리션 영역
41 : 앤형영역 42 : 피형영역
43 : 정션영역 44 : 제2 플로팅노드용 정션
45,46 : 전달트랜지스터의 게이트 패턴
47 : 버퍼산화막 49a ~ 49f : 배선
본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로, 특히 시모스 이미지센서의 동작 특성 향상에 관한 발명이다.
일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.
도1은 종래기술에 의한 시모스 이미지센서의 단면도이다.
도1을 참조하여 살펴보면, 종래기술에 의한 시모스 이미지센서는 소자분리막(11)이 있는 기판에 디플리션영역(12)에 포토다이오드를 위한 앤형영역(13)과, 그 상부에 피형영역(14)가 배치되어 포토다이오드를 형성하고 있다.
플로팅노드의 역할을 할 도전성 정션영역(15)과 전원전압(VDD)과 접지전압(GND)이 각각 인가될 도전성 정션영역(16,17)이 배치되고, 전달트랜지스터의 게이트패턴(20,22)과 리셋트랜지스터의 게이트 패턴(19,22)이 배치된다. 또한 각 트랜지스터의 게이트패턴과 정션영역은 각각 금속배선(21)과 연결된다.
도2는 블루, 레드, 그린의 빛에 대해 전자-홀 페어의 실리콘기판의 깊에 대한 특성을 나타내는 그래프이다.
최근 고성능 시모스 이미지센서의 수요가 높아지면서 포토다이오드의 특성 향상에 대한 연구가 활발히 진행되고 있는데 특히, 입사한 빛에 의한 포톤(photon)에 의해 생성된 전자-홀 페어를 얼마나 효가적으로 사용하는가에 대해 많은 연구가 진행되고 있다. 도1에 도시한 바와 같이, 일반적이 시모스 이미지센서의 구조는 기판에 모든 픽셀이 공유되고 그 바이어스가 항상 접지(GND)로 고정되어 있어 포토다이오드의 디플리션 폭(depletion width)은 픽셀별로 컨트롤할 수 없고, 향상 일정하게 유지된다.
이런 경우 파장에 따라 흡수 및 투과되는 정도가 다른 실리콘의 특성때문에 레드, 그린, 블루 모두 같은 세기의 빛이라도 레드, 그린, 블루 각각의 픽셀에 대 해 광학적 제너레이트된 전자수가 달라져 플로팅노드(FD)의 전압변화폭이 다 달라지게 되고 이는 픽셀별로 센스시브티(sensitivity), 세츄레이션 레벨(saturation levell), 다이나믹 레인지(dynamic range)등이 다 달라지는 결과를 낳게 되어 실제 영상과는 다른 이미지를 얻게 된다.
도2에 도시된 바와 같이 실리콘에서 파장에 따라 빛의 흡수 및 투과되는 정도가 다름에 따라 생성되는 광학적 제너레이트된 캐래어의 양이 달라지는 것을 알수 있다.
따라서 지금처럼 하나의 기판에 레드, 블루, 그린 픽셀을 제조하고 빛을 입력받아 처리하게 되면 좋은 영상을 구현하기가 매우 힘들게 되는 것이다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 레드, 블루, 그린 각 픽셀에서 감지하는 빛의 특성에 맞게 동작을 제어할 수 있는 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.
본 발명은 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 기판; 소정영역의 상기 실리콘기판을 노출시키도록 상기 실리콘에피층과 절연층이 국부적으로 식각되어 형성된 아이솔레이션 트렌치; 상기 아이솔레이션 트렌치 내의 상기 실리콘기판에 형성된 제1플로팅노드용 정션을 포함한 복수의 트랜지스터; 상기 실리콘에피층에 형성된 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션; 및 상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하는 배선을 포함하는 시모스 이미지센서 및 그 제조 방법이 제공된다.
또한 본 발명은 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 기판; 상기 실리콘에피층을 제1영역 및 제2영역으로 분리하기 위해 상기 실리콘에피층과 절연층이 국부적으로 식각되어 형성된 아이솔레이션 트렌치; 상기 제1영역의 실리콘에피층에 형성된 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션; 상기 제2영역의 실리콘에피층에 형성된 제1플로팅노드용 정션을 포함한 복수의 트랜지스터; 및 상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하는 배선을 포함하는 시모스 이미지센서 및 그 제조 방법을 제공한다.
삭제
삭제
삭제
본 발명은 픽셀의 포토다이오드와 전달트랜지스터가 생성되는 영역을 SOI의 실리콘 에피층에 픽셀별로 격리시켜 구현하고, 나머지 픽셀 구성요소인 트랜지스터들과 로직부를 구성하는 트랜지스터들은 실리콘 기판에 만듦으로써, 주변의 다른 트랜지스터에 영향을 주지않고 레드, 블루, 그린 픽셀이 각각 독립적으로 포토다이오드의 디플리션 폭을 조절 가능하게 할 수 있는 시모스 이미지센서에 관한 발명이다. 이를 통해 픽셀 동작시 사용되는 전자수를 모든 픽셀에서 같게 되도록 픽셀별로 디플리션 폭을 다르게 조정해줌으로서 종래의 시모스 이미지센서 구조의 단점(레드, 블루, 그린 픽셀별로 센스티브티, 세츄레이션 레벨, 다이나믹 레인지등이 다 달라져서 실제 영상과는 다른 이미지를 얻게 되는 것)을 해결해 줄 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도3a 내지 도3h는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 제조방법을 나타내는 공정단면도이다.
도3a에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서의 제조방법은 SOI 기판에 형성하는 것이 특징이다. 기판은 하부기판(30)과, 버퍼층(31)과 실리콘에피층(32)이 적층된 상태이다.
도3b에 도시된 바와 같이, 버퍼층(31)과 실리콘에피층(32)를 선택적으로 제거하여 하부기판(30)을 노출시킨다.
이어서 도3c에 도시된 바와 같이, 리셋트랜지스터의 게이트 패턴(37,38)과, 플로팅노드역할을 할 제1 플로팅노드용 정션영역(34)과, 전원전압과 접지전압이 인가된 정션영역(35,36)을 형성한다. 여기서는 리셋트랜지스터만 도시하였으나 이 공정에서 포토다이오드와 전달트랜지스터이외의 다른 트랜지스터도 형성이 된다.
이어서 도3d에 도시된 바와 같이, 절연막(39)을 형성한다. 이 때 절연막을 매립시키고, 화학적기계적연마등을 이용해서 평탄화시킨다.
이어서 도3e에 도시된 바와 같이, 디플리션영역(40)을 형성하고, 앤형영역(41)과 피형영역(42)을 형성하여 포토다이오드를 완성시킨다.
이어서 포토다이오드의 일측면과 접하도록 전달트랜지스터의 게이트 패턴(45,46)을 형성하고, 제2 플로팅노드용 정션(44)을 형성한다. 여기서 정션영역(43)은 기판에 바이어스 전압을 인가하기 위한 정션영역이다.
이어서 도3f에 도시된 바와 같이, 기판의 전영역에 버퍼산화막(47)을 형성한다.
이어서 도3g에 도시된 바와 같이, 금속배선이 접속된 영역을 확보하기 위해 각 영역을 선택적으로 제거하여 홀(48a ~ 48g)을 형성한다.
이어서 도3h에 도시된 바와 같이, 홀(48a ~ 48g)에 도전성 물질을 매립시켜 각 배선(49a~ 49f)을 형성한다.
이상에서와 같이, 포토다이오드와 전달 트랜지스터를 SOI의 실리콘 의 실리콘에피층에 만들어 주고, 아이솔레이션 트랜치를 통해 각 픽셀의 포토다이오드를 분리시켜 주면, 각 픽셀의 포토다이오드의 실리콘 에피층 전압을 독립적으로 컨트롤 할 수 있으므로 P-N 정션 디플리션 폭을 픽셀별로 다르게 컨트롤 할 수 있게 된다.
따라서 광학적 제너레이트된 전자수가 달라지면서 생겼던 기존 픽셀의 단점을 디플리션 영역 조절을 통해 해결해 줄 수 있다.
시모스 이미지센서의 동작원리가 빛에 의해 생성된 전자를 P-N정션 디플레이션 영역의 필드를 통해 N 영역으로 끌어와서 사용하는 것이기 때문에 레드, 그린, 블루 픽셀 별로 빛에 의해 생성되는 전자수는 달라질 수 있지만 생성된 전자를 디플리션 영역의 필드 및 폭을 다르게 함으로서 픽셀동작을 위해 N영역으로 끌려오는 전자수를 같도록 해줄 수는 있기 때문이다.
이러한 기술을 바탕으로 레드, 그린, 블루 각각의 픽셀에 대해 픽셀 동작시 사용되는 전자수를 같게 해줄 수 있어 FD 노드 전압 변화폭을 같게 만들 수 있고, 이는 모든 픽셀에 대해 센스티브티, 세츄레이션 레벨, 다이나믹 레인지등을 같게 가져갈 수 있어 실제 영상과 최대한 같은 이미지를 얻을 수 있게 되는 것이다.
도4는 도3a 내지 도3h에 의해 제조된 시모스 이미지센서의 단면도이다.
도4에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서는 SOI웨이퍼를 이용하여 포토다이오드와 전달트랜지스터는 SOI의 실리콘 에피층에,나머지 픽셀에 배치되는 트랜지스터와 로직부에 배치되는 트랜지스터는 실리콘기판에 만드는 것이 핵심아이디어이고, 이를 통해 각각 독립된 픽셀 포토다이오드 확보가 가능하여, 각 픽셀별로 실리콘 에피 바이어스 전압을 다르게 줄 수 있다는 것이 본 발명의 가장 큰 장점이다.
도5a 내지 도5g는 본 발명의 바람직한 제2 실시예에 따른 시모스 이미지 센서의 제조방법을 나타내는 공정단면도이다.
도5a에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서의 제조방법은 SOI 기판에 형성하는 것이 특징이다. 기판은 하부기판(50)과, 버퍼층(51)과 실리콘에피층(52)이 적층된 상태이다.
도5b에 도시된 바와 같이, 버퍼층(51)과 실리콘에피층(52)를 선택적으로 제거함으로서 홀(53a,53b)을 형성하여 하부기판(50)을 노출시킨다.
이어서 도5c에 도시된 바와 같이, 홀에 절연층을 매립시시킨다.
이어서 도5d 도시된 바와 같이, 리셋트랜지스터의 게이트 패턴(59,60)과, 플로팅노드역할을 할 제1 플로팅노드용 정션영역(58)과, 디플리션영역(55)을 형성하고, 앤형영역(56)과 피형영역(57)을 형성하여 포토다이오드를 완성시킨다.
여기서 정션영역(61)은 기판에 바이어스 전압을 인가하기 위한 정션영역이다.
이어서 도5e에 도시된 바와 같이, 전원전압과 접지전압이 인가된 정션영역(63,64)과, 제2 플로팅노드용 정션영역(62)와 리셋트랜지스터의 게이트패턴(65,66)을 형성한다. 여기서는 리셋트랜지스터만 도시하였으나 이 공정에서 포토다이오드와 전달트랜지스터이외의 다른 트랜지스터도 형성이 된다.
이어서 도5f에 도시된 바와 같이, 기판의 전영역에 버퍼산화막(67)을 형성한다.
이어서 도5g에 도시된 바와 같이, 금속배선이 접속된 영역을 확보하기 위해 각 영역을 선택적으로 제거하고, 제거된 곳에 도전성 물질을 매립시켜 각 배선(68a~ 68f)을 형성한다.
도6은 도5a 내지 도5g에 의해 제조된 시모스 이미지센서의 단면도이다.
도6에 도시된 바와 같이 제2 실시예에 따른 시모스 이미지센서도 포토다이오드와 전달트랜지스터와 다른 트랜지스터를 분리하여 형성한, 다른 트랜지스터를 전달 트랜지스터와 같은 층에 형성하는 점이 제1 실시예와 다른 점이다.
또한 참고적으로 위에 제1 및 제2 실시예에서 포토다이오드를 형성할 때에 에피레이어로서 SiGe층을 사용하여 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 제조된 시모스 이미지센서는 파장에 따른 실리콘의 특성차이로 인한 이미지의 왜곡을 분리된 실리콘 에피층에 바이어스 전압의 컨트롤을 통해 보상해 줄 수 있어 이미지의 왜곡을 막을 수 있다.
분리된 실리콘 에피영역의 전압조절을 통해 기존의 포토다이오드 구조에 비해 P-N 정션 디플리션 폭 조절이 가능하므로 다이나믹 레인지를 넓힐 수 있다.
모든 픽셀에 대해서 플로팅노드 전압 변화폭을 같게 해줄 수 있으므로 외부 회로의 컨트롤이 간편해진다.
또한 포토다이오드가 분리된 영역에 배치되므로 누설 전류를 줄일 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 웨이퍼를 준비하는 단계;
    국부적으로 상기 실리콘에피층과 절연층을 식각하여 소정영역의 실리콘기판을 노출시키는 아이솔레이션 트렌치를 형성하는 단계;
    상기 실리콘기판에 제1플로팅노드용 정션을 포함한 복수의 트랜지스터를 형성하는 단계;
    상기 실리콘에피층에 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션을 형성하는 단계; 및
    상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하기 위한 배선을 형성하는 단계
    를 포함하는 시모스 이미지센서의 제조방법.
  11. 제 10 항에 있어서,
    상기 실리콘기판에 형성되는 상기 복수의 트랜지스터는,
    상기 전달트랜지스터를 제외한 픽셀의 구성요소의 트랜지스터들과, 픽셀 이외의 주변회로를 구성하는 트랜지스터들을 포함하는 시모스 이미지센서의 제조방법.
  12. 제 10 항에 있어서,
    상기 실리콘에피층에 형성된 포토다이오드는 상기 아이솔레이션 트렌치에 의해 픽셀별로 분리되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  13. 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 웨이퍼를 준비하는 단계;
    국부적으로 상기 실리콘에피층과 절연층을 식각하여 상기 실리콘에피층을 제1영역 및 제2영역으로 분리하는 아이솔레이션 트렌치를 형성하는 단계;
    상기 제1영역의 실리콘에피층에 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션을 형성하는 단계;
    상기 제2영역의 실리콘에피층에 제1플로팅노드용 정션을 포함한 복수의 트랜지스터를 형성하는 단계; 및
    상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하기 위한 배선을 형성하는 단계
    를 포함하는 시모스 이미지센서의 제조방법.
  14. 제 13 항에 있어서,
    상기 제2영역의 실리콘에피층에 형성되는 상기 복수의 트랜지스터는,
    상기 전달트랜지스터를 제외한 픽셀의 구성요소의 트랜지스터들과, 픽셀 이외의 주변회로를 구성하는 트랜지스터들을 포함하는 시모스 이미지센서의 제조방법.
  15. 제 13 항에 있어서,
    상기 제1영역의 실리콘에피층에 형성된 포토다이오드는 상기 아이솔레이션 트렌치에 의해 픽셀별로 분리되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  16. 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 기판;
    소정영역의 상기 실리콘기판을 노출시키도록 상기 실리콘에피층과 절연층이 국부적으로 식각되어 형성된 아이솔레이션 트렌치;
    상기 아이솔레이션 트렌치 내의 상기 실리콘기판에 형성된 제1플로팅노드용 정션을 포함한 복수의 트랜지스터;
    상기 실리콘에피층에 형성된 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션; 및
    상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하는 배선
    을 포함하는 시모스 이미지센서.
  17. 제 16 항에 있어서,
    상기 실리콘에피층에 형성된 포토다이오드는 상기 아이솔레이션 트렌치에 의해 픽셀별로 분리되는 것을 특징으로 하는 시모스 이미지센서.
  18. 실리콘기판, 버퍼절연층 및 실리콘에피층이 적층된 SOI 기판;
    상기 실리콘에피층을 제1영역 및 제2영역으로 분리하기 위해 상기 실리콘에피층과 절연층이 국부적으로 식각되어 형성된 아이솔레이션 트렌치;
    상기 제1영역의 실리콘에피층에 형성된 포토다이오드, 전달트랜지스터의 게이트 및 제2플로팅노드용 정션;
    상기 제2영역의 실리콘에피층에 형성된 제1플로팅노드용 정션을 포함한 복수의 트랜지스터;
    상기 제1플로팅노드용 정션과 상기 제2플로팅노드용 정션을 연결하는 배선
    을 포함하는 시모스 이미지센서.
  19. 제 18 항에 있어서,
    상기 제1영역의 실리콘에피층에 형성된 포토다이오드는 상기 아이솔레이션 트렌치에 의해 픽셀별로 분리되는 것을 특징으로 하는 시모스 이미지센서.
KR1020050090873A 2005-09-28 2005-09-28 시모스 이미지센서 및 그 제조방법 KR100724264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090873A KR100724264B1 (ko) 2005-09-28 2005-09-28 시모스 이미지센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090873A KR100724264B1 (ko) 2005-09-28 2005-09-28 시모스 이미지센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070035908A KR20070035908A (ko) 2007-04-02
KR100724264B1 true KR100724264B1 (ko) 2007-05-31

Family

ID=38158347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090873A KR100724264B1 (ko) 2005-09-28 2005-09-28 시모스 이미지센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100724264B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109144A (ko) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 회로-내장 감광 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109144A (ko) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 회로-내장 감광 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chen Xu, Weiquan Zhang, "A Low Voltage Hybrid Bulk/SOI CMOS Active Pixel Image Sensor", IEEE Electron Device Letters, 22권, 5호, 248-250호

Also Published As

Publication number Publication date
KR20070035908A (ko) 2007-04-02

Similar Documents

Publication Publication Date Title
US20210335871A1 (en) Apparatus for Reducing Optical Cross-Talk in Image Sensors
US6359323B1 (en) Color image sensor and method for fabricating the same
US8658956B2 (en) Trench transfer gate for increased pixel fill factor
US8183516B2 (en) Layouts for the monolithic integration of CMOS and deposited photonic active layers
US20090050997A1 (en) Solid-state image capturing device, manufacturing method for the solid-state image capturing device, and electronic information device
WO2015174296A1 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2006210919A (ja) 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法
US20100148230A1 (en) Trench isolation regions in image sensors
JP3727639B2 (ja) 固体撮像装置
KR100685892B1 (ko) 씨모스 이미지 센서 및 그 제조방법
CN104347658B (zh) 成像装置、电子设备以及制造成像装置的方法
US20160099279A1 (en) Image sensor with deep well structure and fabrication method thereof
KR20070071040A (ko) 씨모스 이미지 센서 및 이의 제조 방법
WO2016009835A1 (ja) 半導体装置および電子機器
KR100724264B1 (ko) 시모스 이미지센서 및 그 제조방법
KR20090098230A (ko) 누설전류를 감소시킨 시모스 이미지 센서
US20230299117A1 (en) Semiconductor image-sensing structure and method for forming the same
US20230207583A1 (en) Image sensor
KR20110064097A (ko) 이미지 센서 및 그 제조방법
KR20060077076A (ko) 시모스 이미지센서 및 그의 제조방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
KR100736524B1 (ko) 이미지센서
KR100797363B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20100076413A (ko) 이미지센서의 단위픽셀 및 그 제조방법
KR20100079384A (ko) 이미지센서의 단위픽셀 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee