CN109585358B - 一种形成浅沟槽隔离的方法 - Google Patents

一种形成浅沟槽隔离的方法 Download PDF

Info

Publication number
CN109585358B
CN109585358B CN201811312576.6A CN201811312576A CN109585358B CN 109585358 B CN109585358 B CN 109585358B CN 201811312576 A CN201811312576 A CN 201811312576A CN 109585358 B CN109585358 B CN 109585358B
Authority
CN
China
Prior art keywords
substrate
etching
shallow trench
trench isolation
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811312576.6A
Other languages
English (en)
Other versions
CN109585358A (zh
Inventor
曾绍海
左青云
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201811312576.6A priority Critical patent/CN109585358B/zh
Publication of CN109585358A publication Critical patent/CN109585358A/zh
Application granted granted Critical
Publication of CN109585358B publication Critical patent/CN109585358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种形成浅沟槽隔离的方法，包括如下步骤：S01：在衬底上形成垂直于衬底的鳍结构；S02：以四氯化硅和氧气为刻蚀气体，对相邻鳍结构之间的衬底进行刻蚀，得到从衬底上方到下方逐渐变窄的浅沟槽隔离以及覆盖在所述鳍结构侧壁和上表面的氧化硅层；S03：去除上述的氧化硅层，形成位于鳍结构之间的浅沟槽隔离。本发明提供的一种形成浅沟槽隔离的方法，采用不同的刻蚀方式形成鳍结构和浅沟槽隔离，从而同时满足鳍结构以及浅沟槽隔离与衬底表面的不同夹角需求。

Description

一种形成浅沟槽隔离的方法
技术领域
本发明属于集成电路工艺领域，具体涉及一种形成浅沟槽隔离的方法。
背景技术
随着半导体技术的不断发展，传统的平面器件已难以满足人们对高性能器件的需求。鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)是一种立体型器件，包括在衬底上垂直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电口，同时也可以大幅缩短晶体管的闸长。
请参阅图1，图1是现有的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管结构包括：位于底层的半导体衬底10，在所述半导体衬底10上形成有凸起的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀得到的；介质层11覆盖在所述半导体10的表面以及鳍部14的侧壁的一部分；栅极结构12横跨在所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。更多关于鳍式场效应晶体管的介绍请参考公开号为“US7868380B2”的美国专利。
现有鳍式场效应晶体管中浅沟槽隔离的形成方法，通常是鳍式场效应晶体管的鳍结构和浅沟槽隔离采用同一个掩模版形成，然后用同一步骤刻蚀工艺完成。但是，鳍结构的形貌和浅沟槽隔离的形貌要求是不一样的，鳍结构的形貌要求侧边墙角度在89°以上，这是出于对器件性能的考虑(降低DIBL效应)；而浅沟槽隔离的形貌要求侧边墙角度在87°,这是出于对浅沟槽隔离填充能力的考虑。当前技术很难兼顾鳍结构和浅沟槽隔离的所需角度，形貌很难控制。所以，急需找到一种新的控制鳍式场效应晶体管中浅沟槽隔离形貌的形成方法，以消除现有技术存在的不足。
发明内容
本发明的目的是提供一种形成浅沟槽隔离的方法，采用不同的刻蚀方式形成鳍结构和浅沟槽隔离，从而同时满足鳍结构以及浅沟槽隔离与衬底表面的不同夹角需求。
为了实现上述目的，本发明采用如下技术方案：一种形成浅沟槽隔离的方法，包括如下步骤：
S01：在衬底上形成垂直于衬底的鳍结构；
S02：以四氯化硅和氧气为刻蚀气体，对相邻鳍结构之间的衬底进行刻蚀，得到从衬底上方到下方逐渐变窄的浅沟槽隔离以及覆盖在所述鳍结构侧壁和上表面的氧化硅层；
S03：去除上述的氧化硅层，形成位于鳍结构之间的浅沟槽隔离。
进一步地，所述步骤S01中形成鳍结构的具体步骤包括：
S011：在衬底上形成硬掩模层；
S012：对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成贯穿所述硬掩膜层的沟槽；
S013：在上述沟槽中形成位于所述硬掩膜层侧壁上的侧墙；
S014：以所述侧壁为掩膜，对衬底进行刻蚀，形成垂直于衬底的鳍结构。
进一步地，所述鳍结构的侧壁与衬底表面之间的夹角大于89°。
进一步地，所述硬掩膜层为双层结构，由上往下依次为不定形碳层以及多晶硅层。
进一步地，所述多晶硅层的厚度为
Figure BDA0001855391040000021
至
Figure BDA0001855391040000022
所述不定形碳层201的厚度为
Figure BDA0001855391040000023
至
Figure BDA0001855391040000024
进一步地，所述步骤S012中对所述硬掩膜层进行干法刻蚀，刻蚀气体包括氯气和氧气。
进一步地，所述步骤S02中刻蚀衬底的气压为150至300mTorr，刻蚀功率为260W至550W。
进一步地，所述浅沟槽隔离侧壁与衬底表面之间的夹角为87°。
进一步地，所述步骤S03中采用湿法刻蚀去除氧化硅层。
进一步地，所述湿法刻蚀的液体中包括热磷酸或氢氟酸。
本发明的有益效果为：本发明提供的一种形成浅沟槽隔离的方法，首先利用常规刻蚀工艺气体刻出鳍结构，使鳍结构侧边角度大于89°，从而尽可能的使鳍部保持垂直；然后利用SiCl4和O2作为刻蚀气体，继续刻蚀出浅沟槽隔离，在刻蚀的过程中，保持一定的压力，使得SiCl4和O2的化学反应，在鳍结构的侧壁以及上表面形成氧化硅层，利用生成的氧化硅层来实现对鳍结构的钝化和保护，以保证原来刻蚀垂直于衬底的鳍结构形貌不被改变，而浅沟槽隔离的刻蚀侧边角度保持在87°；最后采用湿法清洗，去除氧化硅层，最终达到控制鳍式场效应晶体管中浅沟槽隔离形貌的目的。同时本发明的工艺可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
附图说明
附图1为现有技术中鳍式场效应晶体管的立体结构示意图。
附图2为本发明一种形成浅沟槽隔离的方法流程图。
附图3为本发明中衬底上形成硬掩膜层之后的结构示意图。
附图4为本发明中硬掩膜层中形成沟槽之后的结构示意图。
附图5为本发明中硬掩膜层形成侧壁之后的结构示意图。
附图6为本发明中衬底上形成鳍结构之后的结构示意图。
附图7为本发明中刻蚀形成浅沟槽隔离过程中的结构示意图。
附图8为本发明中形成浅沟槽隔离的最终结构示意图。
100衬底，200硬掩膜层，201不定形碳层201，202多晶硅层，300沟槽，400侧墙，500鳍结构，600浅沟槽隔离，700氧化硅层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
请参阅附图2-8，本发明提供的一种形成浅沟槽隔离的方法，包括如下步骤：
S01：在衬底上形成垂直于衬底的鳍结构。
其中，形成鳍结构的方法可以为现有技术中的方法，优选为：
S011：如附图3所示，在衬底100上形成硬掩模层200。硬掩膜层200可以为现有的硬掩膜材质，例如氮化硅或氧化硅。本实施例中，为实现良好的转移效果，硬掩膜层200优选为双层结构或多层结构，双层结构由上往下依次包括不定形碳层201以及多晶硅层202；其中，多晶硅层202的厚度为
Figure BDA0001855391040000031
不定形碳层201的厚度为
Figure BDA0001855391040000032
半导体衬底100可以是单晶硅、多晶硅或非晶硅；半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物；半导体衬底100还可以具有外延层或绝缘体上的硅衬底(SOI衬底)；半导体衬底100还可以是其它半导体材料，在此不再一一赘述。
S012：如附图4所示，对硬掩膜层进行刻蚀，在硬掩膜层中形成贯穿硬掩膜层的沟槽300。此步骤中刻蚀的工艺可以采用现有技术中的刻蚀工艺。
S013：如附图5所示，在上述沟槽中形述硬掩膜层的侧墙400。优选地，侧墙400通过化学气相沉积形成均等厚度的一层，之后通过回蚀形成，侧墙400的材质可优选为氮化硅或者二氧化硅，侧墙400的厚度优选为
Figure BDA0001855391040000041
S014：如附图6所示，以侧墙400为掩膜，对衬底100进行刻蚀，形成垂直于衬底的鳍结构500。本步骤的刻蚀为干法刻蚀，刻蚀气体可以包括氯气和氧气，得到垂直于衬底的鳍结构500，鳍结构500的侧壁与半导体衬底100平面所成角度大于89°。
S02：如附图7所示，以四氯化硅和氧气为刻蚀气体，对相邻鳍结构之间的衬底进行刻蚀，得到从衬底上方到下方逐渐变窄的浅沟槽隔离以及覆盖在鳍结构侧壁和上表面的氧化硅层。
本步骤的刻蚀为干法刻蚀，刻蚀气体例如可以为四氯化硅和氧气，得到逐渐变窄的浅沟槽隔离600，浅沟槽隔离600的侧壁与半导体衬底100平面所成角度大于87°，该角度的设置有利于后续填充物填充至浅沟槽隔离600内。本步骤中利用SiCl4和O2作为刻蚀气体，继续刻蚀衬底形成浅沟槽隔离时，保持在偏压和高压之下，具体刻蚀气压保持在150到300mTorr之间；刻蚀功率为260W到550W之间，在此刻蚀功率以及压力下，SiCl4和O2反应生成氧化硅层，该氧化硅层覆盖在鳍结构之上，实现对鳍结构的钝化和保护，以保证原来刻蚀垂直于衬底的鳍结构形貌不被改变，而浅沟槽隔离600的刻蚀侧边与衬底表面的角度为87°。
S03：如附图8所示，去除上述的氧化硅层，形成位于鳍结构之间的浅沟槽隔离600。本步骤的刻蚀为湿法刻蚀，去除氧化硅可以采用热磷酸或者氢氟酸作为湿法刻蚀药液。
本发明提供的一种形成浅沟槽隔离的方法，首先利用常规刻蚀工艺气体刻出鳍结构，使鳍结构侧边角度大于89°，从而尽可能的使鳍部保持垂直；然后利用SiCl4和O2作为刻蚀气体，继续刻蚀出浅沟槽隔离，在刻蚀的过程中，保持一定的压力，使得SiCl4和O2的化学反应，在鳍结构的侧壁以及上表面形成氧化硅层，利用生成的氧化硅层来实现对鳍结构的钝化和保护，以保证原来刻蚀垂直于衬底的鳍结构形貌不被改变，而浅沟槽隔离的刻蚀侧边角度保持在87°；最后采用湿法清洗，去除氧化硅层，最终达到控制鳍式场效应晶体管中浅沟槽隔离形貌的目的。同时本发明的工艺可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (9)

1.一种形成浅沟槽隔离的方法，其特征在于，包括如下步骤：
S01：在衬底上形成垂直于衬底的鳍结构；
S02：以四氯化硅和氧气为刻蚀气体，对相邻鳍结构之间的衬底进行刻蚀，得到从衬底上方到下方逐渐变窄的浅沟槽隔离以及覆盖在所述鳍结构侧壁和上表面的氧化硅层；其中，刻蚀衬底的气压为150至300mTorr，刻蚀功率为260W至550W，在此刻蚀功率以及压力下，四氯化硅和氧气反应生成氧化硅层，该氧化硅层覆盖在鳍结构之上，实现对鳍结构的钝化和保护；
S03：去除上述的氧化硅层，形成位于鳍结构之间的浅沟槽隔离。
2.根据权利要求1所述的一种形成浅沟槽隔离的方法，其特征在于，所述步骤S01中形成鳍结构的具体步骤包括：
S011：在衬底上形成硬掩膜层；
S012：对所述硬掩膜层进行刻蚀，在所述硬掩膜层中形成贯穿硬掩膜层的沟槽；
S013：在上述沟槽中形成位于所述硬掩膜层侧壁上的侧墙；
S014：以所述侧墙为掩膜，对衬底进行刻蚀，形成垂直于衬底的鳍结构。
3.根据权利要求2所述的一种形成浅沟槽隔离的方法，其特征在于，所述鳍结构的侧壁与衬底表面之间的夹角大于89°。
4.根据权利要求2所述的一种形成浅沟槽隔离的方法，其特征在于，所述硬掩膜层为双层结构，由上往下依次为不定形碳层以及多晶硅层。
5.根据权利要求4所述的一种形成浅沟槽隔离的方法，其特征在于，所述多晶硅层的厚度为
Figure FDA0002651759390000011
至
Figure FDA0002651759390000012
所述不定形碳层的厚度为
Figure FDA0002651759390000014
至
Figure FDA0002651759390000013
6.根据权利要求2所述的一种形成浅沟槽隔离的方法，其特征在于，所述步骤S012中对所述硬掩膜层进行干法刻蚀，刻蚀气体包括氯气和氧气。
7.根据权利要求1所述的一种形成浅沟槽隔离的方法，其特征在于，所述浅沟槽隔离侧壁与衬底表面之间的夹角为87°。
8.根据权利要求1所述的一种形成浅沟槽隔离的方法，其特征在于，所述步骤S03中采用湿法刻蚀去除氧化硅层。
9.根据权利要求8所述的一种形成浅沟槽隔离的方法，其特征在于，所述湿法刻蚀的液体中包括热磷酸或氢氟酸。
CN201811312576.6A 2018-11-06 2018-11-06 一种形成浅沟槽隔离的方法 Active CN109585358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811312576.6A CN109585358B (zh) 2018-11-06 2018-11-06 一种形成浅沟槽隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811312576.6A CN109585358B (zh) 2018-11-06 2018-11-06 一种形成浅沟槽隔离的方法

Publications (2)

Publication Number Publication Date
CN109585358A CN109585358A (zh) 2019-04-05
CN109585358B true CN109585358B (zh) 2020-11-06

Family

ID=65921612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811312576.6A Active CN109585358B (zh) 2018-11-06 2018-11-06 一种形成浅沟槽隔离的方法

Country Status (1)

Country Link
CN (1) CN109585358B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034868A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体装置及场效应晶体管
CN106206715A (zh) * 2015-02-17 2016-12-07 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034868A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体装置及场效应晶体管
CN106206715A (zh) * 2015-02-17 2016-12-07 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN109585358A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US11380589B2 (en) Selective removal of semiconductor fins
US9018084B2 (en) Tapered fin field effect transistor
US20110068405A1 (en) Fin field effect transistor
US20150041948A1 (en) Semiconductor device including sti structure and method for forming the same
CN103794490A (zh) 自对准双图形的形成方法
CN102087965B (zh) 形成栅极结构侧墙的方法
TW202236598A (zh) 半導體結構
CN108321090A (zh) 半导体器件及其形成方法
CN104332410B (zh) 一种鳍式场效应晶体管的制造方法
CN104425264B (zh) 半导体结构的形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN109585358B (zh) 一种形成浅沟槽隔离的方法
CN103531476B (zh) 半导体器件制造方法
CN113675143B (zh) 埋入式字线结构制备方法
CN111952357B (zh) 半导体器件及其形成方法
CN109148294B (zh) 半导体结构及其形成方法
CN102074467B (zh) 形成栅极结构侧墙的方法
CN107591399A (zh) 半导体结构及其形成方法
CN105161414B (zh) 栅极硬掩模层的去除方法
CN113707553A (zh) 沟槽顶角的圆化方法及半导体结构
US6835640B2 (en) Method of forming a novel composite insulator spacer
KR100844930B1 (ko) 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
CN111863963A (zh) 半导体器件及其形成方法
WO2023035508A1 (zh) 鳍式半导体器件及其制备方法
CN108962971A (zh) 一种半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant