-
Gebiet der vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Offenbarung die Herstellung
integrierter Schaltungen und betrifft insbesondere Techniken zur
Herstellung von Transistoren mit einem verformten Kanalgebiet unter
Anwendung eines eingebetteten verformungsinduzierenden Halbleitermaterials,
um die Ladungsträgerbeweglichkeit
in dem Kanalgebiet eines MOS-Transistors
zu verbessern.
-
Beschreibung des Stands der
Technik
-
Die
Herstellung integrierter Schaltungen erfordert das Ausbilden einer
großen
Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einer
spezifizierten Schaltungsanordnung. Es werden aktuell eine Vielzahl
von Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren,
Speicherchips, und dergleichen, die CMOS-Technologie aktuell die
vielversprechendste Lösung
auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit
und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der
Herstellung komplexer integrierter Schaltungen unter Anwendung der
CMOS-Technologie werden Millionen Transistoren, die das wesentliche
Schaltungselement repräsentieren,
d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat
hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein
MOS-Transistor umfasst,
unabhängig
davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet
wird, sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Drain- und Sourcegebiete mit einem invers dotierten Kanalgebiet
gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet
angeordnet ist. Die Leitfähigkeit
des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird
durch eine Gateelektrode gesteuert, die über dem Kanalgebiet angeordnet
und davon durch eine dünne
isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim
Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten
Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration,
der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch
als Kanallänge
bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit,
rasch einen leitenden Kanal unter der isolierenden Schicht beim
Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die
Gesamtleitfähigkeit
des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren.
Somit wird die Reduzierung der Kanallänge – und damit verknüpft die
Verringerung des Kanalwiderstands – zu einem wesentlichen Entwurfskriterium,
um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu
erreichen.
-
Die
ständige
Verringerung der Transistorabmessungen bringt jedoch eine Reihe
damit verknüpfter
Probleme mit sich, die es zu lösen
gilt, um nicht in unerwünschter
Weise die Vorteile aufzuheben, die durch das ständige Verringern der Kanallänge von MOS-Transistoren
erreicht werden. Ein wesentliches Problem in dieser Hinsicht ist
das Entwickeln moderner Photolithographie- und Ätzstrategien, um in zuverlässiger und
reproduzierbarer Weise Schaltungselemente mit kritischen Abmessungen,
etwa die Gateelektrode der Transistoren, für jede neue Bauteilgeneration
zu schaffen. Des weiteren sind sehr anspruchsvolle Dotierstoffprofile
in vertikaler und auch in lateraler Richtung in den Drain- und Sourcegebieten
erforderlich, um damit für
den geringen Schichtwiderstand und Kontaktwiderstand in Verbindung
mit einer gewünschten
Kanalsteuerbarkeit zu sorgen. Ferner stellt auch die vertikale Position
der pn-Übergänge in Bezug
auf die Gateisolationsschicht ein wichtiges Entwurfskriterium im
Hinblick auf die Steuerung der Leckströme dar.
-
Da
die ständige
Größenreduzierung
der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, das Anpassen
und möglicherweise
das Neuentwickeln sehr komplexer Prozesstechniken erfordert, die
die zuvor genannten und viele andere Prozessschritte betreffen,
wurde auch vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente
zu erhöhen,
indem die Ladungsträgerbeweglichkeit
in dem Kanalgebiet für
eine vorgegebene Kanallänge gesteigert
wird, wodurch die Möglichkeit
geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar
ist mit dem Fortschreiten zu einem zukünftigen Technologiestandard,
wobei viele der zuvor genannten Prozessanpassungen, die mit der
Bauteilgrößenreduzierung
verknüpft
sind, vermieden oder zumindest zeitlich verschoben werden. Ein effizienter
Mechanismus zum Erhöhen
der Ladungsträgerbeweglichkeit
ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem
beispielsweise eine Zugverspannung oder Druckverspannung in der Nähe des Kanalgebiets
erzeugt wird, um damit eine entspre chende Verformung in dem Kanalgebiet
hervorzurufen, die zu einer modifizierten Beweglichkeit für Elektronen
bzw. Löcher
führt.
Beispielsweise steigert das Erzeugen einer Zugverformung in dem
Kanalgebiet einer Siliziumschicht mit einer standardmäßigen Kristallkonfiguration,
d. h., einer (100) Oberflächenorientierung,
wobei die Kanallängenrichtung entlang
der <110> Richtung angeordnet
ist, die Beweglichkeit von Elektronen, wobei abhängig von der Größe und der
Richtung der Zugverformung ein Zuwachs der Beweglichkeit von 50%
oder mehr erreicht werden kann, was sich wiederum direkt in einer
entsprechenden Zunahme der Leitfähigkeit
ausdrückt. Andererseits
kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit von
Löchern
erhöhen, wodurch
die Möglichkeit
geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Die
Einführung
einer Verspannungs- bzw. Verformungsverfahrenstechnik in den Herstellungsablauf für integrierte
Schaltungen ist ein äußerst vielversprechender
Ansatz für
künftige
Bauteilgenerationen, da beispielsweise ein verformtes Silizium als eine „neue Art" eines Halbleitermaterials
betrachtet werden kann, das die Herstellung schneller leistungsfähiger Halbleiterbauelemente
ermöglicht,
ohne dass teuere Halbleitermaterialien erforderlich sind, wobei
viele der gut etablierten Fertigungsverfahren weiterhin eingesetzt
werden können.
-
Es
wurde daher vorgeschlagen, beispielsweise eine Silizium/Germaniumschicht
oder eine Silizium/Kohlenstoff-Schicht in oder unter dem Kanalgebiet
auf der Grundlage epitaktischer Wachstumsverfahren einzubauen, um
damit eine Zugverspannung oder Druckverspannung zu erzeugen, die
zu einer entsprechenden Verformung führt. Das Transistorleistungsverhalten
kann durch den Einbau von verspannungserzeugenden Schichten in und
oder unter dem Kanalgebiet deutlich verbessert werden, und daher
wurden große
Anstrengungen unternommen, um die Sequenz für die Herstellung entsprechender Verspannungsschichten
in die konventionelle und gut erprobte MOS-Technik zu integrieren.
Beispielsweise wurden die erforderlichen zusätzlichen epitaktischen Wachstumstechniken
entwickelt und in den Prozessablauf eingebunden, um damit die germaniumenthaltenden
oder kohlenstoffenthaltenden Verspannungsschichten an geeigneten
Positionen in oder unter dem Kanalgebiet zu bilden.
-
In
anderen Lösungsmöglichkeiten
wird eine externe Verspannung, die beispielsweise durch darüber liegende
Schichten, Abstandselemente und dergleichen hervorgerufen wird,
angewendet in dem Versuch, eine gewünschte Verformung in dem Kanalgebiet
hervorzurufen. Jedoch kann der Prozess des Erzeugens der Verformung
in dem Kanalgebiet durch Aus üben
einer spezifizierten externen Verspannung eine ineffiziente Umwandlung
der externen Verspannung in eine Verformung in dem Kanalgebiet beinhalten.
Obwohl daher Vorteile im Hinblick auf die Prozesskomplexität gegenüber dem
zuvor erläuterten Lösungsansatz
bestehen, in welchem zusätzliche Verspannungsschichten
innerhalb des Kanalgebiets erforderlich sind, kann die Effizienz
des Verspannungsübertragungsmechanismus
von den Prozess- und Bauteileigenheiten abhängen und kann zu einem geringeren
Leistungszuwachs für
zumindest eine Art an Transistoren führen.
-
In
einer weiteren Vorgehensweise wird die Löcherbeweglichkeit in PMOS-Transistoren
verbessert, indem eine verformte Silizium/Germanium-Schicht in den
Drain- und Sourcegebieten der Transistoren gebildet wird, wobei
die kompressiv verformten Drain- und Sourcegebiete für die obigen Standardkristallbedingungen
eine uniaxiale Verformung in dem benachbarten Siliziumkanalgebiet
hervorrufen. Dazu werden die Drain- und Sourcegebiete der PMOS-Transistoren
selektiv vertieft bzw. abgesenkt, während die NMOS-Transistoren
maskiert sind, und nachfolgend wird die Silizium/Germanium-Schicht
selektiv in dem PMOS-Transistor durch epitaktisches Aufwachsen gebildet.
Diese Technik bietet deutliche Vorteile im Hinblick auf Leistungssteigerungen
der PMOS-Transistoren und somit für das gesamte CMOS-Bautelement.
Jedoch kann der NMOS-Transistor eine geringere Leistungssteigerung
aufweisen, wenn eine ähnliche
Technik beispielsweise auf der Grundlage einer Silizium/Kohlenstofflegierung
angewendet wird auf Grund der geringeren Effizienz von gegenwärtig verfügbaren selektiven
epitaktischen Wachstumstechniken für eine Silizium/Kohlenstofflegierung.
-
Somit
hat sich die Verformungstechnologie mittels eingebetteter Halbleitermaterialien,
insbesondere mittels Silizium/Germanium, das als verformtes oder
entspanntes Schichtmaterial in Abhängigkeit von der gewünschten
Wirkung vorgesehen wird, als ein leistungsfähiges Mittel erwiesen, um das
Leistungsverhalten von modernen siliziumbasierten Transistoren zu
verbessern. In Bezug auf Silizium/Germanium-Material, das in den
Drain- und Sourcegebieten eingebettet ist, stellt sich jedoch heraus,
dass der Grad an Verformung, der in den jeweiligen Kanalgebieten
hervorgerufen wird, von dem Betrag der Gitterfehlanpassung zwischen
dem Basissilizium und der eingebetteten Halbleiterverbindung abhängt. Für Silizium/Germanium
ist eine maximale Konzentration von Germanium für aktuell etablierte selektive
epitaktische Wachstumstechniken auf ungefähr 25% begrenzt, da ansonsten
eine Ge-Ansammlung auftreten kann, die wiederum zu einer nicht erwünschten
Verspannungs aufhebung in dem entsprechenden eingebetteten Halbleiterverbindungsmaterial
führen
kann, wodurch auch die Verformung in dem jeweiligen Kanalgebiet
verringert wird. Ferner können
die selektiven epitaktischen Wachstumsverfahren zur Herstellung
verformter Silizium/Germanium-Materialien in den Drain- und Sourcegebieten
von p-Kanaltransistoren zu einer Asymmetrie im Hinblick auf die
Leistungssteigerung von p-Kanaltransistoren und n-Kanaltransistoren
führen.
-
Angesichts
der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung
Techniken zur Steigerung des Transistorleistungsverhaltens, wobei eines
oder mehrere der oben erkannten Probleme im Wesentlichen vermieden
oder zumindest deren Auswirkungen reduziert werden.
-
Überblick über die Erfindung
-
Im
Allgemeinen betrifft der hierin offenbarte Gegenstand Verfahren
und Halbleiterbauelemente, in denen der verformungsinduzierende
Mechanismus verbessert werden kann, ohne dass in unerwünschter
Weise zur Prozesskomplexität
beibehalten wird und wobei auch ein hohes Maß an Kompatibilität mit konventionellen
CMOS-Strategien beibehalten wird, indem lokal ein verformungsinduzierendes
Halbleitermaterial unter dem jeweiligen Kanalgebiet auf der Grundlage
eines Implantationsprozesses gebildet wird. Unter Anwendung eines
entsprechenden Implantationsprozesses kann eine geeignete Sorte
mit der gleichen Wertigkeit und einem unterschiedlichen kovalenten
Radius im Vergleich zu dem betrachteten Halbleiterbasismaterial
in einer sehr lokalisierten Weise während eines geeigneten Prozessstadiums
eingeführt
werden, beispielsweise vor der Herstellung entsprechender Gateelektroden,
wodurch ein hohes Maß an
Flexibilität
bei der Auswahl einer geeigneten Halbleitersorte und auch im Hinblick
auf die lokale Beschränkung
des jeweiligen verformungsinduzierenden Gebiets erreicht wird, indem der
Implantationsprozess auf der Grundlage einer geeigneten gestalteten
Maske, etwa einer Lackmaske, ausgeführt wird. Folglich kann das
verformungsinduzierende Gebiet in einer frühen Fertigungsphase hergestellt
werden, ohne dass im Wesentlichen weitere Prozesssequenzen negativ
beeinflusst werden, wodurch die Möglichkeit geschaffen wird,
gut etablierte Prozesstechniken für das Herstellen modernster
Transistorelemente einzusetzen, wobei zusätzliche verformungsinduzierende
Mechanismen vorgesehen werden können.
Z. B. können
die Techniken zum lokalen Bereitstellen eines verformungsinduzierenden
Halbleitermaterials auf der Grundlage eines Implantationspro zesses
vorteilhaft mit verformungsinduzierenden Strategien kombiniert werden,
in denen eingebettete Halbleiterlegierungen, etwa Silizium/Germanium,
Silizium/Kohlenstoff verwendet werden, die in einer lokalen Weise
in den Drain- und Sourcegebieten der Transistorelemente gebildet
werden. In anderen Aspekten können
die hierin offenbarten Techniken als einzige verformungsinduzierende Quelle
angewendet werden oder können
mit „externen" verformungsinduzierenden
Quellen kombiniert werden, etwa verspannten dielektrischen Schichten, die über den
Transistorelementen ausgebildet sind, wodurch eine geringe Prozesskomplexität im Vergleich
zu den selektiven epitaktischen Wachstumstechniken ermöglicht wird,
die für
gewöhnlich
zur Herstellung eingebetteter verformter Halbleitermaterialien in
den Drain- und Sourcegebieten bei Transistoren verwendet werden,
wie dies zuvor beschrieben ist. In anderen anschaulichen Ausführungsformen wird
das Leistungsverhalten von n-Kanaltransistoren selektiv auf der
Grundlage einer Implantationssorte verbessert, die einen größeren kovalenten
Radius im Vergleich zu Silizium aufweist, wodurch eine effiziente
Technik zum Ausgleichen der Asymmetrie im Leistungszuwachs bereitgestellt
wird, wobei diese Asymmetrie für „transistorinterne" verformungsinduzierende
Mechanismus zwischen p-Kanaltransistoren und n-Kanaltransistoren
existieren kann.
-
Ein
hierin offenbartes anschauliches Verfahren umfasst das Bilden einer
Implantationsmaske über
einer siliziumbasierten Schicht, wobei die Implantationsmaske einen
Bereich der siliziumbasierten Schicht benachbart zu einem Kanalgebiet
eines Transistors, der in und über
siliziumbasierten Schicht zu bilden ist, abdeckt. Das anschauliche
Verfahren umfasst ferner das Implantieren einer ersten Ionensorte
in die siliziumbasierte Schicht bis zu einer spezifizierten ersten
Tiefe, während
eine reduzierte Konzentration der ersten Ionensorte oder diese gar
nicht an einem Oberflächenbereich
der siliziumbasierten Schicht beibehalten wird. Die erste Ionensorte
besitzt die gleiche Wertigkeit und einen unterschiedlichen kovalenten
Radius im Vergleich zu Silizium. Des weiteren wird ein Ausheizprozess
ausgeführt,
um die siliziumbasierte Schicht nach dem Implantieren der ersten
Ionensorte zu rekristallisieren, um ein verformtes siliziumbasiertes
Material in der Nähe
des Oberflächenbereichs
zu bilden. Schließlich
umfasst das anschauliche Verfahren das Bilden einer Gateelektrodenstruktur über der
siliziumbasierten Schicht, um das Kanalgebiet zu definieren, das
ein verformtes siliziumbasiertes Material enthält.
-
Ein
weiteres hierin offenbartes anschauliches Verfahren umfasst das
Bilden einer Implantationsmaske über
einem ersten Transistorgebiet und einem zweiten Transistorgebiet
einer Halbleiterschicht, wobei die Implantationsmaske das zweite
Transistorgebiet und einen Teil des ersten Transistorgebiets abdeckt.
Das anschauliche Verfahren umfasst ferner das Ausführen eines
implantationsprozesses zum Einführen
einer ersten Sorte in einen freiliegenden Bereich des ersten Transistorgebiets,
wobei die erste Sorte einen anderen kovalenten Radius und die gleiche
Wertigkeit wie ein Halbleiterbasismaterial der Halbleiterschicht
besitzt. Ferner wird ein Ausheizprozess ausgeführt, um eine Gitterstruktur
in dem ersten Transistorgebiet zu rekristallisieren, um damit ein verformtes
Halbleitermaterial in der Nähe
eines Oberflächenbereichs
des freiliegenden Bereichs des ersten Transistorgebiets zu bilden.
Schließlich
umfasst das anschauliche Verfahren das Bilden eines ersten Transistors
in und über
dem ersten Transistorgebiet und eines zweiten Transistors in und über dem zweiten
Transistorgebiet.
-
Ein
hierin offenbartes anschauliches Halbleiterbauelement umfasst einen
ersten Transistor. Der erste Transistor umfasst ein verformtes Kanalgebiet, das
an einer Grenzfläche
angeordnet ist, die durch eine Gateisolationsschicht und eine Halbleiterschicht definiert
ist. Der erste Transistor umfasst ferner ein verformungsinduzierendes
Gebiet, das unter dem Kanalgebiet und benachbart zu den Drain- und
Sourcegebieten des ersten Transistors angeordnet ist, wobei das
verformungsinduzierende Gebiet ein im Wesentlichen entspanntes Halbleitermaterial
aufweist.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a bis 1d schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen zum lokalen Herstellen eines entspannten Halbleitergebiets
unter einem Kanalgebiet eines Feldeffekttransistors gemäß anschaulicher
Ausführungsformen
zeigen;
-
1e bis 1f schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsstadien bei der Herstellung eines lokalen verformungsinduzierenden relaxierten
Halbleitermaterials auf der Grundlage einer ersten Sorte zeigen,
wobei eine zweite Halbleitersorte in dem Kanalgebiet gebildet wird,
um den verformungsinduzierenden Mechanismus gemäß noch weiterer anschaulicher
Ausführungsformen
zu verbessern; und
-
2a bis 2d schematisch
Querschnittsansichten eines Halbleiterbauelements mit einem ersten
und einem zweiten Transistor zeigen, wobei einer der beiden Transistoren
ein im Wesentlichen entspanntes Halbleitermaterial unter dem Kanalgebiet
aufweist, um in selektiver Weise das Transistorleistungsverhalten
einer Transistorart gemäß noch weiteren
anschaulichen Ausführungsformen
der vorliegenden Erfindung zu verbessern.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Offenbarung mit Bezug zu den Ausführungsformen
beschrieben ist, wie sie in der folgenden detaillierten Beschreibung
sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein,
dass die folgende detaillierte Beschreibung sowie die Zeichnungen
nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen
offenbarten Ausführungsformen
einzuschränken,
sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich
beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar,
deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Im
Allgemeinen bezieht sich der hierin offenbarte Gegenstand auf einen
verbesserten verformungsindizierenden Mechanismus mittels eines
im Wesentlichen entspannten Halbleitermaterials mit einer geeigneten
Gitterstruktur, etwa einer Diamantgitterstruktur, die als eine Wachstumsschablone
während
eines Rekristallisierungsprozesses zum Bilden der Gitterstruktur
eines Kanalgebiets eines Transistorelements dient. Das im Wesentlichen
entspannte Halbleitermaterial, das eine andere natürliche Gitterkonstante
im Vergleich zu dem restlichen Halbleitermaterial in dem Kanalgebiet
und den Drain- und Soucegebieten des Transistors aufweist, wird
in sehr lokaler Weise auf der Grundlage gut etablierter Prozesstechniken
hergestellt, d. h. auf der Grundlage einer Ionenimplantation, wodurch
ein hohes Maß an Flexibilität bei der
Auswahl geeigneter Kandidaten für die
iso-elektronischen Komponenten geschaffen wird, d. h. für Komponenten
mit der gleichen Wertigkeit wie das Halbleiterbasismaterial des
Transistors, während
gleichzeitig nicht zur Gesamtprozesskomplexität in unerwünschter Weise beigetragen wird.
Der Einbau der gewünschten
Sorte kann in einem beliebigen geeigneten Stadium des Fertigungsprozesses erfolgen,
um nicht in unerwünschter
Weise gut etablierte Prozesstechniken zu beeinflussen, wodurch ein hohes
Maß an
Kompatibilität
mit bestehenden gut erprobten Prozessabläufen geschaffen wird. Des weiteren
können
gut etablierte Strategien eingesetzt werden, um eine geeignete Implantationsmaske
zu bilden, um damit im Wesentlichen die laterale Position des im
Wesentlichen entspannten Halbleitermaterials innerhalb des aktiven
Gebiets des Transistors festzulegen, wobei die vertikale Position
auf der Grundlage von Implantationsparametern bestimmt wird, wie
sie unter Anwendung gut etablierter Simulationstechniken und/oder
experimenteller Daten ermittelt werden können.
-
In
hierin offenbarten anschaulichen Ausführungsformen kann das Konzept
des Vorsehens eines im Wesentlichen entspannten Halbleitermaterials
unter dem Kanalgebiet eines Transistors selektiv eingesetzt werden,
um das Ungleichgewicht im Hinblick auf die Verfügbarkeit von verformungsinduzierenden Mechanismen
zu verringern, das zwischen n-Kanaltransistoren
und p-Kanaltransistoren bestehen kann, indem ein implantiertes verformungsinduzierendes Gebiet
unter dem Kanalgebiet von n-Kanaltransistoren vorgesehen wird, während der
p-Kanaltranistor andere verformungsinduzierende Quellen aufweist, etwa
ein eingebettetes verformtes Halbleitermaterial in den jeweiligen
Drain- und Sourcegebieten und/oder eine dielektrische Schicht, die über dem Transistor
ausgebildet ist, und die eine hohe innere kompressive Verspannung
aufweisen kann.
-
Beispielsweise
repräsentiert
das Bereitstellen eines stark verspannten dielektrischen Materials über der
Transistorbasisstruktur ein effizientes Mittel, um eine gewünschte Art
und Größe an Verformung
in dem jeweiligen Kanalgebiet zu erzeugen, wobei jedoch aktuell
verfügbare
Abscheidetechniken für
geeignete dielektrische Materialien, etwa Siliziumnitrid, stickstoffangereichtes
Siliziumkarbid, Siliziumdioxid, und dergleichen ein großes Ungleichgewicht
in Bezug auf innere Zugverspannung und Druckverspannung aufweisen.
D. h., in gut etablierten Prozessschemata wird stark verspanntes
Siliziumnitridmaterial häufig
eingesetzt, dass mit hoher innerer kompressiver Verspannung und
Zugverspannung hergestellt werden kann, wobei die Größe der kompressiven
Verspannung größer ist
als die Zugverspannung. Somit kann in diesem Falle der n-Kanaltransistor
selektiv das im Wesentliche entspannte Halbleitermaterial unter
dem Kanalgebiet erhalten, um damit in effizienter Weise eine geringere
Verspannung zu kompensieren, die durch die externe verspannungsinduzierende
Schicht hervorgerufen wird, wodurch ein ähnliches Transistorleistungsverhalten
in sehr anspruchsvollen Anwendungen geschaffen wird, ohne dass moderne
und damit kostenintensive Prozesssequenzen, etwa selektive epitaktische
Wachstumsverfahren, und dergleichen erforderlich sind.
-
In
anderen hierin offenbarten anschaulichen Ausführungsformen wird der Mechanismus
zum Bereitstellen eines im Wesentlichen entspannten Halbleitermaterials
in einer sehr lokalen Weise auf p-Kanaltransistoren ebenfalls angewendet,
um damit die Verformung in dem Kanalgebiet weiter zu erhöhen und/oder
um die Anforderungen für
andere verformungsinduzierende Mechanismen zu reduzieren. Da der
Einbau des verformungsinduzierenden Halbleitermaterials auf der
Grundlage von Implantationsprozessen während einer geeigneten Fertigungsphase bewerkstelligt
wird, kann der verspannungsinduzierende Mechanismus speziell und
separat für
jede Transistorart gestaltet werden oder kann sogar speziell in
Bezug auf unterschiedliche Bauteilbereiche, etwa CPU-Kerne, dicht
gepackte Speicherbereiche, und dergleichen gestaltet werden, ohne
dass andere Transistoren oder Bauteilbereiche wesentlich beeinflusst
werden. Folglich kann durch geeignetes Auswählen der Implantationssorten
und durch Variieren der Implantationsparameter in Verbindung mit
der Anwendung geeigneter Maskierungsschemata eine gewünschte „Strukturierung" des verformungsinduzierenden
Mechanismus erreicht werden, wobei eine lokale Auflösung des
verformungsinduzierenden Mechanismus auf sehr kleinem Maßstabe modifiziert werden
kann, etwa innerhalb einzelner Transistoren, wobei sich das bis
auf ausgedehnte Bauteilbereiche ausdehnen lässt, etwa auf Logikbereiche,
Speicherbereiche, und dergleichen. In einigen hierin offenbarten
anschaulichen Ausführungsformen
wird eine Atomsorte mit einem kovalenten Radius, der größer als
der kovalente Radius von Silizium ist, in Bereiche des aktiven Transistorgebiets
eingebaut, um eine entsprechende Zugverspannung in dem Kanalgebiet, das über der
speziellen Atomsorte angeordnet ist, beim Rekristallisieren des
im Wesentlichen amorphen Teils des Transistorgebiets zu erzeugen.
Beispielsweise repräsentiert
Germanium ein Material, das die gleiche Wertigkeit wie Silizium
aufweist aber einen größeren kovalenten
Radius von 1,22 Angstrom im Vergleich zu 1,17 Angstrom für Silizium
besitzt. Somit kann für
das Vorsehen einer gewissen Menge an Germaniumatomen innerhalb des
aktiven Transistorgebiets unterhalb des Kanalgebiets die Silizium/Germanium-Legierung in einem
im Wesentlichen entspannten Zustand rekristallisieren, wodurch dieses
eine leicht größere Gitterkonstante
im Vergleich zu entspanntem Silizium aufweist. Folglich kann das
siliziumbasierte Material des Kanalgebiets in einer zugverformten
Weise neu konfiguriert werden, wodurch der gewünschte Grad an Verformung zum
Verbessern der Elekt ronenbeweglichkeit erreicht wird. Da der entsprechende
verformungsinduzierende Mechanismus, d. h. das im Wesentlichen entspannte
Silizium/Germanium-Material, nahe an dem Kanalgebiet angeordnet
werden kann, kann ein großer
Betrag an Verformung erreicht werden, selbst wenn der jeweilige
Germaniumanteil in dem im Wesentlichen entspannten Halbleitermaterial
geringer ist im Vergleich zu anderen Strategien für die Herstellung
von Silizium/Germanium-Material auf der Grundlage epitaktischer
Wachstumsverfahren. In anderen anschaulichen Ausführungsformen
werden Materialien mit noch größeren kovalenten
Radien verwendet, etwa Zinn (Sn), das einen kovalenten Radius von
1,40 Angstrom aufweist, wodurch eine moderat große Gitterfehlanpassung selbst
bei geringeren Konzentrationen erreicht wird. Somit kann Zinn effizient
an einer gewünschten
Stelle innerhalb des aktiven Transistorgebiets mit ausreichender
Konzentration positioniert werden, um damit das gewünschte Maß an Verformung
in dem Kanalgebiet zu erhalten. Auf Grund der Natur des Implantationsprozesses können andere „exotische" Kandidaten verwendet werden,
um das verformungsinduzierende Hableitermaterial mit moderatem Einfluss
auf andere Bauteileigenschaften zu bilden.
-
In
anderen anschaulichen Ausführungsformen
wird ein Material mit kleinem kovalenten Radius, etwa Kohlenstoff,
in geeigneter Weise so positioniert, um damit den gewünschten
Grad an Verformung zu erhalten oder um den Verformungsübertragungsmechanismus
zu verbessern, der durch ein darunter liegendes im Wesentlichen
entspanntes Halbleitermaterial erhalten wird. Z. B. kann ein Silizium/Kohlenstoff-Material
unter dem Kanalgebiet positioniert und rekristallisiert werden,
um damit einen im Wesentlichen entspannten Halbleiterbereich mit
einer geringeren Gitterkonstante im Vergleich zu entspanntem Siliziummaterial
zu bilden, wodurch dem Siliziumaterial in dem Kanalgebiet eine kompressive
Verformung verliehen wird, die zu einer entsprechenden Leistungssteigerung
für p-Kanaltransistoren
führt.
In noch anderen anschaulichen Ausführungsformen werden zwei unterschiedliche
Arten an Atomsorten kombiniert, um damit einen Gesamtanstieg der
Effizienz des verformungsinduzierenden Effekts zu erreichen. In
einigen Fällen
wird für
ein siliziumbasiertes Halbleitermaterial eine Sorte mit größerem kovalenten
Radius tief in das aktive Gebiet unter dem Kanalgebiet eingeführt, während das
Kanalgebiet eine Sorte mit kleinerem kovalenten Radius erhält, wodurch ein
großer
vertikaler „Gradient" in Bezug auf die
natürliche
Gitterkonstante geschaffen wird, was zu einer noch größeren Zugverformung
in dem Kanalgebiet führen
kann. Somit kann das Leistungsverhalten von n-Kanaltransistoren
noch weiter gesteigert werden, während
auch modifizierte elektronische Eigenschaften des modifizierten Halbleitermaterials
in dem Kanalgebiet in Betracht gezogen werden können, um damit die jeweiligen
Transistoreigenschaften zu gestalten. In ähnlicher Weise kann ein Material
mit kleinerem kovalenten Radius, etwa Kohlenstoff, tief in dem aktiven
Gebiet angeordnet werden, um damit eine entsprechende kompressive
Verformung in dem Kanalgebiet hervorzurufen, die zusätzlich eine
Komponente mit größerem kovalenten
Radius aufweisen kann, etwa Germanium, Zinn, und dergleichen, um damit
die entsprechende kompressive Verformung in dem Kanalgebiet noch
weiter zu erhöhen.
Somit bieten die Verfahren und Halbleiterbauelemente, die hierin
offenbart sind, ein hohes Maß an
Flexibilität
bei der individuellen Anpassung der Verformungseigenschaften in
den Kanalgebieten von Transistorelementen auf der Grundlage von
Implantationstechniken.
-
Mit
Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche
Ausführungsformen
detaillierter beschrieben.
-
1a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit
einem Substrat 101, über
dem eine Halbleiterschicht 102 gebildet ist. Das Substrat 101 repräsentiert
ein beliebiges geeignetes Trägermaterial,
um darauf die Halbleiterschicht 102 zu bilden. Z. B. kann
das Substrat 101 ein Halbleitervollsubstrat sein, wobei
die Halbleiterschicht 102 ein oberer Teil davon ist oder
ein anderes Halbleitermaterial, das auf dem Halbleitervollsubstrat
gebildet wird. In anderen anschaulichen Ausführungsformen repräsentiert
das Substrat 101 ein im Wesentlichen kristallines Halbleitermaterial,
auf dem eine isolierende Schicht (nicht gezeigt) gebildet ist, die
auch als vergrabene isolierende Schicht bezeichnet wird, etwa eine
Siliziumdioxidschicht, und dergleichen, auf der die Halbleiterschicht 102 gebildet
ist. In diesem Falle repräsentiert
das Substrat 101 in Verbindung mit der Halbleiterschicht 102 eine SOI-(Halbleiter-auf-Isolator-)Architektur.
Es sollte auch beachtet werden, dass das Halbleiterbauelement 100 darin
eingebaut spezielle Bauteilbereiche mit einer SOI-Architektur aufweisen
kann, während andere
Bauteilbereiche auf der Grundlage einer sogenannten Vollsubstratkonfiguration
gebildet sind, d. h. die Halbleiterschicht 102 ist in der
vertikalen Richtung nicht durch eine vergrabene isolierende Materialschicht
begrenzt.
-
In
dieser Hinsicht sollte beachtet werden, dass eine Positionsinformation
als eine relative Positionsangabe zu betrachten ist, wobei das Substrat 101 oder
eine Oberfläche 101s davon
als eine Referenz verwendet wird. Beispielsweise repräsentiert eine
vertikale Richtung eine Richtung, die im Wesentlichen senkrecht
zu der Oberfläche 101s angeordnet ist,
während
eine horizontale Richtung als eine Richtung betrachtet wird, die
sich im Wesentlichen parallel zu der Oberfläche 101s erstreckt.
In ähnlicher Weise
ist ein erstes Strukturelement „über" einem zweiten Strukturelement angeordnet,
wenn das erste und das zweite Strukturelement über der gleichen Seite der
Oberfläche 101s angeordnet
sind und wenn ein Abstand des ersten Strukturelements von der Oberfläche 101s größer ist
als der Abstand des zweiten Strukturelements. Die gleiche Definition
gilt auch für
andere Positionsangeben, die hierin gemacht sind.
-
In
einigen anschaulichen Ausführungsformen
repräsentiert
die Halbleiterschicht 102 eine siliziumbasierte Halbleiterschicht,
zumindest in einer anfänglichen
Fertigungsphase, wobei die vorherrschende Sorte Silizium ist. In
anderen Fällen
repräsentiert
die Halbleiterschicht 102 eine andere Art an Halbleitermaterial,
wenn ein entsprechender verformungsinduzierender Mechanismus die
jeweilige Ladungsträgerbeweglichkeit
in dem Halbleitermaterial der Schicht 102 deutlich modifizieren
kann. Im Folgenden wird die Halbleiterschicht 102 als eine
Siliziumschicht bezeichnet, da gegenwärtig und in der nahen Zukunft
komplexe Logikschaltungen, etwa CPU's, Speicherchips und dergleichen auf
der Grundlage von Siliziummaterial hergestellt werden.
-
Des
weiteren umfasst das Halbleiterbauelement 100 in dieser
Fertigungsphase eine Isolationsstruktur 103, etwa eine
flache Grabenisolation (STI), und dergleichen, die ein entsprechendes
aktives Gebiet 105 innerhalb der Halbleiterschicht 102 definiert. D.
h., das aktive Gebiet 105 repräsentiert ein Halbleitergebiet,
in welchem eine geeignete Dotierstoffsorte eingebaut ist oder in
welchem diese empfangen wird, um damit lateral und/oder vertikal
ein gewünschtes Dotierstoffprofil
zu erzeugen, um somit die Leitfähigkeit
des Halbleitermaterials in geeigneter Weise zu „strukturieren". Das aktive Gebiet 105 ist
so gestaltet, dass ein oder mehrere Transistorelemente darin hergestellt
werden können,
in Abhängigkeit
von den Bauteilerfordernissen. In der gezeigten Ausführungsform
repräsentiert
das aktive Gebiet 105 ein Gebiet, um darin und darüber einen
Feldeffekttransistor 150 zu bilden. Das aktive Gebiet 105 umfasst
einen Bereich 104, ein Teil dessen einen leitenden Kanal
während
des Betriebs des Transistors 150 bildet, wobei der Einfachheit
halber der Bereich 104 ebenfalls als ein Kanalgebiet bezeichnet
wird, obwohl die lateralen und vertikalen Abmessungen des Bereichs 104 nicht mit
den jeweiligen lateralen und vertikalen Abmessungen des eigentlichen
Kanals übereinstimmen müssen. D.
h., der Bereich 104 kann sich in lateraler Richtung über das
eigentliche Kanalgebiet, das nachzubilden ist, hinaus erstrecken.
Ferner kann in dieser Fertigungsphase ein Halbleitermaterial 106 innerhalb
des aktiven Gebiets 105 unter dem Kanalgebiet 104 positioniert
sein, wobei die laterale Ausdehnung des Halbleitermaterials 106 im
Wesentlichen den lateralen Abmessungen einer Öffnung 107a einer
Implantationsmaske 107 entspricht. Die vertikale Position
des Halbleitermaterials 106 kann durch ein Konzentrationsmaxium
einer Implantationssorte definiert werden, die eine atomare Sorte
mit der gleichen Wertigkeit wie das Basishalbleitermaterial der Schicht 102 repräsentieren
kann, etwa Silizium, wobei sich die Sorte jedoch im kovalenten Radius
unterscheidet. Wenn daher eine spezifizierte Tiefe des Halbleitermaterials 106 angegeben
wird, d. h. der darin enthaltenen Implantationssorte, ist die Tiefe
des Konzentrationsmaximums gemeint, wobei zu beachten ist, dass
auf Grund der Natur des Implantationsprozesses deutliche Mengen
des jeweiligen Implantationsmaterials auch unter und über der
entsprechenden spezifischen Tiefe vorhanden sein können. Somit
soll die spezifische Tiefe 106d, die in 1 angegeben
ist, das Konzentrationsmaximum der Implantationssorte des Materials 106 repräsentieren.
-
Wie
zuvor erläutert
ist, ist die entsprechende Implantationssorte eine isoelektronische
Atomsorte in Bezug auf beispielsweise Silizium, wobei der entsprechende
kovalente Radius unterschiedlich sein kann, wobei ein größerer kovalenter
Radius zu einer Zugverformung in dem Kanalgebiet 104 in
einer späteren
Fertigungsphase führen
kann, während
ein geringerer konvalenter Radius zu einer kompressiven Verspannung
führen
kann. In einigen anschaulichen Ausführungsformen repräsentiert
der Transistor 150 einen n-Kanaltransistor, wobei das Halbleitermaterial 106 Germanium
aufweist, um damit eine Silizium/Germanium-Legierung mit einer größeren natürlichen
Gitterkonstante zu bilden. In anderen Fällen wird alternativ oder zusätzlich zu
Germanium Zinn oder andere Materialien mit größerem kovalenten Radius eingebaut.
In der gezeigten Fertigungsphase weisen das Haibleitermaterial 106 und
das Kanalgebiet 104 deutliche Schäden in der Kristallstruktur
auf oder sind in einem im Wesentlichen amorphen Zustand, d. h. die
elektronischen Eigenschaften des Materials in dem Kanalgebiet 104 und
in dem Material 106 entsprechen im Wesentlichen den Eigenschaften
eines Materials der gleichen Zusammensetzung, das auf einem nichtkristallinen
Trägermaterial
mit einer typischen Korngröße von mehreren
Nanometern oder deutlich kleiner gebildet ist.
-
Das
Halbleiterbauelement 100, wie es in 1a gezeigt
ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden.
Nach dem Bereitstellen des Substrats 101 wird die Halbleiterschicht 102 darauf
hergestellt, oder das Substrat 101 wird in einem Zustand
erhalten, in welchem die Halbleiterschicht 102 die erforderliche
Zusammensetzung und Eigenschaften aufweist, um darin und darauf
entsprechende Transistorelemente herzustellen, etwa dem Transistor 150.
Als nächstes
wird die Isolationsstruktur 103 auf der Grundlage gut etablierter
Techniken hergestellt, wozu moderne Photolithographieverfahren,
anisotrope Ätztechniken,
Abscheide- und Einebnungsprozesse gehören. Danach wird die Oberfläche der
Halbleiterschicht 102, die darin eingebaut die jeweiligen
Isolationsstrukturen 103 aufweist, behandelt, um einen
optionale Schutzschicht 108 zu bilden, die in Form einer
Oxidschicht und dergleichen vorgesehen sein kann. Nachfolgend wird
die Implantationsmaske 107 auf Grundlage von Photolithographieverfahren
hergestellt, wobei die Öffnung 107a so gestaltet
ist, dass diese im Wesentlichen der Kanalbreite des betrachteten
Transistors entspricht. Zu diesem Zweck werden im Wesentlichen die
gleichen Lithographieanlagen eingesetzt, wie sei typischerweise
zum Definieren von Gatelektroden über dem aktiven Gebiet 105 erforderlich
sind, wobei beispielsweise entsprechende Lackstrukturelemente hergestellt
werden, wie sie typischerweise zum Vorsehen einer Ätzmaske
für Gateelektroden
verwendet werden. Anschließend
werden die entsprechenden Lackstrukturelemente in einem geeigneten
Material eingebettet, etwa einem geeigneten Polymermaterial, Lackmaterial,
und dergleichen und danach werden die jeweiligen Lackstrukturelemente
selektiv entfernt, wodurch die Öffnung 107a erhalten
wird. In anderen Fallen wird eine geeignet gestaltete Photolithographiemaske
verwendet, in der die Öffnung 107a dann
gemäß den konventionellen
Photolithographieverfahren definiert wird. Als nächstes wird ein Ionenimplantationsprozess 109 ausgeführt, um
die geeignete Ionensorte für
das Definieren des Halbleitermaterials 106 an der spezifizierten
Tiefe 106d mit lateralen Abmessungen einzuführen, die
im Wesentlichen durch die Öffnung 107a bestimmt
sind. Es sollte beachtet werden, dass der Ionenimplantationsprozess 109 mehrere
einzelne Implantationsschritte beinhalten kann, um damit die gewünschte Konfiguration des
Halbleitermaterials 106 und des Kanalgebiets 104 zu
erhalten. Beispielsweise umfasst in einer anschaulichen Ausführungsform
der Prozess 109 einen Amorphisierungsimplantationsschritt,
um große
Kristallschäden
in dem freiliegenden Bereich der Halbleiterschicht 102 zu
erzeugen, bevor die spezielle Ionensorte mit dem unterschiedlichen
kovalenten Radius implantiert wird. Z. B. kann eine schwere inerte Sorte,
etwa Xenon, und dergleichen, verwendet werden, um den freiliegenden
Bereich der Halbleiterschicht 102 bis hinab zu einer gewünschten
Tiefe im Wesentlichen zu amorphisie ren. Es sollte beachtet werden,
dass in einer SOI-Konfiguration, d. h., wenn die Halbleiterschicht 102 vertikal
durch eine vergrabene isolierende Schicht begrenzt ist, die Amorphisierungsimplantation
tief in die Halbleiterschicht 102 reichen kann, aber dennoch
ein gewisser Anteil des ursprünglichen
Halbleitermaterials beibehalten wird, das dann als eine Wachstumsschablone
während
eines nachfolgenden Rekristallisierungsprozesses verwendet werden
kann.
-
In
anderen Fällen
kann der Einbau der spezifizierten Ionensorte, etwa von Germanium,
Zinn, Kohlenstoff und dergleichen, selbst bereits zu großen Kristallschäden führen, um
damit einen im Wesentlichen amorphisierten Zustand des Materials 106 und des
Kanalgebiets 104 zu erreichen. In anderen anschaulichen
Ausführungsformen
umfasst der Implantationsprozess einen Amorphisierungsimplantationsschritt
auf der Grundlage der Basiskomponente der Halbleiterschicht 102,
etwa Silizium, wenn ein siliziumbasiertes Material betrachtet wird,
wodurch die Möglichkeit
geschaffen wird, die Prozessparameter zum Erzeugen des gewünschten
Maßes
an Gitterschäden
individuell einzustellen, ohne eine nicht gewünschte Atomsorte, etwa schwere
inerte Atome, und dergleichen einzubauen, während in einem nachfolgenden
Implantationsprozess die Prozessparameter so eingestellt werden,
um die gewünschte Dosis
und damit Konzentration der betrachteten Sorte zu erhalten. Es sollte
auch beachtet werden, dass geeignete Prozessparameter, etwa Implantationsenergie
und Dosis effizient auf der Grundlage von Simulationen, Experimenten,
Erfahrung und dergleichen bestimmt werden können. Des weiteren wird in
einigen anschaulichen Ausführungsformen,
wenn die optionale Schutzschicht 108 vorgesehen ist, ein
entsprechender Ätzprozess
vor dem Implantationsprozess 109 durchgeführt, wenn
die Wirkung der Schicht 108 als für das Ausführen des Implantationsprozesses 109 ungeeignet
erachtet wird, während
in anderen Fällen
die Schicht 108 beibehalten wird.
-
1b zeigt
schematisch das Halbleiterbauelement 100 nach dem Entfernen
der Implantationsmaske 107 und während eines Ausheizprozesses zum
Rekristallisieren der geschädigten
Kristallstruktur des Halbleitermaterials 106 und des Kanalgebiets 104.
Der Ausheizprozess 111 wird auf Grundlage gut etablierter
Ausheizprozesse, etwa RTA (schnelles thermisches Ausheizen), oder
mittels anderer Hochtemperaturprozesse mit Temperaturen im Bereich von
600 bis 1300 Grad C ausgeführt.
In anderen Fällen
werden zusätzlich
oder alternativ moderne Ausheizverfahren, etwa lasergestützte oder
blitzlichtgestützte
Ausheizprozesse eingesetzt, wenn ein geringeres Ausmaß an Diffusion
für das
Halbleitermaterial 106 erforderlich ist. Somit kann abhängig von
den Prozessparametern, die während
des Ausheizprozesses 111 angewendet werden, die laterale
und vertikale Abmessung des Halbleitermaterials 106 zunehmen,
wodurch ein im Wesentlichen entspanntes Halbleitermaterial 106a gebildet
wird, wobei jedoch die spezifizierte Tiefe 106d im Wesentlichen
beibehalten wird. Wie zuvor erläutert
ist, wird während
des Ausheizprozesses 111 die Gitterstruktur in dem geschädigten Bereich
wieder hergestellt, wobei die verbleibenden kristallinen Bereiche
benachbart zu dem Halbleitermaterial 106 als eine Wachstumsschablone dienen.
Somit kann auf Grund des Konzentrationsgradienten zumindest in der
vertikalen Richtung in Bezug auf die spezifizierte Tiefe 106d in
dem Material 106 die Rekristallisierung von unten nach
oben stattfinden, wobei die zunehmende Konzentration zu einem graduellen
Verlauf der Relaxation in dem Material 106a führt, d.
h. das Material 106a nimmt im Wesentlichen eine Gitterkonstante
an, die näherungsweise
ihrer natürlichen
Gitterkonstante entspricht, wobei dies in wesentlichen Bereichen
der Fall ist, wobei diese Gitterkonstante auch von dem Halbleitermaterial
in dem Kanalgebiet 104 angenommen werden kann, das damit
entsprechend der natürlichen Gitterkonstante
des Materials 106 rekristallisiert. Für ein germaniumbasiertes Material
oder ein Material auf Zinnbasis, wird daher eine hohe Zugverformung 110 in
dem Kanalgebiet 104 hervorgerufen.
-
1c zeigt
schematisch das Halbleiterbauelement 100, wenn das Halbleitermaterial 106 eine Komponente
mit einem kleineren kovalenten Radius im Vergleich zu Siliziummaterial
der Halbleiterschicht 102 aufweist. In diesem Falle wird
eine hohe kompressive Verformung 110c in dem Kanalgebiet 104 hervorgerufen.
Beispielsweise kann das Halbleitermaterial 106a Kohlenstoff
mit einer Konzentration von 0,1 bis 1,0% an der Stelle der maximalen
Konzentration, d. h. an der spezifizierten Tiefe 106d aufweisen.
-
Danach
wird die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken
fortgesetzt, wobei bei Bedarf zusätzliche verformungsinduzierende
Mechanismen für
den Transistor 150 vorgesehen werden können, etwa ein eingebettetes
verformtes Halbleitermaterial, etwa Silizium/Germanium, Silizium/Zinn,
Silizium/Germanium/Zinn, wenn p-Kanaltransistoren
betrachtet werden, wobei in diesem Falle das Halbleitermaterial 106a so
konfiguriert sein kann, wie in 1c gezeigt
ist.
-
1c zeigt
schematisch das Halbleiterbauelement 100, wobei der Transistor 150 sich
in einem fortgeschrittenen Herstellungsstadium befindet. Wie gezeigt,
umfasst der Transistor 150 eine Gateelektrode 112,
die beispielsweise aus Polysilizium aufgebaut sein kann, oder auch
aus einem anderen geeigneten Gateelektrodenmaterial, das auf der
Gateisolationsschicht 113 gebildet ist, die wiederum die
Gateelektrode 112 von dem Kanalgebiet 104 trennt.
Des weiteren ist eine Seitenwandabstandshalterstruktur 114 an
den Seitenwänden
der Gateelektrode 112 entsprechend den Prozesserfordernissen
ausgebildet, um jeweilige Drain- und Sourcegebiete 115 gemäß einem
gewünschten
lateralen und vertikalen Dotierstoffprofil zu definieren.
-
Der
Transistor 150 kann in der gezeigten Form auf der Grundlage
gut etablierter Techniken hergestellt werden, wozu die Herstellung
der Gateisolationsschicht 113 und das Strukturierern der
Gateelektrode 112 gemäß gut etablierter
Photolithographieverfahren und anspruchsvolle Ätztechniken gehört, wobei,
wie zuvor erläutert
ist, in einigen Fällen im
Wesentlichen die gleichen Lithographiemasken eingesetzt werden können, wie
sie zuvor zum Definieren der Öffnung 107a eingesetzt
wurden. Danach werden die Drain- und Sourcegebiete 115 auf
der Grundlage von Ionenimplantation in Verbindung mit jeweiligen
Abstandselementen der Struktur 114 nach Bedarf im Hinblick
auf die Bauteileigenschaften gebildet. Es sollte beachtet werden,
dass eine geeignete Halbleiterlegierung in die Drain- und Sourcegebiete 115 eingebaut
werden kann, wie dies zuvor erläutert ist,
wenn eine zusätzliche
verformungsinduzierende Quelle gewünscht ist. Nach dem Einbau
der geeigneten Dotierstoffsorte der Drain- und Sourcegebiete 115 werden
entsprechende Ausheizprozesse ausgeführt, um die Dotierstoffe zu
aktivieren und die durch die Implantation hervorgerufenen Schäden zu rekristallisieren.
In einigen anschaulichen Ausführungsformen
wird der Ausheizprozess 111 (siehe 1b) in der
frühen
Fertigungsphase, die in 1b gezeigt ist,
weggelassen, und wird in den Ausheizprozess zum Aktivieren der Dotierstoffe
und zum Rekristallisieren der Drain- und Sourcegebiete 115 eingebunden
oder stellt einen Teil davon dar, wenn der im Wesentlichen amorphisierte
Zustand des Kanalgebiets 104 mit entsprechenden Prozessen
zur Herstellung der Gateisolationsschicht 113 kompatibel
ist. Danach können
Metallsilizidgebiete bei Bedarf in den Drain- und Sourcegebieten 115 und
der Gateelektrode 112 auf der Grundlage gut etablierter
Techniken hergestellt werden. Anschließend kann ein stark verspanntes
dielektrisches Material über
dem Transistor 150 gebildet werden, das in dem vorliegenden
Beispiel eine hohe innere Zugverspannung aufweist, um damit die
Zugverformung 110t in dem Kanalgebiet 104 weiter
zu erhöhen.
-
Folglich
kann der Transistor 150 mit einem internen verformungsinduzierenden
Mechanismus geschaffen werden, wobei dessen Quelle, d. h. das Material 106a,
nahe an dem Kanalgebiet 104 angeordnet ist, wodurch ein
hohes Maß an
innerer Verformung 110t, 110s geschaffen wird,
und wobei selbst moderat geringe Konzentrationen der Implantationssorten,
etwa von Germanium, Zinn, Kohlenstoff, und dergleichen ausreichend
sind, um einen gewünschten
hohen Verformungspegel zu erhalten. Auf Grund der Natur des Implantationsprozesses 109 wird
ein hohes Maß an
Flexibilität
im Hinblick auf das Verwenden unterschiedlicher Sorten und das geeignete
Positionieren des Halbleitermaterials 106 innerhalb des aktiven
Gebiets 105 bereitgestellt. Ferner kann eine unerwünschte Modifizierung
nachfolgender Prozesse vermieden werden, wodurch nicht in unerwünschter
Weise zur Gesamtprozesskomplexität
beigetragen wird.
-
1e zeigt
schematisch das Halbleiterbauelement 100 gemäß weiterer
anschaulicher Ausführungsformen,
wobei während
des Implantationsprozesses 109 zumindest eine weitere Sorte
in die Halbleiterschicht 102 eingeführt wird, um damit ein zweites
Halbleitermaterial 106b innerhalb des Kanalgebiets 104 zu
bilden. Das Halbleitermaterial 106b besitzt darin eingebaut
eine atomare Sorte, die die gleiche Wertigkeit wie das Basismaterial,
etwa Silizium, aufweist, jedoch einen unterschiedlichen kovalenten Radius
besitzt und einen geringeren kovalenten Radius aufweisen kann, wenn
eine hohe Zugverformung zu erzeugen ist, und einen größeren kovalenten
Radius aufweisen kann, wenn eine größere kompressive Verformung
zu erzeugen ist. Die weitere Sorte zur Herstellung des Halbleitermaterials 106b kann
durch den Ionenimlantationsprozess 109 auf der Grundlage
entsprechend ausgewählter
Prozessparameter eingeführt
werden, um damit das Konzentrationsmaximum an einer kleineren Tiefe
anzuordnen, um somit einen deutlichen Überlapp der Materialien 106 und 106b zu
vermeiden. Jedoch kann in anderen Fällen das Material 106b an
einer beliebigen gewünschten
Tiefe angeordnet werden, wenn das resultierende vertikale Konzentrationsprofil
zum Einstellen der Verformungsbedingungen während und nach dem Ausheizprozess
erforderlich ist. Geeignete Prozessparameter können effizient auf der Grundlage
von Simulation, Erfahrung und Experiment ermittelt werden.
-
1f zeigt
schematisch das Halbleiterbauelement 100 während des
Ausheizprozesses 111, wobei die im Wesentlichen amorphisierten
Bereiche rekristallisiert werden, und wobei abhängig von den Prozessparametern
ein gewisses Maß an
Diffusion auftreten kann und die Gesamtabmessungen der Gebiete ändern kann,
die durch das Halbleitermaterial 106b und 106a definiert
sind. Beispielsweise kann im Hinblick auf das Vermeiden unerwünschter
Gitterdefekte ein moderat kleiner Konzentrationsgradient zwischen
den Gebieten 106a, 106b erzeugt werden, wobei
sogar ein im Wesentlichen „undotiertes
Siliziummaterial" dazwischen
ausgebildet sein kann. Wie jedoch zuvor erläutert ist, kann auf Grund der
Natur des Implantationsprozesses und durch geeignetes Auswählen von
Prozessparametern für
den Ausheizprozess 111 eine nahezu beliebige gewünschte Konfiguration
für den Übergang
zwischen den Gebieten 106a, 106b erhalten werden.
Somit kann beim Rekristallisieren eine noch größere Gitterfehlanpassung zwischen
den Gebieten 106a und dem Kanalgebiet 104, dass
das Gebiet 106 enthält,
erreicht werden, so dass die entsprechende Verformung darin noch
weiter erhöht
werden kann. Die Konzentration in dem Kanalgebiet 104,
d. h. das Gebiet 106, kann ebenfalls im Hinblick auf eine
Modifizierung der elektronischen Eigenschaften, die durch zusätzliche
Komponente, etwa Kohlenstoff, und dergleichen hervorgerufen wird,
ausgewählt
werden, um damit auch Bandlückenenergien
und dergleichen im Hinblick auf den Transistorleistungszugewinn
einzustellen. Selbst für
moderat geringe Konzentrationen in dem Gebiet 106b kann
dennoch eine deutlich höhere
Gesamtverformung geschaffen werden. Somit können die Verformung und die
elektronischen Eigenschaften des Kanalgebiets 104 individuell
für jeden
Transistor 150 eingestellt werden, wodurch ein hohes Maß an Flexibilität bei der
Gestaltung der Transistoreigenschaften erreicht wird, ohne dass
im Wesentlichen die Eigenschaften anderer Transistorbauelemente
negativ beeinflusst werden.
-
Mit
Bezug zu den 2a bis 2d werden nunmehr
weitere anschauliche Ausführungsformen beschrieben,
in denen unterschiedliche Arten von Transistoren individuell ein
geeignetes Implantationsgebiet zum Erzeugen einer entsprechenden
Verformung in dem Kanalgebiet erhalten.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit
einem Substrat 201, auf dem eine Halbleiterschicht 202 ausgebildet
ist, etwa eine siliziumbasierte Halbleiterschicht. Des weiteren
ist in der gezeigten Ausführungsform
eine vergrabene isolierende Schicht 201a zwischen dem Substrat 201 und
der Halbleiterschicht 202 vorgesehen. Es sollte jedoch
beachtet werden, dass, wie zuvor erläutert ist, die vergrabene isolierende
Schicht 201a in anderen Fällen weggelassen werden kann,
wenn eine Vollsubstratarchitektur betrachtet wird. Die Halbleiterschicht 202 umfasst
darin entsprechende Isolationsstrukturen 203, um damit
ein erste aktives Gebiet 205a für einen ersten Transistor 250a und
ein zweites aktives Gebiet 205b für einen zweiten Transistor 250b zu
definieren. Des weiteren ist eine Implantationsmaske 207,
etwa eine Lackmaske, über
dem ersten und dem zweiten aktiven Gebiet 205a, 205b so
gebildet, dass das zweite Gebiet 205b bedeckt ist, während ein
Teil des ersten aktiven Gebiets 205a freiliegt, wobei dieser
Bereich im Wesentlichen einem Kanalgebiet des ersten Transistors 250a entspricht.
Im Hinblick auf die bislang beschriebenen Komponenten gelten die
gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben
sind. Daher wird eine weitere Erläuterung im Hinblick auf die
Eigenschaften dieser Strukturelemente und Prozesse zur Herstellung
dieser Elemente hier weggelassen.
-
Auf
der Grundlage der Öffnung 207a wird
ein Implantationsprozess 209 ausgeführt, um eine gewünschte Sorte
an einer spezifizierten Tiefe anzuordnen, wie dies zuvor mit Bezug
zu dem Bauelement 100 beschrieben ist. Wenn beispielsweise
selektiv das Leistungsverhalten des Transistors 250a zu
verbessern ist, wird eine geeignete Atomsorte eingebaut, um damit
eine kompressive Verformung oder Zugverformung zu erhalten. Beispielsweise
kann der erste Transistor 250a einen n-Kanaltransistor
repräsentieren
und somit wird eine Sorte mit einem größeren kovalenten Radius, etwa
Germanium, Zinn, und dergleichen, während des Implantationsprozesses 209 eingebaut.
Wie zuvor erläutert
ist, kann der Prozess 209 auch einen Voramorphisierungsimplantationsschritt
auf der Grundlage einer geeigneten Implantationssorte, wie sie zuvor
erläutert
ist, enthalten.
-
2b zeigt
schematisch das Halbleiterbauelement 200 während des
Implantationsprozesses 209 und während dem Entfernen der Lackmaske 207.
Folglich ist ein im Wesentlichen amorphes Gebiet 206 in
dem aktiven Gebiet 205a an einer spezifizierten Tiefe,
die durch die Implantationsparameter definiert ist, angeordnet,
während
eine horizontale Position im Wesentlichen durch die Lackmaske 207 definiert
ist, wie dies zuvor erläutert
ist. Folglich wird ein entsprechender verformungsinduzierende Mechanismus
selektiv in dem ersten Transistor 250a vorgesehen. In anderen
anschaulichen Ausführungsformen
(nicht gezeigt) wird ein entsprechender verformungsinduzierender
Mechanismus in dem Transistor 250b vorgesehen oder dieser
wird in beiden Transistoren 250a, 250b vorgesehen.
In diesem Falle erhält
das Halbleiterbauelement 200, wie es in 2b gezeigt
ist, eine weitere Lackmaske (nicht gezeigt), um damit einen Teil
des zweiten Transistors 250b für einen weiteren Implantationsprozess
freizulegen, um somit eine geeignete Sorte zum Hervorrufen einer
gewünschten
Art an Verformung in dem Transistor 250b einzubauen.
-
2c zeigt
schematisch das Halbleiterbauelement 200 während eines
Ausheizprozesses 211 zum Rekristallisieren der im Wesentlichen
amorphisierten Bereiche in dem aktiven Gebiet 205a, wodurch
eine gewünschte
Art an Verformung in dem Kanalgebiet 204 hervorgerufen
wird, die eine Zugverformung sein kann, wenn das Gebiet 206 Germanium, Zinn,
und dergleichen aufweist. In anderen anschaulichen Ausführungsformen
wird, wenn der zweite Transistor 250b, falls darin eingebaut,
ein entsprechendes verformungsinduzierendes Halbleitermaterial aufweist,
der Ausheizprozess 211 nach dem jeweiligen Implantationsprozess
ausgeführt,
um damit das erste und das zweite aktive Gebiet 205a, 205b in einem
gemeinsamen Ausheizprozess zu rekristallisieren.
-
Danach
kann die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken
fortgesetzt werden, wobei beispielsweise zusätzliche verformungsinduzierende
Mechanismen eingesetzt werden können,
etwa ein eingebettetes verformtes Halbleitermaterial und dergleichen,
wie dies zuvor erläutert
ist. Wenn beispielsweise der zweite Transistor 250b einen
p-Kanaltransistor repräsentiert,
können Drain-
und Sourcebereiche davon selektiv abgesenkt bzw. vertieft und mittels
eines selektiven epitaktischen Wachstumsprozesses unter Anwendung
einer Silizium/Germain-Halbleiterlegierung wieder gefüllt werden,
um eine entsprechende kompressive Verspannung in dem Kanalgebiet
des Transistors 250b hervorzurufen. Wenn in ähnlicher
Weis ein zusätzlicher
verformungsinduzierender Mechanismus in dem ersten Transistor 250a gewünscht ist,
wird ein Silizium/Kohlenstoffmaterial in den jeweiligen Drain- und
Source-Bereichen gebildet, woraus sich eine zusätzliche Zugverformung in dem
Kanalgebiet ergibt. Danach wird die weitere Bearbeitung fortgesetzt,
wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben
ist.
-
2d zeigt
schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen
Fertigungsphase, wobei die jeweiligen Transistoren 250a, 250b eine
Gateelektrodenstruktur 212 aufweisen, die auf einer Gateisolationsschicht 213 gebildet
ist, die wiederum die Gatelektrode 212 von den jeweiligen
Kanalgebieten 204 trennt, wobei in der gezeigten Ausführungsform
das verformte Kanalgebiet in dem ersten Transistor 250a liegt,
während
der zweite Transistor ein im Wesentlichen nicht verformtes Kanalgebiet 204 aufweist.
Ferner können
die jeweiligen Seitenwandabstandshalterstruktur 214 an
Seitenwänden der
Gateelektrode 212 ausgebildet sein, und Drain- und Sourcegebiete 215 sind
in den aktiven Gebieten 205a, 205b gebildet. Wie
gezeigt, ist das verformungsinduzierende Halbleitermaterial 206b in
einigen anschaulichen Ausführungsformen
von den jeweiligen Drain- und Sourcegebieten 215 beabstandet,
wodurch im Wesentlichen die gleichen elektronischen Eigenschaften
an den jeweiligen pn-Übergängen im
Vergleich zu einem konventionellen Bauelement geschaffen werden,
wobei dennoch für
die größere Verformung
in dem Kanalgebiet 204 gesorgt wird. In anderen Fällen besitzt
das Halbleitermaterial 206 eine gewisse Überlappung
mit den Drain- und Sourcegebieten 215, wenn dies als geeignet
erachtet wird.
-
Es
sollte beachtet werden, dass der erste und der zweite Transistor 250a, 250b Transistoren unterschiedlicher
Leitfähigkeitsart
repräsentieren können, wobei
einer der Transistoren einen zusätzlichen
verformungsinduzierenden Mechanismus erhalten kann, der durch das
Material 206 geschaffen wird, während in anderen Fällen beide
Transistoren ein entsprechendes verformungsinduzierendes Material
aufweisen, das unter dem jeweiligen Kanalgebiet positioniert ist.
In noch anderen Fällen
repräsentieren
die Transistoren 250a, 250b Bauelemente in unterschiedlichen
Bauteilbereichen, etwa einem CPU-Kern und einem Speicherbereich,
und dergleichen, wobei die hierin offenbarte Technik, die auf einem
Implantationsprozess beruht, ein hohes Maß an Flexibilität beim geeigneten
Gestalten des entsprechenden verformungsinduzierenden Mechanismus bietet.
Zum Beispiel kann die Größe, die
Position und die Konzentration in den jeweiligen Gebieten 106, 206 effizient
entsprechend den Bauteilerfordernissen modifiziert werden.
-
Es
gilt also: Die vorliegende Erfindung bietet eine effiziente Technik
zum Positionieren eines verformungsinduzierenden Halbleitermaterials
unter einem Kanalgebiet entsprechender Transistorelemente durch
Ionenimplantation während
einer geeigneten Fertigungsphase, ohne dass im Wesentlichen andere
Transistorarten und der nachfolgende Fertigungsprozess negativ beeinflusst
werden. Zum Beispiel kann durch Einbau eines Germaniummaterials oder
eines Zinnmaterials in ein aktives Gebiet auf Siliziumbasis eines
n-Kanaltransistors eine hohe Zugverformung in dem entsprechenden
Kanalgebiet erzeugt werden. In ähnlicher
Weise kann das Leistungsverhalten von p-Kanaltransistoren gesteigert werden,
indem ein geeignetes Material, etwa Kohlenstoff, eingebaut wird,
wobei beide Strategien effizient in geeigneter Weise kombiniert
werden können,
um individuell de Leistungszuwachs von Transistoren einzustellen.
In einigen anschaulichen Ausführungsformen
werden unterschiedliche Arten von Halbleitersorten der gleichen
Wertigkeit und unterschiedlicher kovalenter Radien in die jeweiligen
Kanalgebiete eingebaut, um den verformungsinduzierenden Mechanismus
noch weiter zu verbessern und möglicherweise
die elektronischen Eigenschaften der Kanalgebiete einzustellen.
-
Weitere
Modifizierungen und Variationen der vorliegenden Offenbarung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art und Weise des Ausführens der vorliegenden Offenbarung
zu vermitteln. Selbstverständlich sind
die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten
Ausführungsformen zu
betrachten.