CN104143514B - 多栅极场效应晶体管的形成方法 - Google Patents
多栅极场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN104143514B CN104143514B CN201310170459.1A CN201310170459A CN104143514B CN 104143514 B CN104143514 B CN 104143514B CN 201310170459 A CN201310170459 A CN 201310170459A CN 104143514 B CN104143514 B CN 104143514B
- Authority
- CN
- China
- Prior art keywords
- bulge
- groove
- dielectric layer
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims description 45
- 238000002955 isolation Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- 239000001307 helium Substances 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 9
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 6
- 230000031709 bromination Effects 0.000 claims description 6
- 238000005893 bromination reaction Methods 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- 230000003292 diminished effect Effects 0.000 abstract 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 28
- 239000000243 solution Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种多栅极场效应晶体管的形成方法，包括：提供衬底，在衬底内形成至少两个第一凹槽，相邻两个第一凹槽间为第一凸起结构，除第一凹槽外的衬底表面具有掩膜层；以掩膜层为掩膜，刻蚀第一凸起结构长度方向的侧壁，形成第二凸起结构，相邻两个第二凸起结构间为第二凹槽；去除掩膜层，在第二凹槽内形成介质层，介质层高度低于第二凸起结构高度，高于介质层的第二凸起结构部分为第三凸起结构；在介质层和第三凸起结构的表面形成栅极结构，栅极结构横跨在第三凸起结构上，在栅极结构两侧形成源极和漏极。将第一凸起结构的宽度尺寸变小，后续形成的沟道区容易达到全耗尽，有利于减小漏电流和增大驱动电流。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种多栅极场效应晶体管的形成方法。
背景技术
随着半导体产业技术持续发展，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流，已经无法满足器件性能的需求，因此，目前已经开发出多栅极场效应晶体管（MuGFET，Multiple Gate Field-Effect Transistor）这样的器件结构来解决这种技术挑战。多栅极场效应晶体管是一种具有多个栅极的金属氧化物半导体场效晶体管，沟道在多个表面上被几个栅极包围，从而能够更好地抑制漏电流，且能够增强导通状态的驱动电流，增强器件性能。
鳍式场效应晶体管（Fin FET）和分段沟道式MOS晶体管（SegFET，SegmentedChannel Bulk MOSFET）是较常见的多栅器件。
鳍式场效应晶体管（FinFET），属于立体MOS晶体管，它一般包括具有凸出于衬底表面的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极。FinFET的鳍部宽度极小，鳍部的沟道很容易达到全耗尽（fully depletion），FinFET的鳍部较高，栅极与沟道的接触面积大，可以从鳍部的两侧对沟道进行很好的控制，因此，FinFET具有比平面式MOS晶体管强得多的栅极对沟道的控制能力，能够很好的抑制短沟道效应并且增加驱动电流。但是FinFET的形成工艺比较难控制，例如，形成宽度极小并且较高的鳍部的难度系数就很大，从而影响后续在鳍部上形成的栅极结构也很难达到平整等。
随着半导体技术进一步发展，又出现了分段沟道式MOS晶体管（SegFET）。图1是现有技术的分段沟道式MOS晶体管俯视结构示意图，图2是图1沿AA方向的剖面结构示意图，图3是图1沿BB方向的剖面示意图。分段沟道式MOS晶体管的结构包括：
结合参考图1和图2，硅衬底100，在硅衬底100具有浅沟槽隔离结构（STI，ShallowTrench Isolation）101，在浅沟槽隔离结构101之间的硅衬底100上具有凸起结构103，该凸起结构为条状结构（Stripes），凸起结构103沿X方向延伸，两个凸起结构103之间为微型浅沟槽隔离结构（VSTI，Very Shallow Trench Isolation）102，其中，微型浅沟槽隔离结构的深度远远小于浅沟槽隔离结构的深度（微型浅沟槽隔离结构的深度小于1000埃，而浅沟槽隔离结构的深度为2000埃～3000埃）。为了描述方便，将高于微型浅沟槽隔离结构的凸起结构部分定义为凸起结构103’。栅极结构104，沿Y方向（其中，X方向垂直于Y方向）形成在微型浅沟槽隔离结构和浅沟槽隔离结构表面，并且横跨在凸起结构103’上，覆盖凸起结构103’的顶部和侧壁，栅极结构104包括栅介质层和位于栅介质层上的栅极。形成在栅极结构104周围的侧墙107，参考图3，该分段沟道式MOS晶体管的结构还包括在侧墙107两侧的源极108和漏极109。
在SegFET中，凸起结构103’的顶部以及两侧的侧壁与栅极结构相接触的部分均为沟道区，因此栅极结构104对沟道具有较强的控制能力，有利于减小漏电流和增大驱动电流，改善器件性能。
SegFET与FinFET的主要区别为：（1）SegFET具有VSTI，FinFET没有VSTI，（2）SegFET仍属于平面晶体管结构，栅极结构下面的若干个凸起结构103’加在一起为一个沟道；而FinFET属于立体晶体管结构，其中一个鳍为一个沟道，因此，SegFET和FinFET的作用原理完全不同。（3）FinFET中鳍的宽度（Fin width）需要与栅极的宽度（gate width）相当，而SegFET中的凸起结构103’的宽度一般都比栅极的宽度大。FinFET中鳍要比SegFET中凸起结构103’高很多。因此，在制作工艺方面，SegFET要比FinFET的简单。
但是，随着集成电路的集成度越来越高，分段沟道式MOS晶体管无法继续减小漏电流和增大驱动电流。
发明内容
本发明解决的问题是现有技术中的分段沟道式MOS晶体管（SegFET）无法继续减小漏电流和增大驱动电流。
为解决上述问题，本发明提供了一种多栅极场效应晶体管的形成方法，包括：
提供衬底，在所述衬底内形成至少两个第一凹槽，相邻两个所述第一凹槽之间为第一凸起结构，除第一凹槽之外的衬底表面具有掩膜层；
以所述掩膜层为掩膜，刻蚀所述第一凸起结构长度方向的侧壁，形成第二凸起结构，相邻两个所述第二凸起结构之间为第二凹槽；
去除所述掩膜层，在所述第二凹槽内形成介质层，所述介质层的高度低于所述第二凸起结构的高度，高于所述介质层的第二凸起结构部分为第三凸起结构；
在所述介质层和所述第三凸起结构的表面形成栅极结构，所述栅极结构包括栅介质层和形成在栅介质层上的栅极，所述栅极结构横跨在所述第三凸起结构上，在栅极结构两侧形成源极和漏极。
可选的，所述刻蚀所述第一凸起结构长度方向的侧壁的方法为湿法腐蚀。
可选的，所述刻蚀所述第一凸起结构长度方向的侧壁，形成第二凸起结构的步骤包括：
在所述第一凹槽内填充牺牲介质层，所述牺牲介质层的高度低于第一凸起结构的高度；
以所述掩膜层为掩膜，采用第一刻蚀方法刻蚀高于所述牺牲介质层的第一凸起结构部分长度方向的侧壁；
第一刻蚀后，以所述掩膜层为掩膜，采用第二刻蚀方法继续刻蚀所述第一凸起结构长度方向的侧壁或者刻蚀由所述牺牲介质层覆盖的第一凸起结构在长度方向的侧壁，使所述第一凸起结构的宽度上下一致，形成第二凸起结构；
形成所述第二凸起结构后，去除所述牺牲介质层。
可选的，所述第二刻蚀方法为湿法腐蚀。
可选的，所述第一刻蚀方法为干法刻蚀或湿法腐蚀。
可选的，当第一刻蚀方法为干法刻蚀时，所述第一刻蚀的刻蚀条件包括：
刻蚀气体为溴化氢、氯气和氦气的混合气体，其中溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100～1000W。
可选的，所述牺牲介质层的材料为氧化硅、氮化硅或非晶碳。
可选的，在所述介质层和所述第三凸起结构的表面形成栅极结构之前，还包括下列步骤：干法刻蚀所述第三凸起结构长度方向的侧壁。
可选的，所述干法刻蚀所述第三凸起结构长度方向的侧壁的刻蚀条件包括：
溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100～1000W。
可选的，在所述第二凹槽内形成介质层，所述介质层的高度低于所述第二凸起结构的高度包括：
沉积介质层，覆盖所述第二凹槽和所述第二凸起结构；
平坦所述介质层至所述第二凸起结构；
去除所述第二凹槽内的部分厚度的介质层，使得所述介质层的高度低于所述第二凸起结构的高度。
可选的，所述多栅极场效应晶体管为鳍式场效应晶体管或分段沟道式MOS晶体管。
可选的，当多栅极场效应晶体管为分段沟道式MOS晶体管时，还包括在所述衬底中形成第三凹槽，所述第三凹槽用于形成浅沟槽隔离结构；
在形成第一凹槽之前在衬底上形成第三凹槽；
或者，平坦所述介质层至所述第二凸起结构的步骤之后，在去除所述第二凹槽内的部分介质层之前，刻蚀所述衬底形成第三凹槽。
可选的，当平坦所述介质层至所述第二凸起结构的步骤之后形成所述第三凹槽时，形成第三凹槽后，在所述第三凹槽内填充与所述第二凸起结构等高的介质层；
去除所述第二凹槽内的部分厚度的介质层时，也去除所述第三凹槽内的部分厚度的介质层，以使第二凹槽内的剩余介质层与第三凹槽内的剩余介质层顶部相平。
可选的，所述介质层的材料为氧化硅或氮化硅。
可选的，所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钛。
与现有技术相比，本发明的技术方案具有以下优点：
本发明中，在衬底内形成至少两个第一凹槽，相邻两个所述第一凹槽之间为第一凸起结构，除第一凹槽之外的衬底表面具有掩膜层。因此，本发明是先利用掩膜层形成第一凸起结构，而第一凸起结构的宽度可以较大，因此，在光刻形成第一凸起结构的过程中，利用掩膜板形成图形化的掩膜层的工艺不会遇到光学邻近效应。形成第一凸起结构之后，以原有掩膜层为掩膜，刻蚀所述第一凸起结构长度方向的侧壁，形成第二凸起结构，因此，形成第二凸起结构的过程中，没有用到光刻工艺，只是在原有掩膜层的掩膜作用下进行刻蚀，因此可以使得第二凸起结构的宽度尽可能的小。从而使得第二凸起结构形成的沟道区容易达到全耗尽，进而使得栅极结构对沟道具有较强的控制能力，有利于减小漏电流和增大驱动电流，改善多栅极场效应晶体管的性能。
附图说明
图1是现有技术的分段沟道式MOS晶体管俯视结构示意图；
图2是图1沿AA方向的剖面结构示意图；
图3是图1沿BB方向的剖面示意图；
图4和图5是形成图1的凸起结构的形成过程的沿AA方向的剖面结构示意图；
图6是本发明具体实施例的多栅场效应晶体管的形成方法的流程示意图；
图7是本发明具体实施例的具有第一凸起结构和第一凹槽的衬底的俯视结构示意图；
图8是图7沿CC方向的剖面示意图；
图9至图17是本发明具体实施例的分段沟道式MOS晶体管的形成过程的剖面结构示意图。
具体实施方式
发明人发现和分析，现有技术中的分段沟道式MOS晶体管（SegFET）无法继续减小漏电流和增大驱动电流的原因为：
现有技术中的SegFET的凸起结构103的形成方法如下：
参考图4，在衬底100的表面形成硬掩膜层，然后利用光刻工艺对硬掩膜层进行图形化，形成图形化的硬掩膜层105。
参考图5，以所述图形化的硬掩膜层105为掩膜刻蚀所述衬底100，在所述衬底100内形成至少两个凹槽106。两个凹槽106之间为凸起结构103。
上述制作凸起结构103的过程中应用到光刻技术，随着半导体技术的不断发展，半导体器件的关键尺寸会继续缩小，在光刻形成凸起结构103的过程中，利用光刻工艺形成图形化的硬掩膜层105的工艺遇到了物理限制，相邻的图形孔距过小，会出现相邻图形发生粘连等现象，即产生光学邻近效应。因此，现有技术中SegFET的凸起结构103的宽度尺寸h很难继续再缩小。因此，结合参考图2，凸起结构103’形成的沟道区域不容易达到全耗尽，使得栅极结构对沟道的控制能力不能进一步增强，进而不利于继续减小漏电流和增大驱动电流。
为此，发明人经过研究，提出了一种多栅极场效应晶体管的形成方法，该多栅极场效应晶体管可以为鳍式场效应晶体管，也可以为分段沟道式MOS晶体管。
下面以分段沟道式MOS晶体管的形成方法为例进行说明。图6是本发明具体实施例的多栅场效应晶体管的形成方法的流程示意图。图7是本发明具体实施例的具有第一凸起结构和第一凹槽的衬底的俯视结构示意图。图8是图7沿CC方向的剖面示意图。图9至图17是本发明具体实施例的分段沟道式MOS晶体管的形成过程的剖面结构示意图。下面将图7至图17与图6结合起来对本发明分段沟道式MOS晶体管的形成方法进行详细说明。
首先参考图7和图8，执行图6中的步骤S11，提供衬底200，在所述衬底200内形成至少两个第一凹槽202，相邻两个所述第一凹槽202之间为第一凸起结构203，除第一凹槽202之外的衬底表面具有掩膜层201。
所述衬底200可以是硅或者绝缘体上硅（SOI），所述衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗，或者本领域技术人员公知的其他半导体材料衬底。
在所述衬底中形成第一凹槽202的方法为：利用光刻工艺在衬底表面上形成具有图形的掩膜层201，该图形定义了第一凹槽的位置；然后以具有图形的掩膜层为掩膜，对衬底进行刻蚀形成第一凹槽202。其中，掩膜层201的材料为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钛。
接着，参考图8至图10，执行图6中的步骤S12，在所述第一凹槽202内填充牺牲介质层204，所述牺牲介质层204的高度低于所述第一凸起结构203的高度。
具体为，参考图8和图9，采用沉积的方法在第一凹槽202内填充满牺牲介质层204，然后采用化学机械抛光的方法将高于掩膜层201表面的牺牲介质层204去除。参考图10，最后采用刻蚀的方法去除第一凹槽202内部分厚度牺牲介质层204，以使牺牲介质层204的高度低于第一凸起结构203的高度。本实施例较佳采用基于光干涉终点检测（IEP，Interference End Point）等离子体刻蚀，之所以基于IEP的等离子体刻蚀方法去除部分厚度牺牲介质层204，是因为采用该方法形成的牺牲介质层的厚度相对于其它方法准确度高，并且形成的牺牲介质层204表面均匀，为后续第二凸起结构的形成奠定良好基础。其中，牺牲介质层204的材料为氧化硅、氮化硅、非晶碳。本实施例中采用氧化硅，氧化硅的填充性能比氮化硅的填充性能好。当牺牲介质层的材料为非晶碳时，去除第一凹槽202内部分厚度牺牲介质层204的方法也可以为灰化。
在其他实施例中，采用沉积的方法在第一凹槽内填充满牺牲介质层后，可以直接采用刻蚀的方法将高于掩膜层表面的牺牲介质层和在第一凹槽内的部分牺牲介质层去除，以使牺牲介质层的高度低于第一凸起结构203的高度。
在其他实施例中，也可以在第一凹槽内未填充满牺牲介质层，以使牺牲介质层的高度小于第一凸起结构的高度。
接着，参考图11，执行图6中的步骤S13，以所述掩膜层201为掩膜，采用第一刻蚀方法刻蚀高于所述牺牲介质层204的第一凸起结构部分长度方向的侧壁。
其中，第一刻蚀可以为干法刻蚀或湿法腐蚀。本实施例中，第一刻蚀为干法刻蚀，在第一刻蚀的过程中，衬底200与牺牲介质层204之间具有较高选择比，基本上不会对牺牲介质层有过多的刻蚀，因此，牺牲介质层204可以对第一凹槽202下面的衬底200进行保护，不会加深第一凹槽202的深度。干法刻蚀过程中，刻蚀气体基本上可以只刻蚀掩膜层201下面的并且高于牺牲介质层204的第一凸起结构203部分长度方向的侧壁（参考图7，长度方向为X方向，宽度方向为Y方向），使得高于所述牺牲介质层204的第一凸起结构203部分的宽度变窄（结合参考图10）。
具体工艺参数为：刻蚀气体为溴化氢、氯气和氦气的混合气体，其中溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100W～1000W，刻蚀时间为5s～60s。
在其他实施例中，第一刻蚀不限于干法刻蚀，也可以为湿法腐蚀，只要能够刻蚀高于所述牺牲介质层204的第一凸起结构203部分长度方向的侧壁，以使高于牺牲介质层204的第一凸起结构部分的宽度变窄的方法都适用于本发明。
接着，结合参考图11和图12，执行图6中的步骤S14，第一刻蚀后，以所述掩膜层201为掩膜，采用第二刻蚀方法继续刻蚀所述第一凸起结构203长度方向的侧壁或者刻蚀由所述牺牲介质层204覆盖的第一凸起结构203在长度方向的侧壁，使所述第一凸起结构203的宽度上下一致，形成第二凸起结构205。
在具体实施例中，采用第二刻蚀方法继续刻蚀第一凸起结构203长度方向的侧壁，使第一凸起结构203的宽度上下一致。其中，第二刻蚀方法为湿法腐蚀，腐蚀剂采用质量百分比浓度为2%～20%的四甲基氢氧化铵（TMAH）溶液，湿法腐蚀的温度为20℃～60℃。具体的湿法腐蚀的时间可根据第一刻蚀情况而定，本实施例中，湿法腐蚀的时间为20s～300s。本实施例中，第二刻蚀方法之所以采用TMAH溶液，是因为TMAH溶液具有较高的腐蚀速率、无毒无污染、便于操作，且TMAH溶液的晶向选择性好，其在晶向<100>及<110>方向上的腐蚀速度较快（第一凸起结构203的顶面方向），而在其它晶向方向，如在晶向<111>（第一凸起结构203的长度方向）上的腐蚀速率很缓慢，因此，可利用TMAH溶液在衬底不同晶向上具有不同刻蚀速率的特性。也就是说，TMAH溶液在第一凸起结构的侧壁方向（长度方向的侧壁）的腐蚀速度较快，而在第一凸起结构的其他方向上腐蚀速度较慢。第二刻蚀方法结束后，形成第二凸起结构205，显然，第二凸起结构205的宽度小于第一凸起结构203的宽度。
在其他实施例中，采用TMAH溶液只刻蚀由所述牺牲介质层覆盖的第一凸起结构在长度方向的侧壁，也可以使得第一凸起结构的宽带上下一致，形成第二凸起结构也适用于本发明。
接着，结合参考图12和图13，执行图6中的步骤S15，形成所述第二凸起结构205后，去除所述牺牲介质层204。
当牺牲介质层204的材料为氧化硅或氮化硅时，去除牺牲介质层204的方法可以为采用稀释氢氟酸的方法湿法腐蚀；当牺牲介质层204的材料为非晶碳时，去除牺牲介质层204的方法为灰化。
参考图13，去除牺牲介质层204后，相邻的两个第二凸起结构205之间为第二凹槽206，此时第二凹槽206的宽度大于第一凹槽202的宽度。在第一刻蚀和第二刻蚀过程中，由于牺牲介质层204对第一凹槽202的底部进行保护，使得第二凹槽206的深度等于第一凹槽202的深度。
在其它实施例中，不形成牺牲介质层，以掩膜层201为掩膜，可以直接采用质量百分比浓度为2%～20%的四甲基氢氧化铵溶液湿法腐蚀掩膜层201下的第一凸起结构203长度方向的侧壁，形成第二凸起结构205，第二凸起结构205的宽度小于第一凸起结构203的宽度，此时，相邻两个第二凸起结构205之间的第二凹槽206的深度会大于第一凹槽202的深度。原因如下：参考图8，TMAH溶液在晶向<100>及<110>方向（第一凸起结构203的顶面方向）上的腐蚀速度较快，而在其它晶向方向，如在晶向<111>方向（第一凸起结构203长度方向）上的腐蚀速率很缓慢。也就是说，TMAH溶液在第一凸起结构的侧壁方向（长度方向的侧壁）的腐蚀速度较快，而在第一凸起结构的其他方向上腐蚀速度较慢，而且，整个腐蚀过程中没有牺牲介质层204对第一凹槽202底部的保护，TMAH溶液容易对第一凹槽202底部的衬底进行过腐蚀，从而容易使得形成的第二凹槽的深度大于第一凹槽的深度。需要说明的是，直接采用TMAH溶液对第一凸起结构203长度方向的侧壁进行腐蚀的腐蚀时间相对于先采用干法刻蚀再采用TMAH溶液继续对第一凸起结构203长度方向的侧壁进行腐蚀的腐蚀时间长。接着，参考图12至图13，执行图6中的步骤S16，去除所述掩膜层201。
本实施例中，去除掩膜层201的方法为湿法腐蚀。
接着，参考图13至图16，执行图6中的步骤S17，在所述第二凹槽206内形成介质层207，所述介质层207的高度低于所述第二凸起结构205的高度（参考图16），高于所述介质层207的第二凸起结构205部分为第三凸起结构205’。
具体为：结合参考图13和图14，去除掩膜层201后，沉积介质层207，覆盖第二凹槽206和第二凸起结构205；采用化学机械抛光的方法平坦所述介质层207至所述第二凸起结构205，此时第二凹槽206内的介质层207的高度等于第二凸起结构205的高度。本实施例中，介质层207的材料为氧化硅或氮化硅。
参考图15，本实施例中，当第二凹槽206内的介质层207的高度等于第二凸起结构205的高度后，还需要在衬底200内形成第三凹槽208，用于形成分段沟道式MOS晶体管的浅沟槽隔离结构（STI）。而第二凹槽206用于形成分段沟道式MOS晶体管的微型浅沟槽隔离结构（VSTI）。因此，第三凹槽208之间具有第二凹槽206和第二凸起结构205（此时第二凹槽206内填充满介质层207），并且，第三凹槽的深度远大于第二凹槽206的深度。形成第三凹槽后，在所述第三凹槽内填充满介质层207，然后采用化学机械抛光的方法将所述第三凹槽内的介质层207与第二凹槽内的介质层207的顶部相平。
其中，本实施例中形成第三凹槽的方法为：在介质层207和衬底200上形成图形化的掩膜层（图未示），然后以图形化的掩膜层为掩膜刻蚀衬底200，在衬底内形成第三凹槽208。形成第三凹槽前，之所以将第二凹槽内206的介质层207与第二凸起结构205设计成等高，是因为可以在介质层207和衬底200上形成平整的图形化掩膜层，接着以平整的图形化掩膜层为掩膜，刻蚀衬底200形成第三凹槽208，此时刻蚀形成的第三凹槽208的形状精确度较高。
接着，参考图16，形成第三凹槽208并在第三凹槽内形成与第二凸起结构205等高的介质层207后，同时去除第三凹槽和第二凹槽206内的部分厚度的介质层207，使得的第三凹槽和第二凹槽206内剩余的介质层207顶部相平，并且都低于第二凸起结构205的高度，此时第二凸起结构205高于第二凹槽206内剩余介质层207的部分为第三凸起结构205’。
其中，去除第三凹槽208和第二凹槽206内部分厚度的介质层207的方法为干法刻蚀或湿法腐蚀。当刻蚀去除第三凹槽208和第二凹槽206内部分厚度的介质层207的方法为干法刻蚀时，刻蚀气体包括NF3和NH3。当刻蚀去除第三凹槽和第二凹槽206内部分厚度的介质层207的方法为湿法腐蚀时，湿法腐蚀的溶液为稀释的氢氟酸（DHF），具体湿法腐蚀条件为：水与氢氟酸的体积比为50～500：1，湿法腐蚀时间为10s～120s。
上述同时形成浅沟槽隔离结构和微型浅沟槽隔离结构的方法，可以节省工艺步骤，提高工作效率。并且在第三凹槽208形状的精确度较高，从而使得浅沟槽隔离结构的隔离效果好。
当然，在其他实施例中，不同时在第三凹槽内和第二凹槽内形成低于第二凸起结构的介质层的方法（也就是说，不同时形成浅沟槽隔离结构和微型浅沟槽隔离结构的方法）也适用于本发明，只是工艺步骤相对复杂些。
当然，在其他实施例中，可以直接先在衬底上形成第三凹槽，然后在第三凹槽之间的衬底上进行刻蚀形成第二凹槽和第二凸起结构，也同样适用于本发明。
本实施例中，形成浅沟槽隔离结构、微型浅沟槽隔离结构和第三凸起结构205’后，还包括下列步骤：干法刻蚀第三凸起结构长度方向的侧壁，以使第三凸起结构的宽度更小，从而使得第三凸起结构形成的沟道区更容易达到全耗尽，进而使得后续形成的栅极结构对沟道具有较强的控制能力，有利于减小漏电流和增大驱动电流。
其中，干法刻蚀第三凸起结构205’长度方向的侧壁的刻蚀条件包括：溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100～1000W。
接着，参考图17，执行图6中的步骤S18，在所述介质层207和所述第三凸起结构205’的表面形成栅极结构209，所述栅极结构209包括栅介质层和形成在栅介质层上的栅极，所述栅极结构209横跨在所述第三凸起结构205’上，在栅极结构209两侧形成源极和漏极。
本实施例中，栅介质层的材料为氧化硅，栅极的材料为多晶硅。形成栅极结构、以及在所述栅极结构两侧形成源极和漏极的方法为本领域技术人员熟知技术，在此不再赘述。
本发明中，在衬底200内形成至少两个第一凹槽202，相邻两个所述第一凹槽202之间为第一凸起结构203，除第一凹槽202之外的衬底表面具有掩膜层。因此，本发明是先利用掩膜层形成第一凸起结构203，而第一凸起结构203的宽度可以较大，因此，在光刻形成第一凸起结构203的过程中，利用掩膜板形成图形化的掩膜层的工艺不会遇到光学邻近效应。形成第一凸起结构203之后，以原有掩膜层为掩膜，刻蚀所述第一凸起结构203长度方向的侧壁，形成第二凸起结构205，因此，形成第二凸起结构205的过程中，没有用到光刻工艺，只是在原有掩膜层的掩膜作用下进行刻蚀，因此可以使得第二凸起结构205的宽度尽可能的小。从而使得第二凸起结构205形成的沟道区容易达到全耗尽，进而使得栅极结构对沟道具有较强的控制能力，有利于减小漏电流和增大驱动电流，改善多栅极场效应晶体管的性能。
需要说明的是，本实施例中，第二凹槽206的深度较佳等于第一凹槽202的深度，则后续第二凹槽206形成的微型浅沟槽隔离结构的深度与第三凹槽208形成的浅沟槽隔离结构的深度相差最大，从而更有利于后续形成的栅极结构对后续第二凸起结构205形成的沟道区进行控制，即，更有利于减小漏电流的产生，从而提高后续形成的SegFET的性能。
本发明的方法也可以适用于鳍式场效应晶体管，具体的可以使得鳍式场效应晶体管的鳍部的宽度减小，从而使得宽度减小的鳍部形成的沟道区更容易达到全耗尽，从而使得栅极结构对沟道具有较强的控制能力，有利于减小漏电流和增大驱动电流，改善FinFET器件性能。
需要说明的是，与本发明应用在SegFET时的不同之处是：当本发明的方法应用在FinFET时，没有浅沟槽隔离结构与微型浅沟槽隔离结构之分，因此也就没有第二凹槽和第三凹槽之分，在FinFET中，第二凹槽和第三凹槽的深度都相同，后续都将形成FinFET的浅沟槽隔离结构。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种多栅极场效应晶体管的形成方法，其特征在于，包括：
提供衬底，在所述衬底内形成至少两个第一凹槽，相邻两个所述第一凹槽之间为第一凸起结构，除第一凹槽之外的衬底表面具有掩膜层；
以所述掩膜层为掩膜，刻蚀所述第一凸起结构长度方向的侧壁，形成第二凸起结构，相邻两个所述第二凸起结构之间为第二凹槽；
去除所述掩膜层，在所述第二凹槽内形成介质层，所述介质层的高度低于所述第二凸起结构的高度，高于所述介质层的第二凸起结构部分为第三凸起结构；
在所述介质层和所述第三凸起结构的表面形成栅极结构，所述栅极结构包括栅介质层和形成在栅介质层上的栅极，所述栅极结构横跨在所述第三凸起结构上，在栅极结构两侧形成源极和漏极；
在所述介质层和所述第三凸起结构的表面形成栅极结构之前，还包括下列步骤：干法刻蚀所述第三凸起结构长度方向的侧壁；
所述刻蚀所述第一凸起结构长度方向的侧壁，形成第二凸起结构的步骤包括：
在所述第一凹槽内填充牺牲介质层，所述牺牲介质层的高度低于第一凸起结构的高度；
以所述掩膜层为掩膜，采用第一刻蚀方法刻蚀高于所述牺牲介质层的第一凸起结构部分长度方向的侧壁；
第一刻蚀后，以所述掩膜层为掩膜，采用第二刻蚀方法继续刻蚀所述第一凸起结构长度方向的侧壁或者刻蚀由所述牺牲介质层覆盖的第一凸起结构在长度方向的侧壁，使所述第一凸起结构的宽度上下一致，形成第二凸起结构；
形成所述第二凸起结构后，去除所述牺牲介质层。
2.如权利要求1所述的形成方法，其特征在于，所述刻蚀所述第一凸起结构长度方向的侧壁的方法为湿法腐蚀。
3.如权利要求1所述的形成方法，其特征在于，所述第二刻蚀方法为湿法腐蚀。
4.如权利要求1所述的形成方法，其特征在于，所述第一刻蚀方法为干法刻蚀或湿法腐蚀。
5.如权利要求4所述的形成方法，其特征在于，当第一刻蚀方法为干法刻蚀时，所述第一刻蚀的刻蚀条件包括：
刻蚀气体为溴化氢、氯气和氦气的混合气体，其中溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100～1000W。
6.如权利要求1所述的形成方法，其特征在于，所述牺牲介质层的材料为氧化硅、氮化硅或非晶碳。
7.如权利要求1所述的形成方法，其特征在于，所述干法刻蚀所述第三凸起结构长度方向的侧壁的刻蚀条件包括：
溴化氢气体的流量为50sccm～500sccm，氯气的流量为50sccm～500sccm，氦气的流量为50sccm～500sccm，腔室压力为2mTorr～20mTorr，等离子体发生功率为100～1000W。
8.如权利要求1所述的形成方法，其特征在于，在所述第二凹槽内形成介质层，所述介质层的高度低于所述第二凸起结构的高度包括：
沉积介质层，覆盖所述第二凹槽和所述第二凸起结构；
平坦所述介质层至所述第二凸起结构；
去除所述第二凹槽内的部分厚度的介质层，使得所述介质层的高度低于所述第二凸起结构的高度。
9.如权利要求1或8所述的形成方法，其特征在于，所述多栅极场效应晶体管为鳍式场效应晶体管或分段沟道式MOS晶体管。
10.如权利要求9所述的形成方法，其特征在于，当多栅极场效应晶体管为分段沟道式MOS晶体管时，还包括在所述衬底中形成第三凹槽，所述第三凹槽用于形成浅沟槽隔离结构；
在形成第一凹槽之前在衬底上形成第三凹槽；
或者，平坦所述介质层至所述第二凸起结构的步骤之后，在去除所述第二凹槽内的部分介质层之前，刻蚀所述衬底形成第三凹槽。
11.如权利要求10所述的形成方法，其特征在于，当平坦所述介质层至所述第二凸起结构的步骤之后形成所述第三凹槽时，形成第三凹槽后，在所述第三凹槽内填充与所述第二凸起结构等高的介质层；
去除所述第二凹槽内的部分厚度的介质层时，也去除所述第三凹槽内的部分厚度的介质层，以使第二凹槽内的剩余介质层与第三凹槽内的剩余介质层顶部相平。
12.如权利要求1所述的形成方法，其特征在于，所述介质层的材料为氧化硅或氮化硅。
13.如权利要求1所述的形成方法，其特征在于，所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310170459.1A CN104143514B (zh) | 2013-05-09 | 2013-05-09 | 多栅极场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310170459.1A CN104143514B (zh) | 2013-05-09 | 2013-05-09 | 多栅极场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104143514A CN104143514A (zh) | 2014-11-12 |
| CN104143514B true CN104143514B (zh) | 2017-09-26 |
Family
ID=51852659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310170459.1A Active CN104143514B (zh) | 2013-05-09 | 2013-05-09 | 多栅极场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104143514B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875186B (zh) * | 2018-08-31 | 2023-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812119B1 (en) * | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
| CN1591838A (zh) * | 2003-06-26 | 2005-03-09 | 国际商业机器公司 | 混合平面和FinFET CMOS器件 |
| US6960509B1 (en) * | 2004-06-30 | 2005-11-01 | Freescale Semiconductor, Inc. | Method of fabricating three dimensional gate structure using oxygen diffusion |
| US6967175B1 (en) * | 2003-12-04 | 2005-11-22 | Advanced Micro Devices, Inc. | Damascene gate semiconductor processing with local thinning of channel region |
| US7052958B1 (en) * | 2002-03-19 | 2006-05-30 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| CN102867751A (zh) * | 2011-07-08 | 2013-01-09 | 中国科学院微电子研究所 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
| CN102956484A (zh) * | 2011-08-22 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2013
- 2013-05-09 CN CN201310170459.1A patent/CN104143514B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7052958B1 (en) * | 2002-03-19 | 2006-05-30 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| CN1591838A (zh) * | 2003-06-26 | 2005-03-09 | 国际商业机器公司 | 混合平面和FinFET CMOS器件 |
| US6812119B1 (en) * | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
| US6967175B1 (en) * | 2003-12-04 | 2005-11-22 | Advanced Micro Devices, Inc. | Damascene gate semiconductor processing with local thinning of channel region |
| US6960509B1 (en) * | 2004-06-30 | 2005-11-01 | Freescale Semiconductor, Inc. | Method of fabricating three dimensional gate structure using oxygen diffusion |
| CN102867751A (zh) * | 2011-07-08 | 2013-01-09 | 中国科学院微电子研究所 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
| CN102956484A (zh) * | 2011-08-22 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104143514A (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508609B2 (en) | Fin field effect transistor and method for forming the same | |
| US8692316B2 (en) | Isolation structures for FinFET semiconductor devices | |
| CN105280498B (zh) | 半导体结构的形成方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN105097701A (zh) | 静态存储单元的形成方法 | |
| CN103545212A (zh) | 半导体器件制造方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| WO2015089952A1 (zh) | 制备准soi源漏多栅器件的方法 | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN103177961B (zh) | 鳍式场效应管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US10964585B2 (en) | Method for forming a fin-based semiconductor structure | |
| CN104143514B (zh) | 多栅极场效应晶体管的形成方法 | |
| US20140227878A1 (en) | Method for Manufacturing Small-Size Fin-Shaped Structure | |
| CN108807179B (zh) | 半导体结构及其形成方法 | |
| CN103022100B (zh) | 鳍式场效应管的结构及其形成方法 | |
| CN103367153B (zh) | 鳍式场效应管及其形成方法 | |
| CN105336616A (zh) | 半导体结构的形成方法 | |
| CN104701173A (zh) | FinFET器件及其形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |